CN101435853A - 测试*** - Google Patents
测试*** Download PDFInfo
- Publication number
- CN101435853A CN101435853A CNA2007101871230A CN200710187123A CN101435853A CN 101435853 A CN101435853 A CN 101435853A CN A2007101871230 A CNA2007101871230 A CN A2007101871230A CN 200710187123 A CN200710187123 A CN 200710187123A CN 101435853 A CN101435853 A CN 101435853A
- Authority
- CN
- China
- Prior art keywords
- test
- tested
- signal
- elements
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明揭露一种测试***，用来测试多个待测试元件。该测试***包括有一测试主机以及多个处理器。测试主机用来提供多个控制信号，并依据该多个待测试元件所产生的多个量测结果，决定该多个待测试元件的测试结果。多个处理器耦接于该测试主机，用以依据该多个控制信号，产生多个测试信号，其中该多个待测试元件依据该多个测试信号，分别产生该多个量测结果。本发明所述的测试***，可同时测试多个IC，进而大幅提升IC测试的效率。
Description
技术领域
本发明相关于测试***，尤指一种可同时测试多个待测试芯片的测试***。
背景技术
为了确保集成电路(integrated circuit，IC)出货时的品质，在完成制造过程之后，一般都会对每一个IC执行测试，制造商会依据对IC执行测试的结果，来决定此个IC是否合格，并据以判断是否可将此个IC供应给下游的厂商。
请参阅图1，图1所示为一般单个芯片进行测试的示意图。如图1所示，测试机(Tester)10会通过通用仪器总线(GeneralPurpose Instrument Bus，GPIB)12送出的控制指令(Command)来控制量测仪器14，再通过量测仪器14对待测试芯片16进行量测，最后再将待测试芯片16所产生的测试结果TR回传到测试机10中进行数据分析后，由测试机10判定待测试芯片16是否通过测试。此种方式在同一时间内测试机10仅能量测单个待测试芯片16，对于目前大量生产的商业模式而言，在实际应用上会收到一定的限制。
请参阅图2，图2所示为一般多个芯片进行测试的示意图。测试机20通过通用仪器总线(GPIB)22送出控制指令(Command)分别控制量测仪器241～243，再通过量测仪器241～243切换继电器(Relay)261～263，选择其分别对应的待测试芯片281～283来进行量测，最后再将待测试芯片281～283的测试结果TR1～TR3，回传到测试机20中进行数据分析。但因为测试机20的指令地址(Address)同一时间内仅能给一台量测仪器使用，所以需利用继电器261～263进行量测的控制，此种串行式的芯片测试架构，虽然可以在同一工作周期内量测多个待测试芯片281～283，但亦需花费相当多的时间来进行测试。
采用上述两种方式进行芯片测试时，当需要进行测试的芯片数量相当多时，将会耗费相当多的时间才能完成测试。因此，如何在不大幅增加成本的条件下达成一次测试多个芯片的目的，以提升芯片测试的速率，已成为芯片测试的一个重要课题。
发明内容
因此，本发明的目的之一，在于提供一种可同时测试多个芯片的测试***，以解决已知技术所面临的问题。
本发明揭露一种测试***，用来测试多个待测试元件(device under test，DUT)。该测试***包括有一测试主机以及多个处理器。测试主机用来提供多个控制信号，并依据该多个待测试元件所产生的多个量测结果，决定该多个待测试元件的测试结果。多个处理器耦接于该测试主机，用以依据该多个控制信号，产生多个测试信号，其中该多个待测试元件依据该多个测试信号，分别产生相应的量测结果；多个量测仪器，其中每一量测仪器耦接于该多个处理器其中之一以及该多个待测试元件其中之一，用以依据该多个测试信号其中之一，对相应的待测试元件进行量测。
本发明所述的测试***，该测试主机依据该多个量测结果产生一接口控制信号，再依据该接口控制信号决定该多个待测试元件的测试结果。
本发明所述的测试***，该接口控制信号包括有多个测试结束信号分别表示不同的待测试元件完成测试、一测试成功信号以表示对应于一测试结束信号所完成测试的一待测试元件通过测试、以及一测试失败信号以表示对应于一测试结束信号所完成测试的另一待测试元件未通过测试。
本发明所述的测试***，该多个处理器分别包括有一传输接口，其中每一该传输接口耦接于该多个量测仪器其中之一，用以传输该多个测试信号其中之一至相应的量测仪器。
本发明所述的测试***，所述传输接口分别为一通用仪器总线。
本发明所述的测试***，该测试主机包括有一第一传输总线，耦接于该多个处理器，用以分别传送该多个控制信号至相应的处理器，并用以接收相应的量测结果。
本发明所述的测试***，该多个处理器分别包括有一第二传输总线，耦接于该第一传输总线，用以分别接收自该第一传输总线所传输的相应的控制信号，并用以分别传送相应的量测结果。
本发明所述的测试***，该多个处理器分别包括有一暂存器，用以分别储存该多个待测试元件所产生的相应的量测结果。
本发明所述的测试***，该测试***另包括有一第一待测试元件，该测试主机产生一第一测试信号，该第一待测试元件依据该第一测试信号，产生一第一量测结果，而该测试主机依据该第一待测试元件所产生的该第一量测结果，决定该第一待测试元件的测试结果。
本发明所述的测试***，该测试主机依据该第一量测结果及该多个量测结果产生该接口控制信号，再依据该接口控制信号决定该多个待测试元件的测试结果。
本发明所述的测试***，该测试主机另包括一第一量测仪器，耦接于测试主机以及该第一待测试元件，用以依据该第一测试信号，对该第一待测试元件进行量测。
本发明所述的测试***，该测试主机包括一第一传输接口，耦接于该第一量测仪器，用以传输该第一测试信号至该第一量测仪器。
本发明所述的测试***，该第一传输接口为一通用仪器总线。
本发明所述的测试***，该测试主机包括一判别模块，用以依据该接口控制信号决定该多个待测试元件的测试结果。
本发明所述的测试***，该测试主机为一逻辑测试机。
本发明所述的测试***，该多个待测试元件分别为一集成电路。
本发明所述的测试***，可同时测试多个IC，进而大幅提升IC测试的效率。
附图说明
图1所示为一般单个芯片进行测试的示意图。
图2所示为一般多个芯片进行测试的示意图。
图3所示为本发明所提出测试***的示意图。
图4所示为本发明所提出的测试***的接口控制信号的波形图。
具体实施方式
请参阅图3，图3所示为本发明所提出测试***的示意图。如图3所示，本实施例的一种测试***30，用来测试多个待测试元件321～323。该测试***30包括有一测试主机34以及多个处理器362～363。测试主机34用来提供多个控制信号，并依据该多个待测试元件321～323所产生的多个量测结果TR1～TR3，决定该多个待测试元件321～323的测试结果。多个处理器362～363耦接于该测试主机34，用以依据该多个控制信号，产生多个测试信号ST2～ST3。其中该多个待测试元件322～323依据该多个测试信号ST2～ST3，分别产生该多个量测结果TR2～TR3。于一具体实施例中，该测试主机34为一逻辑测试机，而所述待测试元件321～323分别为一集成电路(integrated circuit，IC)。其中，测试主机34依据该多个量测结果TR1～TR3产生一接口控制信号(interface control signal)，再依据该接口控制信号决定该多个待测试元件321～323的测试结果。
测试***30另包括有多个量测仪器382～383，分别耦接于多个处理器362～363以及该多个待测试元件322～323，用以依据该多个测试信号ST2～ST3，对该多个待测试元件322～323进行量测。多个处理器362～363中每一个处理器分别包括有一传输接口462～463，耦接于该多个量测仪器382～383，用以分别传输该多个测试信号ST2～ST3至相对应的该多个量测仪器382～383。于一实施例中，所述传输接口462～463分别为一通用仪器总线(General Purpose Instrument Bus，GPIB)。
此外，测试主机34另包括一判别模块(图未示)，耦接于多个处理器362～363，用以依据该多个量测结果TR2～TR3，决定该多个待测试元件322～323的测试结果。
于一实施例中，该测试主机34包括有一第一传输总线(BUS)561，耦接于该多个处理器362～363，用以分别传送该多个控制信号至该多个处理器362～363，并用以接收该多个量测结果TR2～TR3。所述处理器362～363则分别包括有一第二传输总线(BUS)562～563，耦接于该第一传输总线561，用以分别接收自该第一传输总线561所传输的该多个控制信号，并用以分别传送该多个量测结果TR2～TR3。该多个处理器362～363分别包括一暂存器(图未示)，用以分别储存该多个待测试元件322～323所产生的该多个量测结果TR2～TR3，于进行测试时，处理器362～363会先分别将多个量测结果TR2～TR3先存放在暂存器(图未示)中，最后再将所述量测结果TR2～TR3传送至测试主机43决定所述待测试元件322～323的测试结果。
测试***30另包括有一第一待测试元件321，该测试主机34产生一第一测试信号ST1，该第一待测试元件321依据该第一测试信号ST1，产生一第一量测结果TR1。此外，测试主机34另包括一第一量测仪器381，耦接于测试主机34以及第一待测试元件321，用以依据该第一测试信号ST1，对该第一待测试元件321进行量测。而测试主机34内所包括的判别模块(图未示)则会进一步依据第一待测试元件321所产生的第一量测结果TR1，决定该第一待测试元件321的测试结果。其中，测试主机34会利用第一量测结果TR1以及其他的量测结果TR2～TR3产生该接口控制信号(interface control signal)，再通过判别模块(图未示)依据该接口控制信号决定该多个待测试元件321～323的测试结果。
测试主机34另包括一第一传输接口461，耦接于该第一量测仪器381，用以传输该第一测试信号ST1至该第一量测仪器381。于一实施例中，第一传输接口461为一通用仪器总线(GeneralPurpose Instrument Bus，GPIB)。
请参阅图3以及图4，图4所示为本发明所提出的测试***的接口控制信号的波形图。当上述测试皆完成时，测试主机34会依据最后储存于每个处理器的量测结果来产生接口控制信号(如图4所示)再通过判别模块(图未示)依据该接口控制信号决定该多个待测试元件的测试结果322～323。上述接口控制信号包括有多个测试结束信号(end of test signal，EOT signal)EOT1～EOT3、一测试成功信号(pass signal)PASS以及一测试失败信号(fail signal)FAIL。各个信号代表的意义说明如下：测试结束信号EOT1、EOT2以及EOT3分别表示不同的待测试元件321、322以及323完成测试，测试成功信号PASS则表示待试测元件通过测试，而测试失败信号FAIL表示待测试元件未通过测试。如图4所示，以控制信号SC启动第一次测试为例，测试结束信号EOT1以及EOT3所对应待测试元件321、323的结果为通过，而测试结束信号EOT2所对应待测试元件322的结果为未通过。
由于传统的测试方式一次仅能测试单个IC，或者是采用串列测试，进行IC测试会耗费相当长的时间。相较于已知技术的测试架构，本发明各实施例的测试***采用平行测试的概念，除了测试主机可以测试第一待测试元件外，另可外接多台处理器额外测试多个待测试元件，如此可以同时测试多个IC，进而大幅提升IC测试的效率。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。
附图中符号的简单说明如下：
10、20：测试机
12、22：通用仪器总线
14、241、242、243、381、382、383：量测仪器
18、281、282、283：待测试芯片
261、262、263：继电器
30：测试***
321：第一待测试元件
322、323：待测试元件
34：测试主机
362、363：处理器
461：第一传输接口
462、463：传输接口
561：第一传输总线
562、563：传输总线
ST1、ST2、ST3：测试信号
TR、TR1、TR2、TR3：量测结果
EOT1～EOT3：测试结束信号
PASS：测试成功信号
FAIL：测试失败信号
SC：控制信号。
Claims (16)
1.一种测试***，其特征在于，用来测试多个待测试元件，该测试***包括有：
一测试主机，用来提供多个控制信号，并依据该多个待测试元件所产生的多个量测结果，决定该多个待测试元件的测试结果；以及
多个处理器，耦接于该测试主机，用以依据该多个控制信号，产生多个测试信号，其中该多个待测试元件依据该多个测试信号，分别产生相应的量测结果；
多个量测仪器，每一量测仪器耦接于该多个处理器其中之一以及该多个待测试元件其中之一，用以依据该多个测试信号其中之一，对相应的待测试元件进行量测。
2.根据权利要求1所述的测试***，其特征在于，该测试主机依据该多个量测结果产生一接口控制信号，再依据该接口控制信号决定该多个待测试元件的测试结果。
3.根据权利要求2所述的测试***，其特征在于，该接口控制信号包括有多个测试结束信号分别表示不同的待测试元件完成测试、一测试成功信号以表示对应于一测试结束信号所完成测试的一待测试元件通过测试、以及一测试失败信号以表示对应于一测试结束信号所完成测试的另一待测试元件未通过测试。
4.根据权利要求1所述的测试***，其特征在于，该多个处理器分别包括有一传输接口，其中每一该传输接口耦接于该多个量测仪器其中之一，用以传输该多个测试信号其中之一至相应的量测仪器。
5.根据权利要求4所述的测试***，其特征在于，所述传输接口分别为一通用仪器总线。
6.根据权利要求1所述的测试***，其特征在于，该测试主机包括有一第一传输总线，耦接于该多个处理器，用以分别传送该多个控制信号至相应的处理器，并用以接收相应的量测结果。
7.根据权利要求6所述的测试***，其特征在于，该多个处理器分别包括有一第二传输总线，耦接于该第一传输总线，用以分别接收自该第一传输总线所传输的相应的控制信号，并用以分别传送相应的量测结果。
8.根据权利要求1所述的测试***，其特征在于，该多个处理器分别包括有一暂存器，用以分别储存该多个待测试元件所产生的相应的量测结果。
9.根据权利要求1所述的测试***，其特征在于，该测试***另包括有一第一待测试元件，该测试主机产生一第一测试信号，该第一待测试元件依据该第一测试信号，产生一第一量测结果，而该测试主机依据该第一待测试元件所产生的该第一量测结果，决定该第一待测试元件的测试结果。
10.根据权利要求9所述的测试***，其特征在于，该测试主机依据该第一量测结果及该多个量测结果产生该接口控制信号，再依据该接口控制信号决定该多个待测试元件的测试结果。
11.根据权利要求10所述的测试***，其特征在于，该测试主机另包括一第一量测仪器，耦接于测试主机以及该第一待测试元件，用以依据该第一测试信号，对该第一待测试元件进行量测。
12.根据权利要求11所述的测试***，其特征在于，该测试主机包括一第一传输接口，耦接于该第一量测仪器，用以传输该第一测试信号至该第一量测仪器。
13.根据权利要求12所述的测试***，其特征在于，该第一传输接口为一通用仪器总线。
14.根据权利要求10所述的测试***，其特征在于，该测试主机包括一判别模块，用以依据该接口控制信号决定该多个待测试元件的测试结果。
15.根据权利要求9所述的测试***，其特征在于，该测试主机为一逻辑测试机。
16.根据权利要求9所述的测试***，其特征在于，该多个待测试元件分别为一集成电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710187123A CN101435853B (zh) | 2007-11-16 | 2007-11-16 | 测试*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200710187123A CN101435853B (zh) | 2007-11-16 | 2007-11-16 | 测试*** |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101435853A true CN101435853A (zh) | 2009-05-20 |
| CN101435853B CN101435853B (zh) | 2012-09-05 |
Family
ID=40710391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710187123A Expired - Fee Related CN101435853B (zh) | 2007-11-16 | 2007-11-16 | 测试*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101435853B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102081120A (zh) * | 2009-11-27 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 测试*** |
| CN101988947B (zh) * | 2009-07-29 | 2013-06-19 | 智邦科技股份有限公司 | 管线式元件测试***及其方法 |
| CN106154074A (zh) * | 2015-04-09 | 2016-11-23 | 致茂电子(苏州)有限公司 | 自动测试设备及方法 |
| CN106500879A (zh) * | 2016-12-02 | 2017-03-15 | 深圳市华宇半导体有限公司 | 微功耗皮秒级时差信号捕捉与测量控制***及方法 |
| CN109933044A (zh) * | 2019-01-07 | 2019-06-25 | 浙江恒强科技股份有限公司 | 横机选针器检测*** |
| CN113009250A (zh) * | 2021-02-23 | 2021-06-22 | 航天科工空间工程发展有限公司 | 一种低气压环境下导线载流量的测试装置 |
| TWI771122B (zh) * | 2021-03-17 | 2022-07-11 | 大陸商勝達克半導體科技（上海）有限公司 | 在晶片測試機動態調試時修改、抓取任意波形產生器的波形資料的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4124345B2 (ja) * | 2003-05-30 | 2008-07-23 | シャープ株式会社 | 試験装置 |
| CN2872379Y (zh) * | 2005-11-25 | 2007-02-21 | 普诚科技股份有限公司 | 可同时测试多个待测芯片的测试装置以及单颗芯片测试机 |
-
2007
- 2007-11-16 CN CN200710187123A patent/CN101435853B/zh not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101988947B (zh) * | 2009-07-29 | 2013-06-19 | 智邦科技股份有限公司 | 管线式元件测试***及其方法 |
| CN102081120A (zh) * | 2009-11-27 | 2011-06-01 | 鸿富锦精密工业（深圳）有限公司 | 测试*** |
| CN106154074A (zh) * | 2015-04-09 | 2016-11-23 | 致茂电子(苏州)有限公司 | 自动测试设备及方法 |
| CN106500879A (zh) * | 2016-12-02 | 2017-03-15 | 深圳市华宇半导体有限公司 | 微功耗皮秒级时差信号捕捉与测量控制***及方法 |
| CN109933044A (zh) * | 2019-01-07 | 2019-06-25 | 浙江恒强科技股份有限公司 | 横机选针器检测*** |
| CN113009250A (zh) * | 2021-02-23 | 2021-06-22 | 航天科工空间工程发展有限公司 | 一种低气压环境下导线载流量的测试装置 |
| TWI771122B (zh) * | 2021-03-17 | 2022-07-11 | 大陸商勝達克半導體科技（上海）有限公司 | 在晶片測試機動態調試時修改、抓取任意波形產生器的波形資料的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101435853B (zh) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101435853B (zh) | 测试*** | |
| CN103744009B (zh) | 一种串行传输芯片测试方法、***及集成芯片 | |
| JP4083117B2 (ja) | 電子回路最適並列検査アクセス方法及び装置 | |
| CN103310852B (zh) | 基于ieee 1500标准兼容sram/rom的mbist控制器结构*** | |
| US11041905B2 (en) | Combinatorial serial and parallel test access port selection in a JTAG interface | |
| CN108983077B (zh) | 一种基于jtag链路的电路板测试***及测试方法 | |
| CN102662835A (zh) | 一种针对嵌入式***的程序调试方法及嵌入式*** | |
| US8666690B2 (en) | Heterogeneous multi-core integrated circuit and method for debugging same | |
| CN110750086B (zh) | 一种数字逻辑自动测试装置及方法 | |
| CN110045268A (zh) | 一种芯片检测*** | |
| TW201216048A (en) | Test system | |
| CN101141316A (zh) | 网络化边界扫描测试控制***及测试方法 | |
| WO2013062691A1 (en) | Programmable test instrument | |
| CN109407655B (zh) | 一种调试芯片的方法及装置 | |
| CN102929829B (zh) | 一种用于计算机硬件实验的信息传递装置 | |
| CN102183727B (zh) | 一种具有检错功能的边界扫描测试方法 | |
| CN101325410A (zh) | 延迟电路以及延迟方法 | |
| US8037089B2 (en) | Test system | |
| CN202404912U (zh) | 智能卡芯片存储器的神经网络测试模块及测试*** | |
| CN113702798A (zh) | 一种边界扫描测试方法、装置、设备、芯片及存储介质 | |
| CN101271144B (zh) | 电路测试装置 | |
| US7506228B2 (en) | Measuring the internal clock speed of an integrated circuit | |
| US8521463B2 (en) | System for performing electrical characterization of asynchronous integrated circuit interfaces | |
| CN115639463A (zh) | 一种基于边界扫描jtag测试*** | |
| CN100422754C (zh) | 集成电路实时检测的***结构及其测试方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20090520 Assignee: Universal technology (Shenzhen) Co., Ltd. Assignor: Pucheng Science and Technology Co., Ltd. Contract record no.: 2013990000901 Denomination of invention: System for testing danger sensation Granted publication date: 20120905 License type: Exclusive License Record date: 20131231 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20090520 Assignee: Universal technology (Shenzhen) Co., Ltd. Assignor: Pucheng Science and Technology Co., Ltd. Contract record no.: 2013990000901 Denomination of invention: System for testing danger sensation Granted publication date: 20120905 License type: Exclusive License Record date: 20131231 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120905 Termination date: 20161116 |