CN101414480B - 相变存储单元控制装置及增加相变存储单元可靠度的方法 - Google Patents

相变存储单元控制装置及增加相变存储单元可靠度的方法 Download PDF

Info

Publication number
CN101414480B
CN101414480B CN2007101625895A CN200710162589A CN101414480B CN 101414480 B CN101414480 B CN 101414480B CN 2007101625895 A CN2007101625895 A CN 2007101625895A CN 200710162589 A CN200710162589 A CN 200710162589A CN 101414480 B CN101414480 B CN 101414480B
Authority
CN
China
Prior art keywords
phase
memory cell
change memory
resistance
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101625895A
Other languages
English (en)
Other versions
CN101414480A (zh
Inventor
江培嘉
许世玄
林烈萩
林文斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Industrial Technology Research Institute ITRI
Original Assignee
Industrial Technology Research Institute ITRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Industrial Technology Research Institute ITRI filed Critical Industrial Technology Research Institute ITRI
Priority to CN2007101625895A priority Critical patent/CN101414480B/zh
Publication of CN101414480A publication Critical patent/CN101414480A/zh
Application granted granted Critical
Publication of CN101414480B publication Critical patent/CN101414480B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种相变存储单元控制技术,以令彼此间具有工艺误差的多个相变存储单元在设定模式下具有相同的电阻值。

Description

相变存储单元控制装置及增加相变存储单元可靠度的方法 
技术领域
本发明涉及相变存储单元(phase change storage element)的控制装置与增加相变存储单元的可靠度的方法。 
背景技术
相变存储单元常用来作为存储器,称为相变存储器(Phase ChangeMemory,PCM)。通过改变输入相变存储单元的一写入电流的大小、与调整该写入电流的一导通区间,相变存储单元会在晶态(crystalline)与非晶态(amorphous)之间切换。在高写入电流、短导通区间的状态下,相变存储单元为非晶态,具有高阻值。此时,相变存储单元处于一重置模式(reset),所记录的数据为位‘1’。在低写入电流、长导通区间的状态下,相变存储单元为晶态状态,具有低阻值。此时,相变存储单元处于一设定模式(set),所记录的数据为位‘0’。 
为了增大存储器容量,现今存储器通常包括多个存储器组(memorybanks)。在制造过程中,由于所述存储器组分布在一晶片板的不同区块,彼此的电子特性会因为工艺误差而有些微差异。在相变存储器中,上述工艺误差将导致不同存储器组内的相变存储单元在设定模式下具有不一致的电阻值。 
举例说明,假设一相变存储单元在设定模式时的一理想设定模式电阻值为10K欧姆。在理想状态下,将一写入电流写入该相变存储单元的一理想导通区间后,该相变存储单元的电阻值理应为10K欧姆(等于该理想设定模式电阻值)。然而,在实际状况下(存在工艺误差),某些存储器组内的相变存储单元会较不易转换至设定模式。在此状况下,即使在上述理想导通区间内持续将该写入电流写入其中,该相变存储单元的电阻值仍将高于该理想设定模式电阻值(10K欧姆),例如15K欧姆。在另一种状况下,某些存储器组内的相变存储单元会较易转换至设定模式。此时,在上述理想导通区间中持续将该写入电流写入其中将令相变存储单元的电阻值低于该理想设定模式电阻值,例如8K欧姆。 
很明显地,我们需要发展一种技术,得以针对不同存储器组内的相变存储单元作控制,使其在设定模式时的电阻值皆为该理想设定模式电阻值,以确保存储器的可靠度。 
发明内容
本发明提供一种相变存储单元控制装置,其中包括一电流源、一参考用相变存储单元、一基准电阻、一导通区间控制器、以及一第二切换器。该电流源负责提供一写入电流。该参考用相变存储单元的工艺与一相变存储单元近似。该基准电阻的电阻值为该参考用相变存储单元的一理想设定模式电阻值。该导通区间控制器包括一第一切换器。根据该第一切换器所耦接的电阻,该导通区间控制器将控制该写入电流的一导通区间,以令该导通区间随着该第一切换器所耦接的电阻的电阻值变大而增长、变小而缩短。该第二切换器负责耦接该写入电流至该参考用相变存储单元、或该相变存储单元。在一第一操作模式时,该第一切换器耦接该基准电阻,并且该第二切换器耦接该写入电流至该参考用相变存储单元。在一第二操作模式时,该第一切换器耦接该参考用相变存储单元,并且该第二切换器耦接该写入电流至该相变存储单元。其中,在该第一操作模式下,该导通区间控制器将令上述导通区间等于对应该理想设定模式电阻值与该写入电流的一理想导通区间。其中,上述导通区间控制器还包括:一振荡器,包括串接的多个反相器,用以产生一振荡信号;一计数器,计数该振荡信号的振荡数量以决定上述导通区间的长度;以及一振荡器驱动电流产生器,根据上述第一切换器所耦接的电阻的电阻值产生一驱动电流驱动上述反相器,以令该第一切换器所耦接的电阻的电阻值越大则该驱动电流越小。 
本发明还提供一种增加相变存储单元可靠度的方法。此方法提供一参考用相变存储单元、一基准电阻、以及一导通区间控制器。该参考用相变存储单元的工艺近似一相变存储单元。该基准电阻的电阻值为该参考用相变存储单元的一理想设定模式电阻值。该导通区间控制器包括一第一切换器。该导通区间控制器将令一写入电流的一导通区间随着该第一切换器所耦接的电阻的电阻值上升而变长、下降而缩短。此外,该导通区间控制器将令上述导通区间于该第一切换器耦接该基准电阻时等于对应该理想设定模式电阻值 与该写入电流的一理想导通区间。此方法首先将令该第一切换器耦接该基准电阻、该写入电流耦接至该参考用相变存储单元,以令该参考用相变存储单元转换为设定模式。之后,此方法将该第一切换器耦接该参考用相变存储单元、该写入电流耦接至该相变存储单元,以令该相变存储单元转换为设定模式。其中,上述所提供的导通区间控制器还包括:一振荡器,包括串接的多个反相器,用以产生一振荡信号;一计数器,计数该振荡信号的振荡数量以决定上述导通区间的长度;以及一振荡器驱动电流产生器,根据上述第一切换器所耦接的电阻的电阻值产生一驱动电流驱动上述反相器,以令该第一切换器所耦接的电阻的电阻值越大则该驱动电流越小。 
为使本发明的上述和其它目的、特征、和优点能更明显易懂,下文特举出几个实施例,并结合附图作详细说明。 
附图说明
图1为本发明的相变存储单元控制装置在第一模式时的电路示意图; 
图2为本发明的相变存储单元控制装置在第二模式时的电路示意图; 
图3为应用本发明的相变存储器的示意图; 
图4为本发明的导通区间控制器的一种实施方式; 
图5为本发明的导通区间控制器的一种实施方式;以及 
图6为本发明增加相变存储单元可靠度的方法的流程图。 
附图符号说明 
102~电流源; 
104~导通区间控制器; 
106~开关; 
402~振荡器; 
404~计数器; 
406~振荡器驱动电流产生器; 
408~振荡信号; 
602~提供一参考用相变存储单元、一基准电阻、以及一导通区间控制器; 
604~令该导通区间控制器的一第一切换器耦接该基准电阻,并且耦接 写入电流至该参考用相变存储单元;以及 
606~令该第一切换器耦接该参考用相变存储单元,并且耦接写入电流至该相变存储单元。 
I~驱动电流; 
Is~写入电流; 
Inv~反相器; 
M1、M2~晶体管; 
PCM~相变存储单元; 
PCMref、PCMref1-4~参考用相变存储单元; 
Rb~基准电阻; 
Vbias~偏压源;以及 
SW1~第一切换器。 
具体实施方式
本发明提供一种相变存储单元控制装置,其操作模式包括一第一操作模式以及一第二操作模式。本发明的相变存储单元控制装置在该第一、与第二操作模式时的电路示意图分别如图1、2所示。参阅图1、2所示的实施例,一相变存储单元控制装置包括一电流源102、一参考用相变存储单元PCMref、一基准电阻Rb、一导通区间控制器104、以及一第二切换器(未显示于图中)。该电流源102负责提供一写入电流IS。 
该参考用相变存储单元PCMref的工艺与此控制装置所要控制的一相变存储单元PCM近似;两者被转换至设定模式的难易度相当。该基准电阻Rb的电阻值为该参考用相变存储单元PCMref的一理想设定模式电阻值。该导通区间控制器104包括一第一切换器(未显示在图中)。根据该第一切换器所耦接的电阻,该导通区间控制器104控制该写入电流IS的一导通区间,以令该导通区间随着该第一切换器所耦接的电阻的电阻值增加而变长、降低而变短。在图1、2所示的实施方式中,该导通区间控制器104通过控制一开关106的导通状态控制该写入电流IS的导通区间。上述第二切换器(未显示于图中)负责耦接该写入电流IS至该参考用相变存储单元PCMref或该相变存储单元PCM。 
参考图1,在该第一操作模式时,该第一切换器耦接该基准电阻Rb,并 且该第二切换器耦接该写入电流IS至该参考用相变存储单元PCMref。此时,该导通区间控制器104将令上述导通区间等于对应该理想设定模式电阻值与该写入电流IS的一理想导通区间。在理想状态下,将该写入电流IS输入该参考用相变存储单元PCMref一理想导通区间将令其电阻值等于上述理想设定模式电阻值。然而,在实际状况下,由于工艺误差,该参考用相变存储单元PCMref的电阻值会偏离上述理想设定模式电阻值。 
完成第一操作模式后,本发明的相变存储单元控制器切换至第二操作模式。参考图2,在该第二操作模式时,该第一切换器耦接该参考用相变存储单元PCMref,并且该第二切换器耦接该写入电流IS至该相变存储单元PCM。由于该导通区间控制器104会随着该第一切换器所耦接的电阻的电阻值调整上述导通区间的长度,故即使该参考用相变存储单元PCMref偏离该理想设定模式电阻值,该导通区间的长度也会随之调整。该写入电流将于适当的导通区间中输入该相变存储单元PCM,使该相变存储单元PCM的电阻值为该理想设定模式电阻值。本发明将令该相变存储单元PCM在设定模式时的电阻值不受工艺误差影响。 
本发明可应用于相变存储器。如图3所示,假设一存储器内有四个存储器组(memory banks)。各个存储器组内的存储单元为相变存储单元。由于不同存储器组间存在工艺误差,故不同存储器组的相变存储单元在设定模式(set)时会有不同电阻值。为了令所有相变存储单元在设定模式时具有一致电阻值,本发明在各存储器组附近各设计一参考用相变存储单元。如图3所示的实施方式,参考用相变存储单元PCMref1~PCMref4分别设计在存储器组1~4旁边。由于一晶片板上,相近区域的工艺误差极小,故参考用相变存储单元PCMref1~PCMref4的工艺各自近似存储器组1~4,并且其转换至设定模式的难易度与所对应的存储器组雷同。结合图3的存储器设计应用本发明,将可令不同存储器组的相变存储单元在设定模式时具有一致电阻值。 
图4为本发明的导通区间控制器的一种实施方式。除了上述第一切换器SW1,该导通区间控制器还包括一振荡器402、一计数器404、以及一振荡器驱动电流产生器406。该振荡器402包括串接的多个反相器Inv;其输出端为一振荡信号408。如图所示,该振荡信号408的周期将随着上述反相器Inv的驱动电流I改变。该驱动电流I越大,则上述反相器Inv的反应速度越快,导致该振荡信号408的周期越短。该计数器404负责计数该振荡信号408 的振荡数量以决定上述导通区间的长度。该振荡信号408的周期越长,则该导通区间的长度越长;该振荡信号408的周期越短,则该导通区间的长度越短。该振荡器驱动电流产生器406将根据上述第一切换器SW1所耦接的电阻(Rb或PCMref)的电阻值产生一驱动电流I驱动上述反相器Inv。该振荡器驱动电流产生器406将令该驱动电流I随着该第一切换器SW1所耦接的电阻的电阻值增加而下降、降低而上升。 
在图4所示的实施方式中,上述振荡器驱动电流产生器406包括一晶体管M1以及一偏压源Vbias。该晶体管M1串接该第一切换器SW1所耦接的电阻(Rb或PCMref)。该偏压源Vbias耦接该晶体管M1的栅极,以提供上述第一切换器SW1所耦接的电阻一压降。流经该第一切换器SW1所耦接的电阻(Rb或PCMref)的电流值即上述驱动电流I。如图所示,该第一切换器SW1所耦接的电阻(Rb或PCMref)的电阻值越大,则该驱动电流I越小。 
图5为本发明的导通区间控制器的另一种实施方式。如图所示,此实施例以一分压电阻Rd、一偏压源Vbias、以及一晶体管M2实现振荡器驱动电流产生器。该分压电阻Rd串接该第一切换器SW1所耦接的电阻(Rb或PCMref)。该偏压源Vbias提供压降供该第一切换器所耦接的电阻(Rb或PCMref)与该分压电阻Rd使用。该晶体管M2由该偏压源Vbias在该分压电阻Rd上的压降所驱动,所产生的电流值即上述驱动电流I。如图所示,该第一切换器SW1所耦接的电阻(Rb或PCMref)的电阻值越大,则该驱动电流I越小。 
本发明还提出一种增加相变存储单元可靠度的方法。图6为本方法的流程图。步骤602提供一参考用相变存储单元、一基准电阻、以及一导通区间控制器。该参考用相变存储单元的工艺与此方法所要控制的一相变存储单元近似;故其转换至设定模式的难易度与该相变存储单元相当。该基准电阻的电阻值为该参考用相变存储单元的一理想设定模式电阻值。该导通区间控制器包括一第一切换器。随着该第一切换器所耦接的电阻的电阻值上升,该导通区间控制器将令一写入电流的一导通区间变长;反之,若该第一切换器所耦接的电阻的电阻值下降,则该导通区间变短。在该第一切换器耦接该基准电阻时的状况下,该导通区间控制器将令该导通区间等于对应该理想设定模式电阻值与该写入电流的一理想导通区间。具备上述组件后,本方法在步骤604令该第一切换器耦接该基准电阻,并且令该写入电流耦接至该参考用相变存储单元。此步骤将令该写入电流输入该参考用相变存储单元一理想导通 区间,以将其转换至设定模式。然而,由于工艺误差,该参考相变存储单元会偏离上述理想设定模式电阻值。当然,若同样在该理想导通区间将该写入电流输入上述相变存储单元必然也会使该相变存储单元的电阻值偏离上述理想设定模式电阻值;因此本方法以步骤606补偿此工艺误差所造成的电阻值偏移。步骤606令该第一切换器耦接该参考用相变存储单元,并且令该写入电流耦接至该相变存储单元。该导通区间控制器将根据该参考用相变存储单元的电阻值调整该导通区间的长度。该参考用相变存储单元目前的电阻值与其转换至设定模式的难易度相关;较难转换至设定模式的参考用相变存储单元,其电阻值较大,会让导通区间控制器输出较长导通区间;而参考用相变存储单元是较易转换至设定模式的情况时,其电阻值较小,会让导通区间控制器输出较短导通区间。此方法将令具有工艺误差的多个相变存储单元在设定模式下具有一致的电阻值,可大幅增加相变存储单元的可靠度。 
本发明虽以几个实施例披露如上,然其并非用以限定本发明的范围,本领域技术人员,在不脱离本发明的精神和范围的前提下,当可做若干的更改与修饰,因此本发明的保护范围应以本发明的权利要求为准。 

Claims (4)

1.一种相变存储单元控制装置,其中包括:
一电流源,提供一写入电流;
一参考用相变存储单元,其工艺与一相变存储单元近似;
一基准电阻,其电阻值为该参考用相变存储单元的一理想设定模式电阻值;
一导通区间控制器,包括一第一切换器,并且根据该第一切换器所耦接的电阻控制该写入电流的一导通区间,以令该第一切换器所耦接的电阻的电阻值越大则该导通区间越长;以及
一第二切换器,耦接该写入电流至该参考用相变存储单元或该相变存储单元;
其中,该相变存储单元控制装置的操作模式包括一第一与一第二操作模式;在该第一操作模式时,该第一切换器耦接该基准电阻,并且该第二切换器耦接该写入电流至该参考用相变存储单元;在该第二操作模式时,该第一切换器耦接该参考用相变存储单元,并且该第二切换器耦接该写入电流至该相变存储单元;
其中,在该第一操作模式下,该导通区间控制器将令上述导通区间等于对应该理想设定模式电阻值与该写入电流的一理想导通区间,
其中上述导通区间控制器还包括:
一振荡器,包括串接的多个反相器,用以产生一振荡信号;
一计数器,计数该振荡信号的振荡数量以决定上述导通区间的长度;以及
一振荡器驱动电流产生器,根据上述第一切换器所耦接的电阻的电阻值产生一驱动电流驱动上述反相器,以令该第一切换器所耦接的电阻的电阻值越大则该驱动电流越小。
2.如权利要求1所述的相变存储单元控制装置,其中上述振荡器驱动电流产生器包括:
一晶体管,串接该第一切换器所耦接的电阻;以及
一偏压源,耦接该晶体管的栅极,以提供上述第一切换器所耦接的电阻一压降,其中,流经该第一切换器所耦接的电阻的电流值即上述驱动电流。
3.如权利要求1所述的相变存储单元控制装置,其中上述振荡器驱动电流产生器包括:
一分压电阻,串接该第一切换器所耦接的电阻;
一偏压源,供该第一切换器所耦接的电阻与该分压电阻使用;以及
一晶体管,由该偏压源于该分压电阻上的压降所驱动,所产生的电流值即上述驱动电流。
4.一种增加相变存储单元可靠度的方法,其中包括:
提供一参考用相变存储单元,其工艺与一相变存储单元近似;
提供一基准电阻,其电阻值为该参考用相变存储单元的一理想设定模式电阻值;
提供一导通区间控制器,其中包括一第一切换器;该导通区间控制器将令一写入电流的一导通区间随着该第一切换器所耦接的电阻的电阻值上升而变长,并且令上述导通区间于该第一切换器耦接该基准电阻时等于对应该理想设定模式电阻值与该写入电流的一理想导通区间;
令该第一切换器耦接该基准电阻,并且令该写入电流耦接至该参考用相变存储单元;以及
令该第一切换器耦接该参考用相变存储单元,并且令该写入电流耦接至该相变存储单元,
其中上述所提供的导通区间控制器还包括:
一振荡器,包括串接的多个反相器,用以产生一振荡信号;
一计数器,计数该振荡信号的振荡数量以决定上述导通区间的长度;以及
一振荡器驱动电流产生器,根据上述第一切换器所耦接的电阻的电阻值产生一驱动电流驱动上述反相器,以令该第一切换器所耦接的电阻的电阻值越大则该驱动电流越小。
CN2007101625895A 2007-10-19 2007-10-19 相变存储单元控制装置及增加相变存储单元可靠度的方法 Expired - Fee Related CN101414480B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101625895A CN101414480B (zh) 2007-10-19 2007-10-19 相变存储单元控制装置及增加相变存储单元可靠度的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101625895A CN101414480B (zh) 2007-10-19 2007-10-19 相变存储单元控制装置及增加相变存储单元可靠度的方法

Publications (2)

Publication Number Publication Date
CN101414480A CN101414480A (zh) 2009-04-22
CN101414480B true CN101414480B (zh) 2011-06-01

Family

ID=40594970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101625895A Expired - Fee Related CN101414480B (zh) 2007-10-19 2007-10-19 相变存储单元控制装置及增加相变存储单元可靠度的方法

Country Status (1)

Country Link
CN (1) CN101414480B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
TWI779209B (zh) * 2019-06-28 2022-10-01 華邦電子股份有限公司 具有動態資料修復機制的記憶體存放裝置及其動態資料修復的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747058A (zh) * 2004-06-19 2006-03-15 三星电子株式会社 采用控制电流方法的相变存储元件驱动电路及其控制方法
CN1838312A (zh) * 2005-07-07 2006-09-27 复旦大学 相变存储单元阵列写电流的字线电压补偿方法
CN1841557A (zh) * 2005-03-30 2006-10-04 奥沃尼克斯股份有限公司 使用位专用参考电平来读存储器
US20070019467A1 (en) * 2005-07-25 2007-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070133250A1 (en) * 2005-12-08 2007-06-14 Juhan Kim Phase change memory including diode access device
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747058A (zh) * 2004-06-19 2006-03-15 三星电子株式会社 采用控制电流方法的相变存储元件驱动电路及其控制方法
CN1841557A (zh) * 2005-03-30 2006-10-04 奥沃尼克斯股份有限公司 使用位专用参考电平来读存储器
CN1838312A (zh) * 2005-07-07 2006-09-27 复旦大学 相变存储单元阵列写电流的字线电压补偿方法
US20070019467A1 (en) * 2005-07-25 2007-01-25 Kabushiki Kaisha Toshiba Semiconductor memory device
US20070133250A1 (en) * 2005-12-08 2007-06-14 Juhan Kim Phase change memory including diode access device
CN1992326A (zh) * 2005-12-30 2007-07-04 财团法人工业技术研究院 半导体存储元件、相变存储元件及其制造方法

Also Published As

Publication number Publication date
CN101414480A (zh) 2009-04-22

Similar Documents

Publication Publication Date Title
US10530347B2 (en) Receiver-side setup and hold time calibration for source synchronous systems
CN100593905C (zh) Zq定标电路和具有它的半导体装置
USRE45035E1 (en) Verification circuits and methods for phase change memory array
US20190115053A1 (en) Memory modules, methods of operating the memory modules, and test systems of the memory modules
US8730757B2 (en) Memory system
CN100541646C (zh) 半导体存储器装置的校正电路及其操作方法
US20130015880A1 (en) Semiconductor device and method of adjusting an impedance of an output buffer
CN101414480B (zh) 相变存储单元控制装置及增加相变存储单元可靠度的方法
KR102625821B1 (ko) 듀티 보정장치 및 이를 포함하는 반도체 장치
EP3063767B1 (en) Write pulse width scheme in a resistive memory
CN103295626B (zh) 一种用于相变存储器的高精度数据读取电路
CN102741935A (zh) 相变存储器编程方法和相变存储器
WO2023116366A1 (zh) 一种闪存控制器、延迟调整方法及存储设备
US10447247B1 (en) Duty cycle correction on an interval-by-interval basis
US8098528B2 (en) Voltage generation circuit and nonvolatile memory device including the same
US7796455B2 (en) Device controlling phase change storage element and method thereof
CN104778968B (zh) 一种rram电压产生***
US10580478B2 (en) Systems and methods for generating stagger delays in memory devices
CN106205691B (zh) 感测装置
CN101388240A (zh) 半导体存储设备
CN101276643B (zh) 相变化存储器的写入方法与***
US7403433B2 (en) Self timing write architecture for semiconductor memory and method for providing the same
CN101814323A (zh) 相位变化存储器阵列的验证电路及方法
CN204680386U (zh) 一种rram电压产生***
CN109635436B (zh) 一种电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: POWERCHIP SEMICONDUCTOR CORP. NAN YA TECHNOLOGY CORP. PROMOS TECHNOLOGIES INC. WINBOND ELECTRONICS CORPORATION

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: HSINCHU COUNTY, TAIWAN PROVINCE, CHINA TO: HSINCHU COUNTY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100702

Address after: Hsinchu County of Taiwan

Applicant after: Industrial Technology Research Institute

Address before: Hsinchu County, Taiwan, China

Applicant before: Industrial Technology Research Institute

Co-applicant before: Powerchip Semiconductor Corp.

Co-applicant before: Nanya Sci. & Tech. Co., Ltd.

Co-applicant before: Maode Science and Technology Co., Ltd.

Co-applicant before: Huabang Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SIGGS EDUCATION CAPITALS CO., LTD.

Free format text: FORMER OWNER: FINANCIAL GROUP LEGAL PERSON INDUSTRIAL TECHNOLOGY INST.

Effective date: 20120223

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120223

Address after: Delaware

Patentee after: Ind Tech Res Inst

Address before: Hsinchu County, Taiwan, China

Patentee before: Industrial Technology Research Institute

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110601

Termination date: 20121019