CN102741935A - 相变存储器编程方法和相变存储器 - Google Patents

相变存储器编程方法和相变存储器 Download PDF

Info

Publication number
CN102741935A
CN102741935A CN2011800078710A CN201180007871A CN102741935A CN 102741935 A CN102741935 A CN 102741935A CN 2011800078710 A CN2011800078710 A CN 2011800078710A CN 201180007871 A CN201180007871 A CN 201180007871A CN 102741935 A CN102741935 A CN 102741935A
Authority
CN
China
Prior art keywords
pulse
phase
storage unit
word line
bit line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800078710A
Other languages
English (en)
Other versions
CN102741935B (zh
Inventor
雷德弗里德勒·阿德里安斯·胡尔克斯
杰西·佩雷斯冈萨雷斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102741935A publication Critical patent/CN102741935A/zh
Application granted granted Critical
Publication of CN102741935B publication Critical patent/CN102741935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Semiconductor Memories (AREA)

Abstract

公开了一种对相变存储器(100)进行编程的方法，所述存储器包括多个存储单元(10)，每个存储单元包括与字线(30)相连的控制端和与位线(20)相连的电流端，所述方法包括：对存储单元(10)的位线(20)和字线(30)之一施加第一置位脉冲(Vb)，所述第一置位脉冲的形状包括衰减后沿(54)，用于把其相变材料从非晶相变成晶体相；对所述存储单元的位线和字线中的另一个施加第二置位脉冲(Vw)，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲(Ids)呈现所述衰减后沿(52)，所述衰减后沿保证了所述相变材料的结晶；对存储单元的位线(20)和字线(30)之一施加具有所述形状的第一复位脉冲(Vb)，用于把其相变材料从所述晶体相变成非晶相；以及对存储单元的位线和字线中的另一个施加第二复位脉冲(Vw)，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲(Ids)呈现所述第二复位脉冲的后沿。还公开了一种相应的相变存储器(100)。

Description

相变存储器编程方法和相变存储器
技术领域
本发明涉及一种对包括多个存储单元的相变存储器进行编程的方法，每一个存储单元都包括与字线相连的控制端和与位线相连的电流端(current terminal)。
本发明还涉及这种相变存储器。
背景技术
相变存储器是一种固态存储器，包括能够在非晶结构和晶体结构之间切换的材料。所述结构具有不同的电阻率，可以将电阻率转化成不同的位值。因此，在相变存储单元的读出期间，通过测量所述单元的电阻，可以确定存储在所述单元中的位值。相变材料存储器变得越来越广泛，因为它们在成本和性能方面提供了比基于电荷存储的存储单元显著的优势。
当诸如硫化物之类的相变材料达到某个温度并且随后以适当的速度冷却时，所述相变材料趋于改变相态。当所述材料受到相对较高的温度(所述温度被称作Tam并且是所述晶体相变材料的熔点)随后是相对快速的淬火时，典型地形成所述非晶相(也称作复位状态)；而当所述非晶材料在较低温度(称作Tcr)下熔化随后是相对缓慢的淬火时(在本申请书的其他部分中，淬火也称作冷却步骤)，典型地形成所述晶体相(也称作置位状态)。
为了改变在相变存储单元中的相变材料的相，所述材料典型地经受诸如源极-漏极电流之类的电流，所述电流经过仔细地成形，以便保证将所述材料加热到适当的温度。典型地通过向所述存储单元的位线和字线施加适当的脉冲图案来实现，所述脉冲图案具有至少一个复位脉冲，即当将所述存储单元切换至其复位状态时施加的脉冲之一，所述复位脉冲典型地具有比所述置位脉冲高的电压，所述置位脉冲即当将所述存储单元切换至其置位状态时施加的脉冲，从而保证了感应较高的电流通过所述相变材料，从而保证达到Tam。
以前，矩形脉冲形状用于置位和复位脉冲两者。然而，如美国专利申请US 6,570,784中认识到的，在相变存储单元中可能出现的问题是在制造工艺中的变化和所述相变存储器的相变材料可以造成在所述相变存储单元中引起的实际温度显著地偏离所述预期温度。当改变所述相变存储单元的相至所述晶体置位状态时，当改变相变存储单元的相态时这尤其是成问题的，因为所述相变材料可以达到Tam，从而如果淬火足够快的话错误地保持所述材料处于其非晶复位状态，因此造成了存储单元中的数据(位)错误。
在US 6,570,784中，通过在所述置位状态的编程中采用具有通常为三角形整形的或者非线性整形尾部的电流脉冲解决了这个问题，而采用矩形整形的电流脉冲实现了所述复位状态的编程。这个脉冲尾部的向下斜率保证了对于在所述置位编程周期期间可以达到Tam的存储单元，所述材料能够冷却并且在Tcr下或者Tcr附近再晶体。这种方法的缺点是增加了所述脉冲产生电路***的复杂性，因为不同的电压脉冲用于产生不同的电流脉冲。
发明内容
本发明旨在提供一种对相变存储器进行编程的改进方法。
本发明还旨在提供一种具有降低了复杂性的相变存储器。
根据本发明的第一方面，提供了一种对包括多个存储单元的相变存储器进行编程的方法，每一个存储单元都包括与字线相连的控制端和与位线相连的电流端，所述方法包括：对存储单元的位线和字线之一施加第一置位脉冲，所述第一置位脉冲的形状包括衰减后沿，用于把其相变材料从非晶相变成晶体相；对存储单元的位线和字线中的另一个施加第二置位脉冲，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲呈现所述衰减后沿，所述衰减后沿保证所述相变材料的结晶；对存储单元的位线和字线中之一施加具有所述形状的第一复位脉冲，用于把其相变材料从所述晶体相变成非晶相；以及对存储单元的位线和字线中的另一个施加第二复位脉冲，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲呈现所述第二复位脉冲的后沿。
本发明基于以下实现：也可以在旨在将所述材料带入非晶相的编程周期期间施加具有衰减后沿形状的置位脉冲，所述衰减后沿用于保证所述相变材料在旨在将所述材料带入晶体相的编程周期期间的(再)晶体，只要能够保证源自施加至所述相变存储单元的字线和位线脉冲的通过所述相变材料的电流脉冲的形状不呈现所述衰减的后沿部分。这是因为这将导致所述相变材料的不必要的大量再结晶(bulk recrystallization)，从而产生低欧姆置位状态而非高欧姆复位状态。通过保证所述结果电流脉冲呈现所述第二复位脉冲的后沿来实现前述期望的电流脉冲形状。因此，由于所述第一复位脉冲可以施加于所述置位和复位编程周期，用于产生所述第一复位脉冲的脉冲产生电路***也可以用于产生第一置位脉冲，从而降低了脉冲产生电路***复杂性。
可以将所述复位状态中的期望电流脉冲形状实现为：使得所述第二置位脉冲和所述第二复位脉冲具有相同的形状；所述第一复位脉冲的开始与所述第二复位脉冲的开始相比延迟；以及所述第二置位脉冲的开始与所述第一置位脉冲的开始相比延迟。
替代地，所述第二置位脉冲具有比所述第二复位脉冲更长的持续时间；所述第二置位脉冲与所述第一置位脉冲同时开始；以及所述第二复位脉冲与所述第一复位脉冲同时开始。其优势在于，通过改变所述第二置位/复位脉冲的持续时间可以简单地选择期望的后沿，进一步降低了用于产生这些脉冲的电路***的复杂性。
优选地，将所述第一置位脉冲和所述第一复位脉冲施加至所述位线，并且将所述第二置位脉冲和所述第二复位脉冲施加至所述字线。因为所述位线通常比所述字线具有更大的电容，所以在所述位线上提供衰减后沿部分保证了在置位编程周期上对所述相变材料的完全晶体的更好控制。
在优选实施例中，所述第二复位脉冲包括另一个衰减后沿，用于把所述存储单元的阈值电压设置在电源电压和用于读出存储单元的读出电压之间。本发明的发明人已经发现：在所述复位编程周期上对所述电流脉冲施加相对短的衰减具有降低在复位状态下存储单元的阈值电压的惊人效果。不希望被理论约束，认为由相对陡峭的后沿触发的相变材料的部分再晶体是阈值电压降低的原因，相比于受到具有实质上垂直后沿的电流脉冲，即矩形电流脉冲的存储单元的阈值电压。
所述另一个衰减后沿的持续时间可以是大约20ns，例如15-25ns。在大多数相变存储单元设计中，这阻止了所述相变材料大量的再晶体，因此保证了其复位状态的电阻率保持实质上高于其置位状态的电阻率，并且同时保证了降低了在其复位状态下所述存储单元的阈值电压。
由于在所述置位编程周期上相对应的电流脉冲的后沿采用所述第一置位脉冲的形状的事实，所述第二置位脉冲的形状可以是任意形状，因此所述第二复位脉冲和所述第二置位脉冲都可以包括另一个衰减后缘。其优势在于，由于这些脉冲具有相同的形状，因此可以简化用于产生所述第二复位脉冲和所述第二置位脉冲的电路***。
前述衰减不一定是线性的。在实施例中，所述衰减后沿和另一个衰减后沿中的至少一个呈现非线性衰减。由于非线性衰减可能比线性衰减更容易产生，这进一步降低了所述脉冲产生电路***的复杂性。假如所述第一复位脉冲和所述第二复位脉冲的每一个都具有对称的形状，和/或所述第一置位脉冲和第二置位脉冲的每一个都具有对称的形状，那么可以实现所述脉冲产生电路***的复杂性的进一步降低。
根据本发明的另一个方面，提供了一种相变存储器，所述相变存储器包括：多个存储单元，每一个存储单元都包括与字线相连的控制端和与位线相连的电流端；第一脉冲产生电路***，与所述位线和所述字线之一导电连接，用于给存储单元提供具有衰减后沿形状的第一脉冲，以便在置位相编程周期期间把其相变材料从非晶相变成晶体相，并且在复位相编程周期期间把其相变材料从晶体相变成非晶相；第二脉冲产生电路***，与所述位线和所述字线中的另一个导电连接，用于在所述置位和复位相编程周期期间给所述存储单元提供第二脉冲；以及控制电路***，用于控制所述第一脉冲产生电路***和所述第二脉冲产生电路***，使得在所述置位和复位相编程周期期间所述第一脉冲至少部分地重叠所述第二脉冲，在所述置位相编程周期中通过所述存储单元的结果电流脉冲呈现所述第一脉冲的衰减后沿，从而保证了所述相变材料的结晶，并且在所述复位相编程周期中通过所述存储单元的结果电流脉冲呈现所述第二脉冲的衰减后沿。
这种相变存储器具有与前述现有技术相变存储器相比降低了的复杂性，降低了所述存储器的制造成本。
在实施例中，所述第一脉冲产生电路***与所述位线导电连接；以及所述第二脉冲产生电路***与所述字线导电连接。其优势在于，在所述置位编程周期期间实现了所述相变材料的有效再结晶。
在优选实施例中，所述第二脉冲包括另一个衰减后沿，用于把所述存储单元的阈值电压设置在电源电压和用于读出所述存储单元的读出电压之间。这提高了所述存储单元在其复位状态下的阈值电压。
可以将本发明的相变存储器有利地集成到诸如(便携式)计算机、个人数字助理、移动通信设备、数码照相机、数码摄像机等装置中。
附图说明
将参考附图以非限制性示例的方式更详细地描述本发明的实施例，其中：
图1示意性地描述了相变存储单元；
图2示意性地描述了应用于这种相变存储单元的现有技术脉冲形状；
图3和图4示意性地描述了施加至根据本发明各种实施例的相变存储单元的电压和电流脉冲；
图5描述了体现本发明的复位电流脉冲对所述相变存储单元的阈值电压影响的图；
图6至图8描述了施加至根据本发明另一实施例的相变存储单元的电压和电流脉冲；以及
图9描述了根据本发明实施例的相变存储器。
具体实施方式
应当理解的是附图只是示意性的，并没有按照比例绘制。还应当理解的是在附图中使用的相同的参考数字表示相同或者相似部件。
图1描述了相变存储单元10的示意图。所述相变存储单元10典型地包括用作可变电阻器12的相变材料，所述材料的不同相具有不同的电阻。所述非晶相典型地具有比晶体相更高的电阻。所述可变电阻器经由位线20和开关14连接在电压源Vb和地之间，所述开关14的控制端(例如栅极)经由字线30与另一电压源Vw相连。
需要强调的是，所述存储单元10的高度示意性表示只是作为非限制性示例。本发明可应用于任意合适类型的相变存储器，在所述相变存储器中可以集成任何合适的相变材料。
在写入操作期间，所述相变材料的相可以从非晶相变成晶体相，将其称作置位编程周期，因为将所述存储单元10置位成其晶体相；或者从晶体相变成非晶相，将其称作复位编程周期，因为将所述存储单元10复位成其非晶相。
当暴露于适当的转变温度Tam以及如前所述的后续淬火时，相变材料趋于采用非晶相。在所述复位编程周期期间使用的电流脉冲典型地是持续时间短并且强度高，以便产生所述非晶结构。相反，由于相变材料的再晶体过程在较低的转变温度Tcr下进行，即Tcr＜Tam，并且趋于比晶体材料转变为非晶相的过程长，在所述置位编程周期中使用的电流脉冲典型地为较长的持续时间但是较低的强度，以便避免所述相变材料在再晶体期间过热，因为这种过热可能将所述材料复位至非晶相。
在US 6,570,784中提出了这个问题，如图2所示。在所述复位编程周期期间使用矩形电流脉冲40，其中所述电流达到幅值I1。在所述置位编程周期期间，使用电流脉冲50，所述电流脉冲具有从初始电流电平I2(max)到最终电流电平I2(min)的衰减52，且I1＞l2(max)＞I2(min)。在通过所述相变材料的电流I中的所述衰减52保证了因所述材料暴露在电流I2(max)下所引入的温度而已经不期望地采用非晶结构的相变材料的任何区域将再晶体，因为所述衰减52在所述置位编程周期上用作冷却周期。如前所述，所述冷却周期应当足够地长，以便允许所述相变材料的再晶体，即所述相变材料达到低于Tam的温度。
在US 6,570,784中所公开方法的缺点是：不清楚如何产生所述电流脉冲50的相对复杂的形状。具体地，由于所述复位电流40和所述置位电流脉冲50具有不同的形状，用于给所述存储单元的位线和字线提供适当信号的所述驱动电路***会变得相当复杂。
本发明的一个方面基于以下认识：通过改变提供给相变存储单元10的所述位线20和所述字线30的电压脉冲之间的重叠时间，可以在所述置位和所述复位编程周期上产生不同形状的电流脉冲，所述电流脉冲具有相同形状的电压脉冲，或者至少在两个编程周期上具有相同形状的边沿，从而用相对简单的脉冲产生电路***实现用于所述置位和复位编程周期的不同形状的电流脉冲，下面将借助图3更详细地解释。
如图3所示并且根据本发明方法的实施例，给存储单元10的所述位线20供应电压脉冲Vb，其中后沿54在100-200ns范围内具有衰减。在所述置位和复位编程周期上都施加这个电压脉冲Vb。然而应当理解的是，所述电压脉冲Vb的后沿54不应该在所述复位编程周期中的通过所述存储单元10的所述漏极-源极电流脉冲Ids中出现，因为这个后沿54可能会导致所述相变材料不期望的再晶体。
为此目的，施加至所述字线30的所述电压脉冲Vw不与所述位线电压脉冲Vb的所述后沿54重叠，使得所述结果电流脉冲Ids不呈现所述后沿54，因为当所述后沿54发生时，由于所述字线30上的所述电压脉冲Vw已经通过，即所述字线30上的电压已经达到使得所述晶体管14不再导通的电平，所述晶体管14已经关断。
在所述置位编程周期中，所述字线30上的电压脉冲Vw的前沿和后沿的形状是不改变的，但是这个脉冲的持续时间延长，使得所述位线20上的电压脉冲Vb的后沿54与所述字线30上的电压脉冲Vw重叠。因此，通过所述存储单元10产生的结果电流脉冲Ids包括在所述电流脉冲Ids的前沿之后的所述后沿52，所述后沿允许采用非晶相的任意相变材料的再晶体，如在US 6,570,784中更详细地描述。为了保证所述相变材料的有效再晶体，所述衰减沿54的持续时间应当至少100ns。优选地，所述衰减沿54的持续时间应当不超过200ns，以便保证所述置位编程周期的持续时间不阻止所述相变存储器的高操作速度。
应当指出出于完整性的考虑，在所述复位编程周期中的所述电流脉冲Ids优选地具有比在所述置位周期中的电流脉冲Ids更高的最大电流电平，以便保证在所述复位编程周期期间所述相变材料的温度达到Tam，而在所述置位编程周期中较低的电流电平是为了保证所述相变材料达到较低的温度Tcr。可以以任何合适的方式改变所述电流脉冲Ids的电流电平，例如通过改变所述电压脉冲Vb和/或Vw的电压电平。
在图3中，在所述置位和复位编程周期中，将矩形电压脉冲Vw施加至所述字线30。然而，根据本发明的另一个方面，本发明的发明人惊人地发现，给所述电压脉冲Vw提供衰减后沿对基于晶体管的相变存储单元10的阈值电压具有有利的的效果，即降低阈值电压的效果。这是一个重要的优势，因为将所述最大阈值电压限制为可以施加的最大位线电压。
在图4中示出了一组合适的电压脉冲和结果电流脉冲的示例。所述电压脉冲Vw还包括具有一定持续时间的非垂直的衰减后沿，以便防止所述相变材料在所述复位状态下实质上的再结晶，因为所述电压脉冲Vw的后沿规定了(dictate)在所述复位编程周期期间相对应的电流脉冲Ids的形状。
更具体地，所述电压脉冲Vw的后沿是为了保证能够降低具有以非晶相为主的相变材料的存储单元10的阈值电压VT，使得保证所述阈值电压低于所述电源电压Vdd但是高于在读出所述存储单元10期间所施加的读出电压VR，即Vdd＞VT＞VR。对于所述字线电压脉冲Vw后沿适当的下降时间的量依赖于流经所述相变材料的结果电流的量。应当理解，所述后沿的实际下降时间可以因此由试验设定。
例如，对于施加至Ge掺杂Sb/Te基硫化物的具有从0.5A至0A的线性后沿56的电流脉冲Ids，所述后沿56的持续时间可以大约为20ns，因为已经证明这个间隔保证了所述存储单元10的阈值电压显著降低同时保持了其以非晶特性为主，即不引入所述相变材料的实质上再晶体，尽管应当注意到一些再晶体确实发生了，这是所述存储单元10阈值电压降低的最可能的原因。然而，已经确定这种微小的再晶体不会显著地影响所述相变材料在所述存储单元的复位状态下的电阻率，使得所述置位状态和复位状态的电阻率之间的实质差异仍然存在。
从图4中可以看出，电压脉冲Vb和Vw的时间重叠类似于图3所示实施例中这些脉冲的时间重叠。因此，在所述复位编程周期中所述结果电流脉冲Ids的后沿由所述电压脉冲Vw的后沿限定，而在所述置位编程周期中所述电流脉冲Ids的后沿由所述电压脉冲Vb的后沿限定。换言之，在所述复位编程周期中所述电压脉冲Vw的后沿被所述脉冲Vb包含，而在所述置位编程周期中所述电压脉冲Vb的后沿被所述脉冲Vw包含。
图5示意性地描述了对于不同强度的Ids，电流脉冲Ids后沿的衰减时间对所述存储单元10的结果阈值电压的影响。图中的数值是在执行100个连续复位/置位编程周期之后获取的。从图5中可以看出，对于Ids下降的强度，应当减小这个电流脉冲后沿衰减的持续时间，以避免所述相变材料(近似)完全的再结晶，用VT＝0V表示。目前，本发明的发明人相信，具有较高最大强度的电流脉冲Ids熔化更多体积的相变材料，使得在达到具有VT＝0V的显著晶体状态之前有更多的材料需要再结晶。
因此，如果更多的相变材料需要再结晶，那么在相对缓慢的冷却周期之后会达到这种显著晶体状态，这可以解释为什么对于具有增加的最大强度的Ids脉冲可以增加所述后沿的持续时间。应当理解，只有所述Ids脉冲具有可比较的最大强度周期时，这种关系才是有效的。
在这个阶段，应当指出，所述电压脉冲Vb和/或Vw的后沿衰减不一定是线性的。可以应用任何合适的非线性衰减，例如指数或者对数衰减。实际上，采用非线性衰减将会是有利的，因为它们可以更容易地产生，即与线性衰减相比需要不太复杂的脉冲产生电路***。
类似地，由于电流脉冲Ids可以具有逐渐增加的前沿而不影响所述复位和置位编程周期期间的相变行为，可以选择具有对称形状的电压脉冲Vb和/或Vw，这意味着所述脉冲产生电路***复杂性的进一步降低，因为相同的电路元件可以用于这些电压脉冲所述前沿和所述后沿的产生。
在图6中示出了这种实施例的示例，其中所述脉冲Vb和Vw是对称的并且都呈现非线性衰减后沿，所述字线电压脉冲Vw的后沿在比所述位线电压脉冲Vb的后沿短的时间段上衰减，出于上面已经给出的原因，典型地在100-200ns的周期上衰减。
应当理解，所述位线电压脉冲Vb和所述字线电压脉冲Vw之间重叠的区域限定了以结果电流脉冲Ids的形式注入到所述相变材料中的能量的量。出于这个原因，前述本发明所述编程方法的实施例在所述置位和复位编程模式中采用不同宽度的字线电压脉冲Vw，所述电压脉冲Vw的开始相对于所述位线电压脉冲Vb的开始进行延迟，以便保证这些脉冲之间正确的重叠量。
然而，替代实施例是可行的，例如图7所示。在此，所述字线电压脉冲Vw在所述置位和复位编程周期中都具有相同的形状和持续时间，其优势在于，可以在所述置位和复位编程周期中使用相同的脉冲产生电路***来产生所述电压脉冲Vw。在图8中示出了另一个替代实施例，其中所述位线电压脉冲Vb和所述字线电压脉冲Vw在所述置位和复位编程周期中都同时开始，在所述置位编程周期中使用较长的字线电压脉冲Vw，以便保证将所述位线脉冲Vb的衰减后沿包括在所述结果电流脉冲Ids中。这个实施例的优势在于具有简化的时序要求来产生所述电压脉冲Vb和Vw。
从本发明方法的上述实施例中可以看出，所述存储单元10的编程方法的一般概念可以总结为：给位线电压脉冲Vb提供在100-200ns时间段的后沿衰减，在所述存储单元10的所述置位和复位编程周期中都使用所述衰减，其区别在于在所述置位编程周期中，所述衰减后沿被所述字线电压脉冲Vw包含，使得所述结果电流脉冲Ids的后沿采用Vb的后沿形状，而在所述复位编程周期中，所述字线电压脉冲Vw的后沿被所述位线电压脉冲Vb包含，使得所述结果电流脉冲Ids的后沿采用Vw的后沿形状。
应当理解，在本发明的上下文中，具有衰减沿的脉冲旨在覆盖这样的脉冲形状，其中所述脉冲的下降时间超过被视为矩形的脉冲的下降时间，因为认识到完美矩形脉冲不存在，由于从高电压或者电流电平到低(零)电压或者电流电平通常存在非零转变时间。
还应当理解，在本发明所述方法的上述实施例中，可以将所述电压脉冲Vb施加至所述字线30并且可以将所述电压脉冲Vw施加至所述位线20，而不背离本发明的范围。
图9示意性地描述了本发明相变存储器100的实施例，其包括由存储元件10的网格，典型地按行或者列组织，每行或者每列有限定N位数据字的位的N组存储元件10，N是正整数，例如16、32或者64。在这种基于字的存储设备100中，所述存储单元组的所述字线30典型地由相同的脉冲产生电路***120驱动，而所述位线20典型地由分立的脉冲产生电路110驱动。在图9中，单个脉冲产生电路110只是为了清晰起见。应当理解，所述单个脉冲产生电路110可以包括多个为单独的存储单元110产生电压脉冲的子电路。
根据本发明，所述电压脉冲产生电路110适用于产生本发明电压脉冲Vb和Vw中的一个，而所述电压脉冲产生电路120适用于产生本发明的电压脉冲Vb和Vw中的另一个。优选地，出于上述已经解释过的原因，将所述电压脉冲Vb提供给存储单元10的所述位线20，而将所述电压脉冲Vw提供给存储单元10的所述字线30。由于本领域普通技术人员在不需要任何创造性技能的情况下可以设计出用于产生本发明所述电压脉冲形状的电路***，因此只是为了简洁起见省略了所述电压脉冲产生电路110和120的进一步描述。
所述相变存储器100还包括控制电路130，用于保证所述电压脉冲产生电路110和120在正确的时间点产生所述电压脉冲Vb和Vw。在实施例中，所述控制电路130产生各自的使能信号来限定所述电压脉冲Vb和Vw各自的持续时间。
应当注意到，上述实施例阐释而非限制本发明，并且本领域普通技术人员能够在不背离所附权利要求范围的情况下设计出许多替代实施例。在权利要求中，置于括号内的任何参考符号不应当被理解为限制所述权利要求。词语“包括”不排除那些在权利要求中所列举出的元件或者步骤之外的元件或者步骤的存在。在元件前面的词语“一个”不排除多个这种元件的存在。利用包括若干不同元件的硬件可以实现本发明。在列举出若干方法的设备权利要求中，这些方法中的一些可以由一个和相同项目的硬件实现。在互不相同的从属权利要求中列举的某些方法的事实不表示不能有利地利用这些方法的组合。

Claims (15)

1.一种对相变存储器(100)进行编程的方法，所述存储器包括多个存储单元(10)，每个存储单元包括与字线(30)相连的控制端和与位线(20)相连的电流端，所述方法包括：
对存储单元(10)的位线(20)和字线(30)之一施加第一置位脉冲(Vb)，所述第一置位脉冲的形状包括衰减后沿(54)，用于把其相变材料从非晶相变成晶体相；
对所述存储单元的位线和字线中的另一个施加第二置位脉冲(Vw)，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲(Ids)呈现所述衰减后沿(52)，所述衰减后沿保证所述相变材料的结晶；
对存储单元的位线(20)和字线(30)之一施加具有所述形状的第一复位脉冲(Vb)，用于把其相变材料从所述晶体相变成非晶相；以及
对存储单元的位线和字线中的另一个施加第二复位脉冲(Vw)，所述第二置位脉冲至少部分地重叠所述第一置位脉冲，使得通过所述存储单元的结果电流脉冲(Ids)呈现所述第二复位脉冲的后沿。
2.根据权利要求1所述的方法，其中所述衰减后沿(52，54)的持续时间是100-200ns。
3.根据权利要求1或2所述的方法，其中：
所述第二置位脉冲(Vw)和所述第二复位脉冲(Vw)具有相同的形状；
所述第一复位脉冲(Vb)的开始与所述第二复位脉冲(Vw)的开始相比延迟；以及
所述第二置位脉冲(Vw)的开始与所述第一置位脉冲(Vb)的开始相比延迟。
4.根据权利要求1或2所述的方法，其中：
所述第二置位脉冲(Vw)具有比所述第二复位脉冲(Vw)更长的持续时间；
所述第二置位脉冲(Vw)与所述第一置位脉冲(Vb)同时开始；以及
所述第二复位脉冲(Vw)与所述第一复位脉冲(Vb)同时开始。
5.根据权利要求1至4中任一项所述的方法，其中将所述第一置位脉冲(Vb)和所述第一复位脉冲(Vb)施加至所述位线，并且将所述第二置位脉冲(Vw)和所述第二复位脉冲(Vw)施加至所述字线。
6.根据权利要求1至5中任一项所述的方法，其中所述第二复位脉冲(Vw)包括另一衰减后沿(56)，用于把所述存储单元的阈值电压置位在电源电压和用于读出存储单元的读出电压之间。
7.根据权利要求6所述的方法，其中所述另一衰减后沿(56)的持续时间是大约20ns。
8.根据权利要求7所述的方法，其中所述第二置位脉冲(Vw)包括所述另一衰减后沿(56)。
9.根据权利要求1至8中任一项所述的方法，其中所述衰减后沿(54)和所述另一衰减后沿(56)中的至少一个呈现非线性衰减。
10.根据权利要求1至9中任一项所述的方法，其中所述第一复位脉冲(Vb)和所述第二复位脉冲(Vw)每一个均具有对称的形状。
11.根据权利要求1至10中任一项所述的方法，其中所述第一置位脉冲(Vb)和所述第二置位脉冲(Vw)每一个均具有对称的形状。
12.一种相变存储器(100)，包括：
多个存储单元(10)，每一个存储单元都包括与字线(30)相连的控制端和与位线(20)相连的电流端；
第一脉冲产生电路***(110)，与所述位线(20)和所述字线(30)之一导电连接，用于给存储单元(10)提供具有衰减后沿(54)形状的第一脉冲(Vb)，用于在置位相编程周期期间把其相变材料从非晶相变成晶体相，并且在复位相编程周期期间把其相变材料从晶体相变成非晶相；
第二脉冲产生电路***(120)，与所述位线(20)和所述字线(30)中的另一个导电连接，用于在所述置位和复位相编程周期期间给所述存储单元(10)提供第二脉冲(Vw)；以及
控制电路***(130)，用于控制所述第一脉冲产生电路***(110)和所述第二脉冲产生电路***(120)，使得在所述置位和复位相编程周期期间所述第一脉冲(Vb)至少部分地重叠所述第二脉冲(Vw)，在所述置位相编程周期中通过所述存储单元(10)的结果电流脉冲(Ids)呈现所述第一脉冲的衰减后沿(54)，从而保证了所述相变材料的结晶，并且在所述复位相编程周期中通过所述存储单元的结果电流脉冲(Ids)呈现所述第二脉冲的衰减后沿。
13.根据权利要求12所述的相变存储器(100)，其中所述第一脉冲产生电路***(110)与所述位线(20)导电连接；以及所述第二脉冲产生电路***(120)与所述字线(30)导电连接。
14.根据权利要求12或13所述的相变存储器(100)，其中所述第二脉冲(Vw)包括另一衰减后沿(56)，用于把所述存储单元的阈值电压设置在电源电压和用于读出所述存储单元的读出电压之间。
15.一种装置，包括根据权利要求12至14任一项所述的相变存储器(100)。
CN201180007871.0A 2010-02-02 2011-01-11 相变存储器编程方法和相变存储器 Active CN102741935B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10152427.0 2010-02-02
EP10152427A EP2355105B1 (en) 2010-02-02 2010-02-02 Phase change memory programming method and phase change memory
PCT/IB2011/050111 WO2011095902A1 (en) 2010-02-02 2011-01-11 Phase change memory programming method and phase change memory

Publications (2)

Publication Number Publication Date
CN102741935A true CN102741935A (zh) 2012-10-17
CN102741935B CN102741935B (zh) 2015-03-25

Family

ID=42288492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180007871.0A Active CN102741935B (zh) 2010-02-02 2011-01-11 相变存储器编程方法和相变存储器

Country Status (4)

Country Link
US (1) US8717809B2 (zh)
EP (1) EP2355105B1 (zh)
CN (1) CN102741935B (zh)
WO (1) WO2011095902A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448347A (zh) * 2014-08-21 2016-03-30 中芯国际集成电路制造(上海)有限公司 相变存储器的测试方法
CN108305656A (zh) * 2017-01-11 2018-07-20 西部数据技术公司 用于交叉点非易失性存储器设备的重叠写入方案

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063925A1 (en) * 2012-03-29 2014-03-06 International Business Machines Corporation Parallel programming multiple phase change memory cells
WO2014039115A1 (en) * 2012-09-07 2014-03-13 Being Advanced Memory Corporation Multilevel differential sensing in phase change memory
US9142270B2 (en) * 2013-03-08 2015-09-22 Cypress Semiconductor Corporation Pipelining in a memory
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
US9582190B2 (en) * 2014-05-13 2017-02-28 Nxp B.V. Time management using time-dependent changes to memory
US9343149B2 (en) * 2014-07-10 2016-05-17 Micron Technology, Inc. Enhancing nucleation in phase-change memory cells
US9583187B2 (en) 2015-03-28 2017-02-28 Intel Corporation Multistage set procedure for phase change memory
CN105869671B (zh) * 2016-03-25 2018-09-25 中国科学院上海微***与信息技术研究所 相变存储器单元的写初始化方法及其阵列的写初始化方法
DE102019123183A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Verfahren und schaltung zum betreiben von phasenwechselspeicher
DE102019132067A1 (de) * 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085675A2 (en) * 2002-04-04 2003-10-16 Kabushiki Kaisha Toshiba Phase-change memory device
US20070025144A1 (en) * 2005-07-29 2007-02-01 International Business Machines Corporation Write operations for phase-change-material memory
CN101354912A (zh) * 2007-07-24 2009-01-28 海力士半导体有限公司 驱动相变存储设备的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
DE102005004338B4 (de) * 2004-02-04 2009-04-09 Samsung Electronics Co., Ltd., Suwon Phasenänderungs-Speicherbauelement und zugehöriges Programmierverfahren
US7626859B2 (en) * 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US7571901B2 (en) * 2007-06-21 2009-08-11 Qimonda North America Corp. Circuit for programming a memory element

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003085675A2 (en) * 2002-04-04 2003-10-16 Kabushiki Kaisha Toshiba Phase-change memory device
US20070025144A1 (en) * 2005-07-29 2007-02-01 International Business Machines Corporation Write operations for phase-change-material memory
CN101354912A (zh) * 2007-07-24 2009-01-28 海力士半导体有限公司 驱动相变存储设备的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448347A (zh) * 2014-08-21 2016-03-30 中芯国际集成电路制造(上海)有限公司 相变存储器的测试方法
CN105448347B (zh) * 2014-08-21 2018-10-23 中芯国际集成电路制造(上海)有限公司 相变存储器的测试方法
CN108305656A (zh) * 2017-01-11 2018-07-20 西部数据技术公司 用于交叉点非易失性存储器设备的重叠写入方案
US10290350B2 (en) 2017-01-11 2019-05-14 Western Digital Technologies, Inc. Overlapping write schemes for cross-point non-volatile memory devices

Also Published As

Publication number Publication date
US20120294074A1 (en) 2012-11-22
CN102741935B (zh) 2015-03-25
EP2355105B1 (en) 2013-01-09
EP2355105A1 (en) 2011-08-10
US8717809B2 (en) 2014-05-06
WO2011095902A1 (en) 2011-08-11

Similar Documents

Publication Publication Date Title
CN102741935A (zh) 相变存储器编程方法和相变存储器
EP1537584B1 (en) Programming a phase-change material memory
US6570784B2 (en) Programming a phase-change material memory
US8891293B2 (en) High-endurance phase change memory devices and methods for operating the same
US8355271B2 (en) Memory system with reversible resistivity-switching using pulses of alternate polarity
US7082051B2 (en) Method and driver for programming phase change memory cell
CN105427793B (zh) 电压控制电路、方法、栅极驱动电路和显示装置
US8462580B2 (en) Memory system with reversible resistivity-switching using pulses of alternatrie polarity
US7965545B2 (en) Reducing temporal changes in phase change memories
JP5082130B2 (ja) 半導体装置
EP2973580B1 (en) Cell programming verification
CN108122576B (zh) 具有用于高速驱动字线的电路的相变存储器装置
CN1538540A (zh) 具有恢复功能的相变存储器和方法
CN101022120A (zh) 用于阈值压控相变随机存取存储器的编程方法
KR101372434B1 (ko) 반도체 메모리 장치, 이를 위한 분할 프로그램 제어 회로 및 프로그램 방법
KR101218605B1 (ko) 반도체 메모리 장치
US8942033B2 (en) Driving stage for phase change non-volatile memory devices provided with auto-calibration feature
KR20160085976A (ko) 다치형 상변화 메모리의 쓰기 방법 및 시스템
KR101201839B1 (ko) 반도체 메모리 장치 및 프로그래밍 전류펄스 생성방법
CN101335045B (zh) 相变存储器的写入电路
CN105097048A (zh) 一种用于htol测试的闪存设置方法
US7852659B2 (en) Time efficient phase change memory data storage device
CN105810242A (zh) 一种相变存储器和提高其疲劳寿命的操作方法
US20090295443A1 (en) System and Method For Modifying Signal Characteristics
US20150109868A1 (en) Nonvolatile semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant