CN101413973A - 一种线路板特性阻抗测试***和方法 - Google Patents

Abstract

本发明公开了一种能够快速测试印刷线路板特性阻抗的***和方法。包括测试主机、探针、PC机、打印机和运行于PC机上的分析软件。所述测试主机包括脉冲发生电路、脉冲接收电路、同轴开关、信号采集模块、逻辑控制模块和CPU处理模块。所述***采用智能化和自动化设计，结合所述测试方法，用户只需对PC机进行简单的初始化设置就能进行自动测试、显示结果等，简化了人工操作步骤，降低了操作的难度。***中输出端采用同轴开关进行切换，可以使用单个阶跃脉冲发射和单个接收通道实现差分阻抗测试，避免了采用两个不完全一致的阶跃脉冲发生电路或两个接收通道带来的误差问题，有效提高了测试精度，同时降低了外部静电对测试主机损坏的概率。

Description

一种线路板特性阻抗测试***和方法

技术领域

本发明涉及一种能够快速测试印刷线路板特性阻抗的***和方法。

背景技术

近几年来，随着台式电脑(PC机)、笔记本电脑、手机、数字电视、机顶盒、消费电子(MP3、MP4、游戏机、数码相机等)、通信设备和汽车电子等电子产品的飞速发展，其信号传输频率和速度越来越高，对所使用的线路板(PCB)提出了严格的特性阻抗测试要求。

PCB板线路的特性阻抗和板上线路的物理尺寸、PCB制造材料、加工工艺等均有关，可能每一批线路板的特性阻抗都不一样。为了控制线路阻抗，PCB制造商需要对生产的每一块PCB进行严格的特性阻抗测试，检验是否符合设计和生产的要求；制造商根据测试结果，可以通过改变线路宽度、叠层厚度、控制蚀刻等方法，调整或补偿不同批次PCB的特性阻抗，满足客户对PCB板特性阻抗控制精度的要求。

传统的测试***需要采用取样示波器和阶跃脉冲发生/取样器组成的时域反射计(TDR)这样的专业实验室设备，来测试线路板上蚀刻线路或者测试样板的特性阻抗。这种测试设备存在若干缺点，例如：操作复杂，成本高昂，测试速度慢，仪器容易被静电击穿损坏，对测试工作环境要求苛刻等。

发明内容

本发明的目的在于提供一种线路板特性阻抗测试***和方法，以对高速、高频线路板特性阻抗实现简洁、快速、准确的测试，提高线路板特性阻抗检测效率。

为实现上述目的，本发明采用的技术方案是：

提供一种线路板特性阻抗测试***，包括测试主机、探针、PC机打印机和运行于PC机上的分析软件。

所述测试主机至少包括：

一脉冲发生电路，与逻辑控制模块连接，用于产生激励阶跃脉冲信号；

一脉冲接收电路，连接于信号采集模块和同轴开关之间，用于采样待测线路反射回来的脉冲信号；

一同轴开关，连接于脉冲发生电路、脉冲接收电路和接插探针的输出端口之间，受逻辑控制模块控制切换测试方式，实现信号的导入导出；

一信号采集模块，连接于CPU处理模块与脉冲接收电路之间，用于对接收到的反射信号滤波、放大并转化成数字信号送入存储器中存储，供CPU读取；

一逻辑控制模块，与CPU处理模块连接，接受CPU指令对脉冲发生模块、脉冲接收电路、信号采集模块及同轴开关的工作进行协调控制；

一CPU处理模块，与PC机连接通讯，接受PC机发送的测试控制命令和测试参数，翻译PC机命令，发送给逻辑控制模块。

一种具体的方案为：所述的同轴开关K的引脚S1、S5分别连接负载电阻，引脚S2、S4分别连接两输出通道CHA、CHB端；引脚S3连接脉冲发生电路；同轴开关K的3个控制引脚K1+、K2+、K-均连接逻辑控制电路；逻辑控制电路控制同轴开关切换，可将引脚S2和/或S4连接到引脚S3，使连接于S3处的脉冲发生电路输出的激励脉冲加载到输出通道CHA和/或CHB上。

一种更具体的方案为：所述的CPU处理模块包括DSP数字信号处理器及与其连接的ARM微处理器，所述CPU处理模块通过ARM微处理器上行与PC机通讯、通过DSP数字信号处理器下行与逻辑控制模块通讯，并采集存储器中数据。

所述线路板特性阻抗测试方法，步骤为：

(1)用户通过PC机，设定好测试开始点和结束点，即测试区间；

(2)用户根据线路板设计要求的特性阻抗值和容许范围在PC机上设置测试文件的参数，上层软件自动生成批量测试列表；

(3)启动特性阻抗测试***中测试主机；

(4)PC机通过CPU处理模块发送测试命令和测试参数给逻辑控制电路；

(5)逻辑控制电路控制脉冲发生电路产生阶跃脉冲信号加载到被测线路板上；

(6)脉冲接收电路、信号采集模块协同工作，采集设定数量的采样点，并存储到存储器中；

(7)CPU处理模块读取存储器的数据，拼接采样波形，计算测试阻抗，和设定的特性阻抗值及容许范围进行比较，得到“合格”与“不合格”结果；

(8)单次测试结束后，PC机读取CPU的处理数据和结果，显示测试波形和测试结果，并生成报表打印。

本发明的优点在于：(1)相对于现有技术，本发明所述***采用智能化和自动化设计，用户只需对PC机进行简单的初始化设置就能迅速进行自动测试、显示结果、自动生成报表并打印，大大简化了人工操作步骤，降低了操作难度；(2)输出端采用同轴开关进行切换，使用“单个阶跃脉冲发生电路和单个接收通道”实现差分线路阻抗的测试，避免了采用两个阶跃脉冲发生电路或两个接收通道测试时，由于两个脉冲发生电路或两个通道不能完全一致带来的误差问题，有效提高了测试精度；(3)当***不工作时，利用同轴开关切断阶跃脉冲发生和接收电路同输出通道的连接，从物理上断绝了测试主机与外界的连接，有效降低了外部静电对测试主机的损坏概率。

附图说明

图1为本发明所述线路板特性阻抗测试***原理组成示意框图；

图2为所述同轴开关实施例原理示意图；

图3是本发明所述同轴开关工作于CTL1模式，阶跃脉冲加载到CHA通道，CHB连接到负载电阻时电路示意图；

图4是同轴开关工作于CTL2模式，阶跃脉冲加载到CHB通道，CHA连接到负载电阻时电路示意图；

图5为图3、图4的等效电路图；

图6是同轴开关工作于CTL3模式，阶跃脉冲同时加载到CHA和CHB通道电路示意图；

图7为图6的等效电路图；

图8为所述线路板特性阻抗测试方法流程示意图。

具体实施方式

为了便于本领域技术人员理解，下面结合附图及实施例对本发明做进一步的详细说明：

如图1，所述线路板特性阻抗测试***，包括测试主机100、插接于测试主机上的探针103、PC机101和联设于PC机上的打印机102。所述测试主机包括脉冲发生电路205、同轴开关206、脉冲接收电路209、信号采集模块、逻辑控制模块202和CPU处理模块101。

所述脉冲发生电路205，其与逻辑控制模块202连接，用于产生激励阶跃脉冲信号。当接入被测线路开始测试时，高速阶跃脉冲信号沿着被测线路传播，遇到阻抗不连续点时发生反射。本***中要求其产生的阶跃脉冲信号上升沿上升时间范围在120ps～160ps之间，脉冲幅值范围在200mV～300mV之间，频率范围在10kHz～200kHz之间。信号最佳选值为：上升时间小于150ps，幅度250mV，脉冲频率32.768kHz。

所述同轴开关206，连接于脉冲发生电路、脉冲接收电路和接插探针的输出端口之间，受逻辑控制模块控制切换测试方式，实现信号的导入导出。

所述脉冲接收电路209，连接于信号采集模块和同轴开关之间，用于采样待测线路反射回来的脉冲信号。

所述信号采集模块，包括依次连接的A/D转换电路204和FIFO存储器电路203，用于对接收到的反射信号滤波、放大、转化成数字信号后存储。

所述逻辑控制模块202，与CPU处理模块101连接，接受CPU指令对脉冲发生电路、脉冲接收电路、信号采集模块工作进行协调控制。逻辑控制模块202接收脉冲发生电路的时钟1，经过同步和时序调整之后产生给脉冲发生电路的控制信号1、给ADC模数转换电路的时钟信号2和给脉冲接收电路的时钟信号3。逻辑控制模块202通过控制信号3配置同轴开关的工作模式；通过控制信号1控制脉冲发生电路的触发、开始和结束工作；通过控

制信号2控制脉冲接收电路和ADC转换、存储数据的工作时序。

所述CPU处理模块，与PC机101连接通讯，接受PC机发送的测试控制命令和测试参数，翻译PC机命令，发送给逻辑控制模块。PC机与打印设备102连接。

所述的CPU处理模块可以包括DSP数字信号处理器及与其连接的ARM微处理器。所述CPU处理模块通过ARM微处理器上行与PC机通讯、通过DSP数字信号处理器下行与逻辑控制模块通讯，DSP可以通过EMIF和SPI接口与逻辑控制模块通讯，并采集存储器中数据。这里DSP数字信号处理器与ARM微处理器通过HPI口实现通信。

上述ARM微处理器可以通过网络通信口(LAN)与PC机进行通信，接受PC机发送的测试控制命令和测试参数，翻译PC机命令，发送给逻辑控制模块(FPGA)。测试开始之后，FPGA按照测试要求控制脉冲发生电路向被测线路板发射阶跃脉冲信号，并接收反射回来的电压信号，采集、转换成数字信号后存储，然后由CPU处理模块处理、进行阻抗变换运算，最后通过网络接口传送到PC机中进行显示并生成报表、打印。

所述PC机运行一上层软件，上层软件主要包括网络接口电路监控、收发数据、处理分析数据以及控制特性阻抗测试主机工作。在测试过程结束后，PC机读取CPU处理后的数据和结果，最后在屏幕上显示测试波形和测试结果，并生成报表打印。或者PC机也可以完成CPU的数据处理、阻抗变换运算等工作，以简化测试主机中CPU处理模块。

如图2，为所述同轴开关实施例原理示意图。

所述的同轴开关K的引脚S1、S5分别连接50欧姆负载电阻，引脚S2、S4分别连接CHA、CHB两输出通道接口端；引脚S3连接脉冲发生电路；同轴开关K的3个控制引脚K1+、K2+、K-均连接逻辑控制电路；逻辑控制电路控制同轴开关切换，可将引脚S2和/或S4连接到引脚S3，使连接于S3处的脉冲发生电路输出的激励脉冲加载到输出通道CHA和/或CHB上。

所述同轴开关受控工作的逻辑关系如下表：

本发明通过同轴开关的切换，采用单个阶跃脉冲发生电路和单个接收通道实现差分线路阻抗的测试。解决了现有技术中采用两个阶跃脉冲发生电路或两个接收通道测试时，由于两个脉冲发生电路或两个通道不能完全一致带来的误差问题，有效提高了测试精度。

同轴开关各种工作方式及等效电路如图3至图7所示。

基于上述测试***，所述的线路板特性阻抗测试方法步骤为：

(1)用户通过PC机，设定好测试开始点和结束点，即测试区间；

(2)用户根据线路板设计要求的特性阻抗值和容许范围在PC机上设置测试文件的参数，上层软件自动生成批量测试列表；

(3)启动特性阻抗测试***中测试主机；

(4)PC机通过CPU处理模块发送测试命令和测试参数给逻辑控制电路；

(5)逻辑控制电路控制脉冲发生电路产生阶跃脉冲信号加载到被测线路板上；

(6)脉冲接收电路、信号采集模块协同工作，采集设定数量的采样点，并存储到存储器中；

(7)(7)CPU处理模块读取存储器的数据，拼接采样波形，计算测试阻抗，和设定的特性阻抗值及容许范围进行比较，得到“合格”与“不合格”结果；

(8)单次测试结束后，PC机读取CPU的处理数据和结果，显示测试波形和测试结果，并生成报表打印。

测试主机按照批量测试列表的设定参数和顺序对每个测试点依次进行一次测试；如果设置的是平均测试方式则重复进行多次测试后计算。根据设定的要求可由PC机和CPU处理模块两者至少其一计算测试阻抗，采用平均方式的测试还可以计算得到平均值、最大值、最小值和标准偏差结果，测试结果和设定的线路板特性阻抗值及容许范围进行比较，得到“合格”与“不合格”结果。

本发明所述的***通用型和扩展性均很强，首先在步骤1、2中，对于不同的PCB板、PCB板上不同的测试点，需要设置不同的参数。每个测试点都有一个测试参数，设置好之后，用户需要及时保存该参数；在设定了一个测试点及参数之后，用户可以继续添加下一个测试点及参数；待用户设定完所有的测试点之后，软件自动生成测试列表；用户可以对该列表进行重新排序、修改或添加参数，最后保存为单独的测试文件；以后需要重新进行同样的测试时，可以打开保存测试文件，继续进行测试。

每个测试点的参数主要有：

 

序号	内容	说明
			1	名称	测试点名称，由用户设定
2	叠层	被测传输线处于线路板具体哪一层
			3	特性阻抗值	线路板设计和制造要求的典型特性阻抗值
4	允许公差+	允许公差+范围，用欧姆或者百分比表示
			5	允许公差-	允许公差-范围，用欧姆或者百分比表示
6	通道	指定使用仪器的通道，CHA或者CHB
			7	测试方法	单次测试或平均测试
8	测试显示单位	英寸/英尺/毫米等
			9	测试起点	用户可以根据需要设定
10	测试终点	用户可以根据需要设定
			11	电缆长度	仪器可以配置不同长度、不同规格的电缆
12	垂直坐标单位	单位：欧姆/div，用户可以自己设定

步骤3，当测试列表生成之后，用户就可以直接进行批量化自动测试。单击软件的开始键，或者按下键盘的Enter键启动与PC机连设好的测试主机，测试主机内部所有软、硬件模块同时启动，进入工作状态。

步骤4，PC机根据测试文件发送测试命令和测试参数给CPU处理模块。CPU翻译测试参数，判断是测试方式是单端测试或差分测试，判断测试通道，设定采样时刻的开始点和结束点，设定采样数据的个数N。然后发送开始测试命令、测试控制命令给FPGA逻辑控制电路。

步骤5、6后可分为几种情况：

(1)、如果用户选择CHA或CHB通道实行单端测试方式，则按以下步骤执行：

a、FPGA逻辑控制电路发送CTL1或CTL2命令给同轴开关，然后发送开始命令给阶跃脉冲发生电路。

b、脉冲发生电路产生的阶跃脉冲信号经由CHA或CHB通道传送到被测线路板上，信号遇到阻抗不连续点发生反射，由脉冲接收电路接收该发射信号，经信号采集模块处理转换成数字信号，存储到FIFO存储器中；

c、FPGA逻辑控制电路控制各电路重复a、b操作，直到采集并存储的数据个数达到设定值；

d、FPGA电路发送CTL4命令给同轴开关，将CHA或CHB通道与被测线路板隔开；

e、同时FPGA电路发送测试完成中断信号给CPU，通知CPU读取数据。

(2)、如果用户选择差分阻抗测试方式，即对线路板上的差分线路阻抗进行测试，则需要先后使用CHA和CHB通道，具体操作如下：

首先使用CHA通道：

a、FPGA逻辑控制电路发送CTL1命令给同轴开关，然后发送开始命令给阶跃脉冲发生电路；

b、脉冲发生电路产生的阶跃脉冲信号经由CHA通道送到被测线路板上，经过反射之后由接收电路接收该信号，并由信号采集模块转换成数字信号，存储到FIFO存储器中；

c、FPGA逻辑控制电路反复重复a、b，直到采集并存储到设定个数的数据；

然后使用CHB通道：

d、FPGA逻辑控制电路发送CTL2命令给同轴开关，然后发送开始命令给阶跃脉冲发生电路；

e、阶跃脉冲发生电路产生的脉冲信号经由CHB通道送到被测线路板上，经过反射之后由接收电路接收该信号，并由信号采集模块转换成数字信号，存储到FIFO存储器中。

f、逻辑控制电路反复重复d、e，直到采集并存储到设定个数的数据；最后同时使用CHA和CHB通道：

g、逻辑控制电路继续发送CTL3命令给同轴开关，然后发送开始命令给脉冲发生电路；

h、脉冲发生电路产生的脉冲信号经由CHA送到被测线路板上，经过反射之后由接收电路接收该信号，并由信号采集模块转换成数字信号，存储到FIFO存储器中；

i、逻辑控制电路反复重复g、h，直到ADC模数转换电路采集并存储到设定个数数据，发送中断给CPU；

j、FPGA电路发送CTL4命令给同轴开关，将CHA或CHB通道与被测线路板隔开。

步骤7，CPU收到FPGA最终发送的测试完成的中断信号之后读取FIFO存储器中的数据，拼接采样波形，计算测试阻抗，采用平均方式的测试还可以得到平均值、最大值、最小值、标准偏差。采用差分测试方式可以得到偶模和差分阻抗结果。最后CPU根据线路板设计的特性阻抗值及容许范围进行比较，得出“合格”与“不合格”结果。

步骤8，单个测试点测试结束后，PC机读取CPU的处理的数据和结果，显示测该测试点波形和测试结果，并生成报表，打印。单个测试点测试完成后，用户可以在PC机上选择暂停、停止或继续测试。如果选择继续，软件自动调用下一个测试点的测试参数，准备下一次测试，用户选择开始，就可以自动运行步骤3～8，进行自动测试、处理、显示结果和生成报表。

CPU的具体计算过程结合图3到图7说明如下：

已知发射的阶跃脉冲电压为V_p，输出阻抗为R_S，经过同轴开关的切换，进行三次测试，阶跃脉冲分别加载到CHA、CHB及同时加载到CHA和CHB上；脉冲接收电路接收到反射信号处理后再经过CPU处理和运算，可以依次得到三个电压V_refA、V_refB和V_refAB。设Z_e是对称差分输出线的共模阻抗，Z_x是它两条单独输出线之间的耦合阻抗，Z_o为对称差分传输线的差分阻抗。

当阶跃脉冲加载到CHA和CHB时，根据图7可以得到表达式(1)

$\frac{\frac{1}{2}{Z}_e}{\frac{1}{2}{Z}_e+R_S}=\frac{V_{\mathrm{refA\; B}}}{V_p}---\left(1\right)$

计算表达式(1)可以得到Z_e的结果

$Z_e=\frac{V_{\mathrm{refA\; B}}\×R_S\×2}{V_p-V_{\mathrm{refA\; B}}}---\left(2\right)$

当阶跃脉冲只加载到CHA时，根据图5，设定一个中间变量Z_t1为图5中Z_e、

Z_x三个电阻网络的等效阻抗，同样，当阶跃脉冲只加载到CHB时，设定一个中间变量Z_t2为图5中z_e、

Z_x三个电阻网络的等效阻抗。

根据图5的等效电路可以得到表达式

于是有：

$\frac{Z_{t1}}{Z_{t1}+R_S}=\frac{V_{\mathrm{refA}}}{V_p}---\left(3\right)$

$\frac{Z_{t2}}{Z_{t2}+R_S}=\frac{V_{\mathrm{refB}}}{V_p}---\left(4\right)$

计算(3)、(4)可以得到Z_t1、Z_t2的表达式

$Z_{t1}=\frac{V_{\mathrm{refA}}\×R_S}{V_p-V_{\mathrm{refA}}}---\left(5\right)$

$Z_{t2}=\frac{V_{\mathrm{refB}}\×R_S}{V_p-V_{\mathrm{refB}}}---\left(6\right)$

根据图5的等效电路还可以得到表达式(7)、(8)

$Z_{t1}=\frac{(Z_x+\frac{1}{2}{Z}_e)\×Z_e}{Z_x+\frac{1}{2}{Z}_e+Z_e}---\left(7\right)$

$Z_{t2}=\frac{(Z_x+\frac{1}{2}{Z}_e)\×Z_e}{Z_x+\frac{1}{2}{Z}_e+Z_e}---\left(8\right)$

计算表达式(7)、(8)可以得到Z_x的表达式(9)

$Z_x=\frac{Z_e(3Z_{t1}-2Z_e)}{2(Z_e-Z_{t1})}=\frac{Z_e(3Z_{t2}-2Z_e)}{2(Z_e-Z_{t2})}---\left(9\right)$

将(5)或(6)式代入到(9)式就可以得到Z_x的最终结果。

Z_o为对称差分传输线的差分阻抗，则可以得到最终的差分阻抗计算结果。

$Z_o=\frac{2Z_e\×Z_x}{2Z_e+Z_x}---\left(10\right)$

表达式(5)得出了阶跃脉冲只加载于CHA时，CPU计算的CHA测试阻抗结果。

表达式(6)得出了阶跃脉冲只加载于CHB时，CPU计算的CHB测试阻抗结果。

表达式(10)得出了差分特性阻抗测试最终的差分阻抗计算结果。

当对称差分传输线的对称性比较好的时候，(8)、(9)两个测试结果绘制的阻抗曲线基本上是重合的，如果对称性不佳，测试结果就会有较大误差。根据表达式(8)、(9)也可以得到对称差分传输线的非对称性(unbalance)结果，如表达式(11)所示。

$U_b=\frac{Z_{t1}-Z_{t2}}{\frac{Z_{t1}+Z_{t2}}{2}}\×100\%---\left(11\right)$

用户根据设计要求，可自定义对称差分传输线允许的非对称性范围，如果超过该范围，则表明该对称差分传输线不符合设定要求。

综上所述，本发明所公开的线路板特性阻抗测试***及测试方法采用智能化和自动化的设计，采用测试主机结合PC机共同完成测试过程，PC机采用普通电脑即可，PC机上运行特定软件程序，利用PC机简单友好的人机界面使操作简单、方便，简化了线路板特性阻抗测试步骤，降低了操作的难度，大大提高了工作效率。同时测试主机替代了价格昂贵的时域反射计，有效降低了测试成本。

需要说明的是，以上所述***中的实施方式及方法仅为本发明较佳的实施方案及其工作方法，不能将其理解为对本发明保护范围的限制，在未脱离本发明构思前提下，对本发明所做的任何均等变化与修饰均属于本发明的保护范围。

Claims (10)

1、一种线路板特性阻抗测试***，包括测试主机、探针、PC机、打印机和运行于PC机上的分析软件，其特征在于：所述测试主机至少包括：

一脉冲发生电路，与逻辑控制模块连接，用于产生阶跃脉冲信号；

一同轴开关，连接于脉冲发生电路、脉冲接收电路和接插探针的输出端口之间，受逻辑控制模块控制切换测试方式，实现信号的导入导出；

一脉冲接收电路，连接于信号采集模块和同轴开关之间，用于采样待测线路反射回来的脉冲信号；

一信号采集模块，连接于CPU处理模块与脉冲接收电路之间，用于对接收到的反射信号滤波、放大并转化成数字信号送入存储器中存储，供CPU读取；

一逻辑控制模块，与CPU处理模块连接，接受CPU指令对脉冲发生电路、脉冲接收电路、信号采集模块及同轴开关的工作进行协调控制；

CPU处理模块，与PC机连接通讯，接受PC机发送的测试控制命令和测试参数，翻译PC机命令，发送给逻辑控制模块。

2、根据权利要求1所述的线路板特性阻抗测试***，其特征在于：所述的同轴开关K的引脚S1、S5分别连接负载电阻，引脚S2、S4分别连接两输出通道CHA、CHB端；引脚S3连接脉冲发生电路；同轴开关K的3个控制引脚K1+、K2+、K-均连接逻辑控制电路；逻辑控制电路控制同轴开关切换，可将引脚S2和/或S4连接到引脚S3，使连接于S3处的脉冲发生电路输出的激励脉冲加载到输出通道CHA和/或CHB上。

3、根据权利要求2所述的线路板特性阻抗测试***，其特征在于：所述探针包括单端测试探针和差分测试探针。

4、根据权利要求3所述的线路板特性阻抗测试***，其特征在于：所述脉冲发生电路采用周期性矩形脉冲发生电路，该电路所产生的阶跃脉冲信号上升沿上升时间范围为120ps～160ps，脉冲幅值范围为200mV～300mV，频率范围为10kHz～200kHz。

5、根据权利要求1或4所述的线路板特性阻抗测试***，其特征在于：所述CPU处理模块包括数字信号处理器DSP及与其连接的ARM微处理器，所述CPU处理模块通过ARM微处理器上行与PC机通讯、通过数字信号处理器DSP下行与逻辑控制模块通讯，并采集存储器中数据。

6、一种线路板特性阻抗测试方法，步骤为：

(1)用户通过PC机，设定好测试开始点和结束点，即测试区间；

(2)用户根据线路板设计要求的特性阻抗值和容许范围在PC机上设置测试文件的参数，上层软件自动生成批量测试列表；

(3)启动特性阻抗测试***中测试主机；

(4)PC机通过CPU处理模块发送测试命令和测试参数给逻辑控制电路；

(5)逻辑控制电路控制脉冲发生电路产生阶跃脉冲信号加载到被测线路板上；

(6)脉冲接收电路、信号采集模块协同工作，采集设定数量的采样点，并存储到存储器中；

(7)CPU处理模块读取存储器的数据，拼接采样波形，计算测试阻抗，和设定的特性阻抗值及容许范围进行比较，得到“合格”与“不合格”结果；

(8)单次测试结束后，PC机读取CPU的处理数据和结果，显示测试波形和测试结果，并生成报表打印。

7、根据权利要求6所述的线路板特性阻抗测试方法，其特征在于：所述步骤(2)需对应不同的线路板、线路板上不同的测试点设置相应参数；每个测试点对应一个测试参数，参数设定后，用户需保存该参数；用户设定好全部测试点参数后，软件自动生成测试列表；用户能够对该列表进行重新排序、修改或添加参数，最后保存为单独的测试文件；该测试文件可供随时调用。

8、根据权利要求6或7所述的线路板特性阻抗测试方法，其特征在于：步骤(7)中所述的计算测试阻抗包括计算对称差分输出线的共模阻抗z_e、计算对称差分输出线的差分阻抗Z_o、两条单独输出线之间的耦合阻抗Z_x、对称差分传输线的非对称性Ub以及计算阶跃脉冲信号单独加载于CHA或CHB通道测单独线路的阻抗值Z_t1或Z_t2。

9、根据权利要求8所述的线路板特性阻抗测试方法，其特征在于：

所述Z_t1计算公式为： $Z_{t1}=\frac{V_{\mathrm{refA}}\×R_S}{V_p-V_{\mathrm{refA}}},$ Z_t2计算公式为： $Z_{t2}=\frac{V_{\mathrm{refB}}\×R_S}{V_p-V_{\mathrm{refB}}};$ 所述对称差分输出线的共模阻抗z_e计算公式为： $Z_e=\frac{V_{\mathrm{refAB}}\×R_S\×2}{V_p-V_{\mathrm{refAB}}}$

所述两条单独输出线之间的耦合阻抗Z_x计算公式为：

$Z_x=\frac{Z_e(3Z_{t1}-2Z_e)}{2(Z_e-Z_{t1})}=\frac{Z_e(3Z_{t2}-2Z_e)}{2(Z_e-Z_{t2})}$

所述对称差分输出线的差分阻抗Z_o计算公式为： $Z_o=\frac{2Z_e\×Z_x}{2Z_e+Z_x};$

其中，V_p为脉冲发生电路产生的阶跃脉冲电压幅值，R_S为脉冲发生电路输出阻抗，V_refA、V_refB和V_refAB分别为阶跃脉冲单独加载到CHA、CHB和同时加载到CHA和CHB上时测得的反射信号电压值。

10、根据权利要求8所述的线路板特性阻抗测试方法，其特征在于：所述对称差分传输线的非对称性计算公式为： $U_b=\frac{Z_{t1}-Z_{t2}}{\frac{Z_{t1}+Z_{t2}}{2}}\×100\%.$

Images