CN101408649A - 使用光刻制造具有内部光学路径的电路化衬底的方法 - Google Patents
使用光刻制造具有内部光学路径的电路化衬底的方法 Download PDFInfo
- Publication number
- CN101408649A CN101408649A CNA200810168238XA CN200810168238A CN101408649A CN 101408649 A CN101408649 A CN 101408649A CN A200810168238X A CNA200810168238X A CN A200810168238XA CN 200810168238 A CN200810168238 A CN 200810168238A CN 101408649 A CN101408649 A CN 101408649A
- Authority
- CN
- China
- Prior art keywords
- clad
- optical
- opening
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B6/13—Integrated optical circuits characterised by the manufacturing method
- G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Integrated Circuits (AREA)
- Optical Couplings Of Light Guides (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及一种使用光刻制造具有内部光学路径的电路化衬底的方法。明确地说,本发明涉及一种制造电路化衬底(例如,PCB)的方法,所述电路化衬底包含至少一个且可能数个内部光学路径作为其部分,使得所得衬底将能够传输和/或接收电信号和光学信号两者。所述方法涉及在光学芯区的一侧与邻近的直立部件之间形成至少一个开口,使得由至少一个倾斜的侧壁界定所述开口。穿过光学芯区材料(或从上方进入所述芯区)的光被反射离开此倾斜的侧壁。所述开口内的媒介(例如,空气)因此也用作反射媒介,这归因于其与邻近光学芯区材料的折射率相比的自身折射率。所述方法利用许多在常规PCB制造中使用的工艺,进而将成本保持为最小。所形成的衬底能够以光学方式和电方式两者耦合到拥有类似能力的一个或一个以上其它衬底,进而形成此些衬底的光电组合件。
Description
对共同待决的申请案的交叉参考
在与本申请案同时申请的且题为“制造具有内部光学路径的电路化衬底的方法(Method of Making Circuitized Substrate With Internal Optical Pathway)”的序列号(S.N.)_______中,定义了一种制造电路化衬底(例如,PCB)的方法,所述电路化衬底包含内部光学路径作为其部分,以使得所得衬底将能够传输和/或接收电信号和光学信号两者。所述方法涉及利用模板在包覆层的一者上形成倾斜的的反射体,使得穿过衬底的光学芯区的光学信号将撞击在反射体上,且向上反射穿过开口(包含其中具有光学透明材料的开口),例如到达也具有至少一个内部光学路径作为其部分的第二电路化衬底,以因此将所述两个衬底在光学上互连。此申请案转让给与本发明相同的受让人。
技术领域
本发明涉及电路化衬底(例如,印刷电路板和芯片载体),且明确地说,涉及将用以提供光学传输的构件作为其部分的电路化衬底。
背景技术
响应于由宽带通信和交互式电信及计算机服务带来的数据传输和数据处理速率方面的增加,在电子装备中,且尤其在形成此类装备的部分的电路化衬底中,需要增加的互连密度和容量。这种需要已导致对光学构件的不断增长的依赖,所述光学构件(例如光纤)作为传统电线(例如,铜)传输线的取代。在一些涉及长距离传输的情形中,此类需求已导致几乎使用光纤完全取代铜电线。这样做的优点包含较低的传输损耗和优良的带宽特性。如果短距离地应用光学传输(例如,在物理上邻近的装备机架与机柜之间,或在给定建筑物中的办公室之间),那么光学传输也可改进***性能。然而,光纤传输的益处延伸到甚至更短的距离,如在单个电路化衬底(例如,电路板)上的集成电路与其它组件之间的板内级别。这也适用于模块内级别,用于在单个电子模块中互连例如极大规模(VLSI)和超大规模(ULSI)集成电路和芯片子组合件等组件。使用此类光学连接也认为是有利的,因为此类较近(以及更远)的传输能够以千兆字节的速度进行。光学互连在衬底和模块级别处优于电导体的额外优点包含免受电磁干扰(EMI)或电噪声、经互连组件的电隔离、少得多的频率相关信号降级,以及归因于在紧密间隔的细导体之间没有串扰而具有必要互连的更高可能密度。
在由纽约伊斯里普的高级互连技术有限责任公司销售的光学挠曲技术和作为瑞典斯德哥尔摩的LM爱立信的微互连研究中心处的阿波罗演示计划的部分的光学挠曲箔片方法(在爱立信评论中描述,1995年,第2号,第72卷)中说明了在电路化衬底级别处提供光学互连的成果的额外实例。一般来说,这些光学互连涉及:以针对既定应用定制的所需图案来布置光纤的长度,在柔性箔片的片之间层压所述光纤,以及将适当的连接器和终端应用于光纤末端。层压将光纤和连接器两者保持为所需布局。接着简单地通过将连接器插到电路板上的相应相配连接器而将挠曲箔片组装到常规的刚性电路板。可在电路板上提供机械支撑件以便将挠曲箔片稳定在适当位置,而不是仅依赖于光纤连接器来实现此目的。通常将挠曲箔片以间隔开的关系支撑在板上的电组件上方。还已建议,将挠曲箔片层压或结合到刚性电路板,以进而集成光学互连和电互连。
应了解,上文两个实例和下文列举的专利中所表示的那些实例并不是可能可用于所属领域的那些实例的详尽概括。此外,列举这些文献并不是认可将任何实例作为本发明的现有技术。
在第6,996,305号美国专利中,描述一种具有光学通孔以用于将光学信号传输到印刷电路板中的光学波导的印刷电路板(下文还简称为PCB),以及一种形成光学通孔的工艺。所述工艺包括:使用钻孔机在多个覆铜层压板上形成多个通孔;镀敷每一通孔的内壁;暴露并蚀刻每一覆铜层压板的上侧和下侧的镀敷部分,以在覆铜层压板的上侧和下侧上形成电路图案;使用绝缘树脂粘合剂使经形成图案的覆铜层压板敷层彼此层叠;以及在预定通孔中移除绝缘树脂粘合剂以形成光学通孔。根据作者,所述工艺是有利的,因为光学信号被稳定地传输到PCB中的光学波导,而不会破坏直接暴露于外部环境的光学波导,且适合于构成PCB的材料的物理特性的光学波导易于插在内层与外层之间。
在第7,045,897号美国专利中,描述了一种包含电路化衬底的电组合件,所述电路化衬底由上面具有第一导电图案的有机介电材料组成。介电层和图案的至少一部分形成有机存储器装置的第一基底部分,剩余部分是形成在图案的所述部分上方的第二聚合物层以及形成在聚合物层上的第二传导电路。第二介电层形成在第二传导电路和第一电路图案上方,以封闭所述有机存储器装置。所述装置通过第二介电层电耦合到第一电组件,且此第一电组件电耦合到第二电组件。还提供一种制造电组合件的方法,如适于使用一个或一个以上此类电组合件作为其部分的信息处置***。
在第7,146,551号美国专利中,描述了一种具有多通道光学波导的光学印刷电路板(PCB),其包括具有用于传输光束的光学路径的光学波导、用于穿透光学波导的凹槽,以及插在凹槽中并连接到光学波导以传输光束的光学互连区块,其中所述光学互连区块包含弯曲了90度角度的光纤束。光学互连区块连接多个多层光学波导,以将光束传输到光学波导。光纤束被安装作为光学PCB中的多通道光学波导的媒介。
在第7,149,376号美国专利中,描述了一种电路板,其中嵌入的光纤终止于面向进入电路板中所界定的孔中的光纤末端中,且光电子发射器和检测器模块以与光纤末端光学耦合的方式安装在所述孔中。每一模块电连接到电路板上的电路迹线,并光学耦合到终止于所述孔的侧表面上的一个或一个以上光纤。所述模块具有定向到孔中的光学轴,以及支撑在孔中的反射体,以用于将光电发射器/检测器模块与孔的侧表面上的光纤末端光学耦合。
在第7,149,389号美国专利中,描述了一种具有锥形光学波导的光学印刷电路板***。所述***包含:作为印刷电路板的衬底,其具有电路且上面安装有电路芯片;***板,其包含耦合到衬底的光具座且在其上光电信号芯片通过电路电连接到电路芯片;光学装置,其电连接到所述光电信号芯片;以及第一光学波导,其对准到所述光学装置以用于光学耦合。波导呈锥形,以在用于输出光学信号的输出节点中具有比在用于输入光学信号的输入节点中小的孔径。所述***进一步包含底板,其包含其中******板的凹槽以及第二光学波导,所述第二光学波导光学耦合到第一光学波导且呈锥形,以在输出节点中具有比在输入节点中小的孔径。第一光学波导的输入节点光学耦合到第二光学波导的输出节点,或第一光学波导的输出节点光学耦合到第二光学波导的输入节点。
在第7,212,713号美国专利中,描述了一种光学传输衬底,其包含:第一衬底;光学波导,其具有包覆芯区和芯区***的覆层,且在第一衬底的上表面上延伸;第二衬底,其平行于第一衬底而提供,使得其下表面接触光学波导的上表面;反射表面,其提供在芯区的横截面上光学波导的末端处且反射光,所述光朝着第二衬底行进通过光学波导的芯区;以及光导,其提供在第二衬底中且引导光,所述光从比覆层的上表面更靠近芯区的位置朝着第二衬底、朝着第二衬底的上表面反射。
在第7,223,023号美国专利中,描述了光电传输和/或接收布置,其具有表面安装的光电组件和具备电线的电路板,光电组件经表面安装在电路板上,光电组件的光轴垂直于电路板的平面而行进。在一个实施例中,提供一种保持设备,其用于接纳光学波导并将其定向为耦合到光电组件,所述保持设备直接邻接光电组件的与电路板远离的那侧。在另一实施例中,电路板具有切口,且光在电路板的切口的方向上耦合进入或离开光电组件。
在第7,224,857号美国专利中,描述了一种用于光电***的光学路由板,其具有嵌入在非层压光学衬底中的光学波导,所述光学波导使得能够在安装于光学衬底的顶表面上的光电组件之间路由光学信号。还揭示了用于制造光学路由板的方法。通过聚焦脉冲激光写入来形成波导,其中以三维方式使脉冲激光束的焦点移动通过非层压衬底。优选在衬底中形成倾斜表面以促进波导的弯曲。
在第7,228,020号美国专利中,描述了一种光电布置,其具有可表面安装的半导体模块,所述模块具有:至少一个光电传输和/或接收单元;外壳,其中布置光电传输和/或接收单元;以及外壳的安装侧,其中在将半导体模块表面安装在印刷电路板上的情况下,所述安装侧面向印刷电路板。所述布置此外具有冷却元件,其热耦合到半导体模块,以用于冷却光电传输和/或接收单元的目的。冷却元件布置在外壳的与安装侧远离的一侧上。
在第2006/0210213号美国公开案中,描述了一种提供集成的光学耦合器以用于耦合到外部光纤的光学底板及其制造方法。一个光学底板具有设置在衬底的顶表而上方的第一包覆层,以及设置在第一包覆层上方的至少第一芯区主体,其中所述第一芯区主体具有第一末端和第二末端。材料层设置在第一包覆层和第一芯区主体的第一末端上方,其中所述材料层具有顶表面和底表面。聚焦元件形成在材料层的顶表面处,其中所述聚焦元件位于第一芯区主体的第一末端上方。
在第2000-121859号日本专利申请公开案中,描述了一种制造嵌入型光学波导装置的方法。此方法涉及通过以下步骤来制造光学波导装置:(1)在硅石玻璃衬底上方沉积“欠包覆”层,(2)在欠包覆层上方形成掩模,(3)使用此掩模以形成凹槽以用于容纳导光芯区,(4)在欠包覆层上方沉积芯区层,(5)通过经由化学-机械研磨将芯区层留在凹槽内且移除芯区层的在欠包覆层上的其它部分来形成芯区,以及(6)在芯区上方形成“过包覆”层和欠包覆层。
如本文所界定,本发明界定电路化衬底的形成,在其期间形成至少一个(且可能若干个)光学路径,所述路径能够使光学信号从其通过并最终离开衬底,例如以耦合到外部光电组件(例如传输器-接收器装置)。用于完成此形成的方法利用许多用于生产印刷电路板的常规工艺,且因此与例如上文所述的工艺等工艺相比,能够提供有效的且成本减少的工艺。相信此方法将构成此项技术中的显著进步。
发明内容
因此,本发明的主要目的是增强电路化衬底技术,且尤其是此项技术中涉及将内部光学路径用于此类衬底的方面。
本发明的另一目的是提供一种制造电路化衬底的新且独特的方法,其使得能够利用某些常规印刷电路板工艺以因此确保相对经济的方法和所得产品。
本发明的又一目的是提供一种方法,其可经实施以生产较广范围的电路化衬底产品,包含较大和较小尺寸,因此使得最终产品可用于各种各样的终端产品中。
根据本发明的一个实施例,界定一种制造其中包含至少一个光学路径的电路化衬底的方法,所述方法包括以下步骤:提供第一介电层;在第一介电层上提供第一包覆层;在第一包覆层上提供第一导电层;在第一导电层形成图案以界定至少一个直立部件;在第一包覆层上提供光学芯区,其具有邻接直立部件的至少一个末端部分;移除此光学芯区的邻近于直立部件的部分以在芯区内界定具有倾斜的侧壁的第一开口;在光学芯区、第一开口和直立部件上方提供第二包覆层;在第二包覆层上方提供至少一个覆盖层以形成电路化衬底;以及在此覆盖层和所述第二包覆层内相对于所述倾斜的侧壁形成至少一个第二开口,使得穿过芯区的光学信号将被反射离开此倾斜的侧壁并穿过第二开口。
附图说明
图1到11表示根据本发明的一个实施例的形成电路化衬底的初始步骤,这些步骤对经设计以生产完成的衬底产品的至少两个单独及后续系列步骤是共同的。
图12到14说明根据本发明的一个实施例的可在图1到11所示的那些步骤之后用以生产电路化衬底的一系列后续步骤;以及
图15到18说明根据本发明的第二实施例的可在图1到11所示的那些步骤之后用以生产电路化衬底的另一系列后续步骤。
具体实施方式
为了更好地理解本发明,连同本发明的其它和进一步目的、优点和能力,结合上文所述的图式参考以下揭示内容和所附权利要求书。相同的标号将用于识别来自图1到图18的相同元件。
如本文所使用的术语“电路化衬底”意指包含具有多个介电层和多个导电层的多层结构,其通常以交替的方式布置,能够操作以引导电信号穿过其中。如本文所使用的术语“电路化衬底”还意指包含至少一个内部光学路径,其能够使光学信号穿过其中。可用于介电层的介电材料的实例包含玻璃纤维加强型环氧树脂(有时在此项技术中称为“FR4”介电材料)、聚四氟乙烯(例如,特氟隆)、聚酰亚胺、聚酰胺、氰酸酯树脂、光可成像材料和其它类似材料。用于此类衬底的导电层是金属,且可在最终产品中具有各种传导能力(例如,作为功率、信号和/或接地平面)。用于此类层的金属的实例包含铜和铜合金,但可包含额外金属(例如,镍、铝等)或其合金。相信,除了如今销售的较广泛已知且较具刚性的印刷电路板和芯片载体之外,本发明的教示也适用于称为“挠曲”电路(其使用例如聚酰亚胺的介电材料)的物体。
如本文所使用的术语“光学路径”或“芯区”意指导光材料的经界定路径,包含矩形、圆形或其它横截面配置的路径,其能够使承载光学数据的信号穿过其中。此类材料的一个实例是纯硅石玻璃,且此项技术中已知其它材料。可从例如光电传输器/接收器模块等常规来源(例如,具有激光作为光源的来源)或类似物提供穿过此材料的光学信号,许多来源在此项技术中是已知的。此类路径因此能够在两个此类组件之间提供光学连接,使得所述组件可在彼此之间以光学方式连通。
如本文所使用的术语“包覆层”意指能够成功地结合(包覆)到光学芯区且包含小于所述芯区的折射率的折射率的材料层。此类材料在此项技术中是已知的。一个实例是添加有掺杂剂以增加折射率的氧化硅基础材料。已知掺杂剂的实例包含氟和硼,其中可能使用称为等离子体CVD工艺的工艺来发生掺杂。此项技术中还已知其它掺杂工艺。
图1到11说明根据本发明的一个实施例的制造具有至少一个内部光学路径(且优选若干个内部光学路径)的电路化衬底的初始共同步骤。如所陈述,这些步骤可先于用以形成本文所教示的产品的至少两个不同系列的随后步骤,这些后续系列分别在图12到14以及图15到18中展示。应了解,本发明不限于这些步骤的特定序列,也不限于经界定以用于实施其的特定工艺,除非另有规定。所示的视图是以横截面形式,具有放大的比例,且仅部分呈现。因此,应了解,所示的结构可具有比所示尺寸更宽和/或更厚的尺寸,且可包含额外特征(例如,信号垫和/或线、传导穿孔等)。使用这些方法制造的电路化衬底的两个实例分别在图14和18中展示,且仅包含两个经形成图案的传导部件,所述部件具有邻近的光学芯区材料部分,其每一者均包含经设计以从穿过与其邻近的光学路径或进入光学路径的光信号(数据)提供倾斜反射的倾斜的侧壁。然而,应了解,可使用本文独特的教示生产若干额外此类经形成图案的传导部件、反射侧壁和路径。因此,本发明不限于形成仅具有所示的若干物件的电路化衬底。
在图1中,提供第一介电层13(例如,由上述“FR4”材料制成),且其包含从约1密耳(1密耳是1英寸的1/1000)到30密耳的厚度。在层13上形成第一包覆层14,其优选使用已知的涂覆工艺(例如,条缝涂覆)来提供在层13上。包覆层14可具有上文所列举的材料中的一者(包含一种或一种以上掺杂剂的添加),或者包含各种“光学”透明光学波导聚合物材料,且在一个实施例中,可处理约1.40的折射率(其是意指光在真空、空气或其它参考媒介中的速度相比于光在给定媒介中的速度的比率)。层14可具有从约40密耳到约80密耳的厚度。在包覆层14上形成第一导电层15,优选为铜或铜合金。可以片的形式提供层15,且在从约300磅每平方英寸(PSI)到约500 PSI的压力下,在从约170摄氏(C)度到约210 C度的温度下,使用常规PCB层压处理持续约90分钟到120分钟的时期将层15结合到层14。用于PCB的此类层压通常涉及对准所需层(通常以交替的型式,例如介电-传导-介电等)以及在高温下将相当大的压力施加到此“堆叠”持续预定时期。如所陈述,此类处理是常规上已知的,且更详细的解说被认为是不必要的。在一个实施例中,层15可具有从0.7密耳到5密耳的厚度。有可能使用本文教示来同时层压所有三个层13、14和15,或者层压层13和14且接着将层15层压到此两层子复合结构上。
优选例如在从约1磅每平方英寸(PSI)到约25 PSI的压力下,在从约25摄氏(C)度到约45 C度的温度下,也使用常规的PCB层压持续约1分钟到约3分钟的时期来在图1中的经分层的子复合物顶部上结合光致抗蚀剂层(在这里还简称为抗蚀剂)17。抗蚀剂17可具有仅约1密耳到约2.5密耳的厚度,且添加在图1中作为在下导电层15形成图案的初始步骤中的一者,是本发明的重要过程。
在图2中,使用通常用于PCB技术中已知的光刻处理的母版(未图示)和暴露处理来将光致抗蚀剂层17自身形成图案。在此过程中,将抗蚀剂结合到指定的衬底(这里为层15),随后发出光穿过掩模以暴露抗蚀剂的选定部分,所述选定部分将保留或被移除,这取决于所使用的抗蚀剂的类型(正或负)。在此暴露步骤之后,接着将上面具有抗蚀剂层的结构暴露到含水显影剂溶液,其“显影出”(移除)抗蚀剂的非所需部分。随后通常为烘焙操作,以“烘焙”剩余的抗蚀剂元件,如图2中标号17′和17″所示。如上文提及,可使用本文教示形成两个以上所示的抗蚀剂元件,这取决于最终衬底产品所需的光学路径的数目。本发明不限于所示的数目。在形成抗蚀剂元件17′和17″后,现在有可能完成下导电层15的形成图案。
图3中所示的下一步骤涉及蚀刻层15的未覆盖(未由抗蚀剂覆盖)部分。这优选使用常规的蚀刻剂(例如,氯化铜)使用灰度级(标度)蚀刻来完成。在此类灰度级蚀刻中,可通过使用具有准备浓度的蚀刻剂和精确的蚀刻时间间隔,在标准光刻步骤期间实施对保护性抗蚀剂的暴露级的精确控制,而实现所需的45度侧壁特性。可用于实现45度侧壁控制的另一种常见方法是使用添加性铜镀敷工艺。此蚀刻或添加性镀敷的结果是形成两个直立部件15′和15″,其每一者分别具有一对相对的倾斜的表面19和19′,每一表面形成相对于下伏包覆层14的上表面的约45度的角度。在一个实施例中,当从上方观看时,每一直立部件优选具有大致矩形配置,使得每一部件仅包含具有此类倾斜的表面的两个相对的“工作”侧。每一者还将包含两个相对的末端,所述末端每一者也可能具有倾斜的表面,但在本文所示的实施例中,这些通常将不会用作例如与倾斜的表面19和19′相关联的反射过程的部分。然而,如果需要更多的反射(以及所使用的更多的光学路径),有可能在本发明的更广方面中使用此类末端中的一者或两者(即,在图3所示的每一部件中面向观看者的末端)。此类添加的倾斜的表面将也与表面19和19′的形成同时形成。如果在从上方观看时部件15′和15″具有矩形形状,那么每一表面可具有约5密耳的长度(进入图式的维度)。作为传导层15的此形成图案的部分,还可向所述层提供以预先确立的电路图案定向的多个信号线和/或垫(未图示),即在此项技术中也称为电路化的程序。还应补充,每一直立部件可充当任何电路的部分,例如充当信号垫或线。
在图4中,已移除了剩余的抗蚀剂段17′和17″(优选使用例如含水碳酸钾或碳酸钠等显影剂以及例如含水氢氧化钾或氢氧化钠或者半含水PGMEA或S1100X等抗蚀剂剥离剂),从而仅留下层14顶上的直立部件15′和15″。图5中所示的下一步骤是沉积光学芯区材料层,其将用作本发明的光学芯区33。光学芯区33具有高度传导(光学上)材料,例如上文所界定的那些材料中的一者(例如,硅酮),且在一个实施例中,拥有1.42的折射率,高于在上面形成其的下伏包覆层14的折射率。可了解,层33的材料至少在光学上不同于层14的材料。举例来说,包覆层可包含上述掺杂剂中的一者,而光学芯区将不包含。还应了解,包覆层和光学芯区可具有小于相应支撑层13的宽度尺寸的宽度尺寸。举例来说,光学芯区33可拥有与其抵靠邻接的直立部件的相应邻近表面19(或19′)的长度(最长维度)近似相同的宽度。还应了解,在本文所界定的实施例中,光学芯区层33将形成为末端部分邻接相对的倾斜的表面19和19′两者。使用旋涂工艺以液态形式施加光学芯区层33,在旋涂工艺中,将合适材料的均匀膜沉积到层14(包覆层)的表面上。光学芯区层33可具有从约1密耳到约2.5密耳的所得厚度,其与下层(光学芯区)33的相应厚度大致相同。
在图6中,例如在从约2.5 PSI到约45 PSI的压力下,在从约25 C度到约45 C度的温度下,优选也使用曾对图1中的抗蚀剂层17使用过的常规PCB层压持续约1分钟到约2.5分钟的时期在图5的经分层子复合物顶部上定位光致抗蚀剂层37。抗蚀剂37可具有仅约1密耳到约2.5密耳的厚度,且优选具有与用于层17的材料相同的材料。可使用替代的组合物,许多组合物在此项技术中是已知的。
在图7中,在光致抗蚀剂层37形成图案,根据一个实施例,其可使用用于层17的类似光刻工艺来完成。如所陈述,此工艺涉及使用母版(未图示)和常规的暴露处理。在此情况下,将经结合的抗蚀剂和邻近的母版暴露于照射穿过母版的光,以暴露抗蚀剂的选定部分,所述选定部分将保留或被移除,这取决于所使用的抗蚀剂的类型(正或负)。在此暴露步骤之后,接着将上面具有抗蚀剂层的结构暴露到含水显影剂溶液,其“显影出”(移除)抗蚀剂的非所需部分。随后通常为烘焙操作,以“烘焙”剩余的抗蚀剂元件。在此特定实施例中,在抗蚀剂中形成多个开口39、40、41和42,所述开口的每一者位于下伏直立部件的末端部分上方。举例来说,开口39位于直立部件15′的左部末端部分上方,开口40位于部件15′的右侧末端部分上方等。所述开口39到42中的每一者具有与相应的倾斜的表面(即,开口39相对于部件15′的左部的倾斜的表面19)相同的长度(进入图式的维度),使得当从上方观看时每一开口也具有大致矩形形状。在一个实例中,每一开口39到42可具有约5密耳的宽度(图7中针对开口39的维度“W”)。应了解,可使用本文教示形成四个以上所示开口,这取决于下伏直立部件的数目。因此,本发明不限于所示的数目。还有可能使用本文教示来使用激光形成开口39到42,一个实例是二氧化碳激光。此类激光常用于在各种PCB材料中形成开口,例如用于形成例如盲孔或经镀敷穿孔(PTH)等穿孔。进一步的描述相信是不必要的。在形成开口39到42后,现在有可能开始移除下伏部件15′和15″两者的选定部分。
此移除在图8中展示,且在本发明的一个方面中使用蚀刻剂来完成,所述蚀刻剂可喷射到图7结构的上部,或将此结构浸没在此类蚀刻剂的溶液中。如在针对图2中的层15的情况下,优选的蚀刻剂是氯化铜。可使用的其它蚀刻剂包含氯化铁和过硫酸铁。
在此过程中,部分蚀刻掉45度角的铜以在铜与光学波导之间形成开口。如图所示,仅蚀刻掉传导(例如,铜)部件15′和15″,蚀刻剂不会不利地影响光学芯区材料。值得注意的是,蚀刻过程导致分别在部件15′和15″上形成成对的偏移角度侧45和45′。以约45度的角度或大致类似于光学芯区33的最邻近成角度表面的角度形成这些倾斜侧中的每一者。结果是在直立部件的侧与邻近的光学芯区材料之间形成大致锥形的开口47,使得芯区也将包含倾斜的侧壁49,这是本发明的非常重要的特征。如图所示,这些侧壁相对于包覆层14的下伏表面成约45度的角度。
在图9中,移除抗蚀剂37的剩余物,其优选以用于移除抗蚀剂17(图4)的类似方式,且在图10中,施加又一光致抗蚀剂层51。优选例如在从约1 PSI到约25 PSI的压力下,在从约25 C度到约45 C度的温度下,使用常规的PCB层压持续约1分钟到约3分钟的时期来施加层51,如同层17和37。抗蚀剂51可具有仅约1密耳到约2.5密耳的厚度,且优选具有与用于层17和/或层37相同的材料。可使用替代的组合物,许多组合物在此项技术中是已知的。值得注意的是,抗蚀剂51覆盖光学芯区33、直立部件15′和15″以及开口47,因此“拱”在这些开口上方。现在优选使用与用于层17和37类似的光刻工艺来在抗蚀剂层51形成图案。结果是形成两个抗蚀剂段51′和51″(图11),这些段中的每一者覆盖邻近于下伏直立部件(即,15′)的相应对的开口(即,47)。段51′和51″因此“拱”在所述两对开口47上,同时完全覆盖所述两个直立部件的相应上表面。不管邻近光学芯区33的上面定位每一段末端的相对较小部分如何,此类“拱”都是可能的。
如所提及,上文所界定的步骤可对经设计以生产如本文所界定的电路化衬底的至少一后续系列的步骤为共同的。下文将相对于图12到14界定这些后续系列中的第一者,且相对于图15到18界定这些后续系列中的第二者。
图12到14中所示的一系列步骤是可能被称为“液态”覆层施加步骤的步骤,因为这些步骤涉及第二包覆层53的以液态形式的初始施加。用于此第二包覆层的材料可与第一包覆层33的材料相同,且将具有类似的折射率。这里可利用用于在平坦衬底上施加均匀薄膜的常规旋涂工艺。简要来说,将过量的液态覆层放置在光学芯区33和剩余的抗蚀剂段51′和51″上。接着高速旋转所述结构,以便通过离心力分散液态包覆材料。持续旋转,同时液体旋离衬底的边缘,直到实现所需膜厚度为止。接着例如通过组合的UV和热固化工艺来硬化剩余的材料。在一个实例中,层53可拥有2到3密耳的厚度。衬底现在包含由临时光学芯区33以及邻近和环绕的包覆层14和53界定的至少一个光学路径。应了解,液态包覆层在施加时不仅覆盖光学芯区33的顶部(如图12中所示),而且还覆盖邻近侧(在图12中到芯区的前方和其后方。)因此,所述芯区完全被覆层环绕。
在图13中,现在在层53的现已硬化的包覆材料形成图案,以在抗蚀剂51的相应段51′和51″正上方提供开口55。可使用常规的光刻处理(例如,母版对准,暴露等)以及后续的使用常规蚀刻剂(例如,氯化铜)的包覆材料移除来完成此图案形成。或者,可使用激光,类似于上文用于形成开口39到42所使用的激光(如果这样使用的话),来提供开口55。在图14中,移除抗蚀剂段,且如在具有若干传导层和相应的介电层的多层电路化衬底的情况下,如果需要额外层的话,所述衬底准备好进一步施加此些层。例如通过使用常规的PCB层压处理,将这些添加的层(其可被简称为覆盖层)添加到经形成图案的包覆层53的顶部上。可了解,较多此些层将产生具有较多操作能力的最终多层电路化衬底。以虚线展示且由标号57和59表示的这些层可分别为传导层和介电层。层59如果为介电层则可具有与初始层13类似的介电材料。层57为传导的,也可例如通过使用上文界定的光刻处理进行电路化。也可提供两个以上层,同样取决于最终产品的操作电学要求。在一个实施例中,可能能够添加多达三十或三十以上个额外传导和介电层。层57和59可具有常规的PCB层厚度,或如果需要的话具有其它可接受的厚度。添加至少一个额外覆盖层且不具有例如上文所界定的那些材料的材料也属于本发明的范围内。此层或此些层(如果需要一个以上的话)将用以覆盖并因此保护下伏光学路径结构(覆层-芯区-覆层),其形成最终电路化衬底的部分。
在添加层57和59之前,还可能使用导光(透明)材料61来填充开口55中的每一者(以虚线表示)。此类材料可与用于光学芯区层33的材料相同。在一个实例中,此材料可为硅酮,且通过喷墨或网版印刷方法来施加。还重要的是,当提供例如层57和59等添加层时,在下伏开口55(现在在其中包含材料61)正上方对准的两个层中形成开口66(以虚线表示)。优选使用激光,且优选为用于形成本文所界定的其它开口的相同激光,来完成此开口形成。如图所示,激光有效地切除这些层中的介电材料和下伏传导材料两者,从而暴露透明的光学材料61。在一个实施例中,这些开口66中的每一者具有与下伏开口55相同的形状(当从上方观看时)和尺寸。
图14的结构(为了便于解释,添加对图18的参考)可称为电路化衬底,且现在在其内部具有至少一个光学路径(在图14中展示至少三个路径“P”),图14的结构现在准备好当耦合到适当的其它组件时进行操作。此类添加的组件的一个实例可为安装在添加的电路化衬底(例如在图18的实施例中由标号65和67表示)上的光电模块,以产生光电组合件71。衬底65和67可为“子卡”,而根据本文教示生产的衬底可代表适于将此类卡和其它组件定位在其上并耦合到其的“母板”。如果这样,可例如分别通过使用电连接器73和75(如图18中以虚线展示)将两个二级衬底电耦合。此类电连接器通常在其中包含多个触点,其经设计以与传入衬底的外表面上的相应传导路径相配,这些触点又耦合到例如插脚等各种内部导体,所述插脚从连接器主体(外壳)突出,并配合在宿主衬底内的相应接纳开口内。此类电耦合两个衬底的构件在此项技术中是众所周知的,且进一步描述被认为是不必要的。因此,在图18中未展示上述触点、插脚和接纳开口。
在本发明的“母”衬底和所安装的衬底65及67的情况下,这三个衬底也以光学方式耦合,其中光学数据信号(沿着光学路径“P”)穿过下部衬底的光学芯区并反射离开衬底的独特形成的倾斜的侧壁49,如图所示。此类数据信号可从母衬底传递到上部衬底中的一者或一者以上,以及从所述衬底传递回到母衬底中。在信号沿着图14(以及图18)中的中心路径“P”传递的情况下,光学信号可从一个上部衬底传递到母衬底,且返回到另一(这里为邻近的)上部衬底。当然可容易做出其它组合。如果使用模块(例如,图18中由标号81表示的那些模块),那么每一者可包含发光二极管或激光器以用于在耦合到所述模块的衬底内发射经处理的电信号。通常,此类型的完整光电装置包含电路小片(半导体),其包括发射器、用于向发射器提供机械支撑的头部、用于聚焦由LED或激光器产生的光输出的透镜,以及合适的电连接。其可充当光学数据信号的传输器和/或其发射器。如果是后者,那么其将包含用于串行化所接收数据的串行化器,以及用于将此类光学信号转换为电信号的构件,使得所得的电信号接着可传递到宿主衬底的其它部分,且接着可能传递到衬底以操作方式连接到其的其它装备。此类光电装置以及连接其的构件在此项技术中是已知的,且进一步的解说被认为是不必要的。如图18中所见,一个此类模块81(在衬底65的左部)适于接收光学信号,而另一模块81(在衬底65的右部)将光学信号向下提供到宿主母衬底(且接着向上回到邻近的衬底67中)。衬底67上的模块提供类似的功能,虽然与衬底65的方式相比是以相反的方式。其它此类模块(未图示)可用于将光学信号传输到所示衬底中的一者或一者以上以及从所示衬底中的一者或一者以上接收光学信号。可了解,本发明不限于仅使用这些类型的传输器和接收器,其它类型也是可能的。
图15到18中所示的一系列步骤是可能称为“膜”覆层施加步骤的步骤,因为这些步骤涉及以所需包覆材料的薄膜层的形式施加第二包覆层53′(图16)。用于此第二包覆层的材料可与本文所界定的其它包覆层的材料相同,且将具有类似的折射率。常规的PCB层压工艺可用于将第二层53′结合到下伏光学芯区和两个直立部件的上表面。如同在液态覆层的情况下,相对较具刚性的薄膜层53′“拱”在光学芯区与邻近的直立部件之间的以上文所界定的方式形成的开口47上。在一个实施例中,在从约2 PSI到约30 PSI的压力下,在从约25 C度到约45 C度的温度下,且持续约1分钟到约4分钟的时期来完成层53′的层压。所得的层53′可具有仅约1.5密耳到约3密耳的厚度。此结果是图16中所示的结构,从图15(类似于图9)中所示的结构开始,随后移除剩余的抗蚀剂段(图15中未图示)。
层53′也拥有与层14相同的折射率(例如,1.40)。因为光学芯区层33完全被包覆材料环绕是至关重要的,所以以大于下芯区33的相应宽度的宽度施加层53′,使得其将环绕光学芯区层33的顶部和两个侧部,如针对层53所发生的那样。也就是说,因为芯区33优选具有大致矩形的横截面,所以需要将第二包覆层结合到芯区的上部平坦表面,且还结合到所述两个相对的直立侧。可了解,芯区的剩余下侧结合到下伏的第一包覆层14。因此,本发明确保芯区将有效地被包覆材料环绕。
在图17中,开口61′形成有光学包覆层53′,其优选以曾在层53中形成开口61(图14)的相同方式。在此步骤后,可添加例如层57和59等添加层,其类似于将层57和59添加到图14实施例的方式。进一步的解说被认为是不必要的。而且,有可能使用导光(透明)材料(未图示)来填充开口61′,如可能针对开口61那样。在添加层57和59处于适当位置后,提供例如图14中的开口66等开口,光学信号可穿过所述开口。为了便于解释,现在在图18中展示这些开口。图18的结构的剩余操作和特征类似于针对图14结构所论述的内容,且因此不提供额外的描述。
因此,已展示并描述了一种制造电路化衬底的方法,所述电路化衬底在其中具有至少一个(且可能数个)光学路径,使得所述衬底可以便利的方式以电方式和光学方式两者耦合到其它类似衬底。可使用许多常规PCB工艺来制造本文所界定的衬底,进而确保生产最终产品的成本保持为最小。如所界定,所述方法不需要使用模板或类似物来作为光学路径形成工艺的部分。作为替代,其使用包含暴露和抗蚀剂移除的常规光刻处理来界定精确、微小的图案以用于最终界定路径反射体。上文已陈述了本发明的其它优点或可从本文教示中辨别出所述优点。
虽然已展示并描述了目前作为本发明的优选实施例的内容,但所属领域的技术人员将明白,在不脱离所附权利要求书所界定的本发明的范围的情况下,可在其中作出各种改变和修改。
Claims (13)
1.一种制造在其中包含至少一个光学路径的电路化衬底的方法,所述方法包括:
提供第一介电层;
在所述第一介电层上提供第一包覆层;
在所述第一包覆层上提供第一导电层;
在所述第一包覆层上的所述第一导电层形成图案,以在所述第一包覆层上界定至少一个直立部件;
在所述第一包覆层上提供具有邻接所述至少一个直立部件的至少一个末端部分的光学芯区,所述光学芯区适于提供用于使光学信号穿过所述光学芯区的光学路径;
移除所述第一包覆层上的所述至少一个直立部件的一部分,以在所述至少一个直立部件与所述光学芯区之间界定至少一个第一开口,所述至少一个第一开口具有至少一个倾斜的侧壁;
在所述光学芯区、所述至少一个第一开口和所述至少一个直立部件上方提供第二包覆层;
在所述第二包覆层上方提供至少一个覆盖层以形成电路化衬底;以及
在所述至少一个覆盖层和所述第二包覆层内相对于所述至少一个倾斜的侧壁形成至少一个第二开口,使得穿过所述光学芯区的光学信号将被反射离开所述至少一个倾斜的侧壁并穿过所述至少一个第二开口。
2.根据权利要求1所述的方法,其中所述在所述第一导电层形成图案以在所述第一包覆层上界定至少一个直立部件包括使用光刻处理,其中将光致抗蚀剂层定位在所述第一导电层上。
3.根据权利要求2所述的方法,其中将所述光致抗蚀剂层层压到所述第一导电层上。
4.根据权利要求2所述的方法,其中所述在所述第一导电层形成图案导致在所述至少一个直立部件上形成至少一个第一倾斜表面。
5.根据权利要求4所述的方法,其中所述移除所述至少一个直立部件的所述部分以界定至少一个第一开口进一步导致在所述至少一个直立部件上形成至少一个第二倾斜表面,所述至少一个第二倾斜表面具有与所述至少一个第一倾斜表面的角度不同的角度。
6.根据权利要求1所述的方法,其中所述在所述第一包覆层上提供具有邻接所述至少一个直立部件的至少一个末端部分的所述光学芯区是通过在所述第一包覆层上沉积液态形式的组成所述光学芯区的材料来完成。
7.根据权利要求6所述的方法,其中所述沉积液态形式的组成所述光学芯区的所述材料是通过将所述材料旋涂到所述第一包覆层上来完成。
8.根据权利要求1所述的方法,其中所述在所述光学芯区上方提供所述第二包覆层是通过沉积薄膜形式的组成所述第二包覆层的材料来完成。
9.根据权利要求1所述的方法,其中所述在所述至少一个覆盖层和所述第二包覆层内形成所述至少一个第二开口是使用激光来完成。
10.根据权利要求9所述的方法,其中所述覆盖层的数目为至少两个,所述覆盖层中的一者具有介电材料,且所述覆盖层中的另一者具有导电材料。
11.根据权利要求1所述的方法,其进一步包含在所述开口内放置一定量的导光材料。
12.根据权利要求1所述的方法,其进一步包含相对于所述至少一个覆盖层和所述第二包覆层内的所述至少一个第二开口来定位具有至少一个光学芯区作为其部分的第二电路化衬底,使得所述第二电路化衬底的所述光学芯区适于通过所述至少一个第二开口分别从所述第一电路化衬底接收光学信号和/或将光学信号传输到所述第一电路化衬底,所述第一和第二电路化衬底形成光电组合件。
13.根据权利要求12所述的方法,其中所述第一和/或第二电路化衬底在其上包含至少一个光发射器和/或光接收器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/907,004 US7713767B2 (en) | 2007-10-09 | 2007-10-09 | Method of making circuitized substrate with internal optical pathway using photolithography |
US11/907,004 | 2007-10-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101408649A true CN101408649A (zh) | 2009-04-15 |
CN101408649B CN101408649B (zh) | 2013-11-06 |
Family
ID=40343617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810168238XA Expired - Fee Related CN101408649B (zh) | 2007-10-09 | 2008-10-06 | 使用光刻制造具有内部光学路径的电路化衬底的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7713767B2 (zh) |
EP (1) | EP2048526A3 (zh) |
JP (1) | JP2009093177A (zh) |
CN (1) | CN101408649B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7713767B2 (en) * | 2007-10-09 | 2010-05-11 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with internal optical pathway using photolithography |
US7389015B1 (en) * | 2007-10-24 | 2008-06-17 | International Business Machines Corporation | Mechanically decoupled opto-mechanical connector for flexible optical waveguides embedded and/or attached to a printed circuit board |
US8213751B1 (en) * | 2008-11-26 | 2012-07-03 | Optonet Inc. | Electronic-integration compatible photonic integrated circuit and method for fabricating electronic-integration compatible photonic integrated circuit |
JP2010156802A (ja) * | 2008-12-26 | 2010-07-15 | Fuji Xerox Co Ltd | 高分子光導波路及びその製造方法 |
US20100321199A1 (en) * | 2009-06-17 | 2010-12-23 | Chi-Hsing Hsu | Light-emitting module and image-capturing module for arbitrarily changing light-emitting position |
JP5696538B2 (ja) * | 2011-03-15 | 2015-04-08 | 住友ベークライト株式会社 | 光電気混載基板の製造方法 |
TW201346362A (zh) * | 2012-05-04 | 2013-11-16 | Hon Hai Prec Ind Co Ltd | 光纖模組 |
FI20135200L (fi) * | 2013-03-01 | 2014-09-02 | Tellabs Oy | Sähkölaite |
JP5684958B1 (ja) * | 2014-01-14 | 2015-03-18 | 株式会社メイコー | プリント配線基板 |
WO2016064402A1 (en) | 2014-10-23 | 2016-04-28 | Hewlett Packard Enterprise Development Lp | Optical fiber interface for optical device package |
US10534148B2 (en) | 2014-10-24 | 2020-01-14 | Hewlett Packard Enterprise Development Lp | Optical interconnect device |
WO2016122490A1 (en) * | 2015-01-28 | 2016-08-04 | Hewlett Packard Enterprise Development Lp | Laser-written optical routing systems and method |
CN106249361B (zh) * | 2015-06-05 | 2019-06-28 | 胡迪群 | 嵌入式光纤模块 |
US10605989B2 (en) * | 2018-03-16 | 2020-03-31 | Finisar Sweden Ab | Method of manufacturing an integrated semiconductor optical waveguiding device |
US12029004B2 (en) * | 2020-09-18 | 2024-07-02 | Nubis Communications, Inc. | Data processing systems including optical communication modules |
EP4226195A1 (en) | 2020-10-07 | 2023-08-16 | Nubis Communications, Inc. | Data processing systems including optical communication modules |
WO2022266376A1 (en) * | 2021-06-17 | 2022-12-22 | Nubis Communications, Inc. | Communication systems having pluggable modules |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5263111A (en) * | 1991-04-15 | 1993-11-16 | Raychem Corporation | Optical waveguide structures and formation methods |
US6690845B1 (en) * | 1998-10-09 | 2004-02-10 | Fujitsu Limited | Three-dimensional opto-electronic modules with electrical and optical interconnections and methods for making |
US6706546B2 (en) * | 1998-10-09 | 2004-03-16 | Fujitsu Limited | Optical reflective structures and method for making |
JP2000121859A (ja) | 1998-10-15 | 2000-04-28 | Toyo Commun Equip Co Ltd | 埋め込み型光導波路の製造方法 |
JP3762208B2 (ja) * | 2000-09-29 | 2006-04-05 | 株式会社東芝 | 光配線基板の製造方法 |
US7149376B2 (en) | 2002-08-27 | 2006-12-12 | Ibiden Co., Ltd. | Embedded optical coupling in circuit boards |
KR100499004B1 (ko) | 2002-12-18 | 2005-07-01 | 삼성전기주식회사 | 광비아홀을 구비하는 인쇄회로기판 및 가공 공정 |
DE10322757B4 (de) | 2003-05-19 | 2012-08-30 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optoelektronische Sende- und/oder Empfangsanordnungen |
US7248771B2 (en) * | 2003-06-16 | 2007-07-24 | Brigham Young University | Integrated sensor with electrical and optical single molecule sensitivity |
KR100528972B1 (ko) | 2003-10-27 | 2005-11-16 | 한국전자통신연구원 | 테이퍼진 광도파로가 내장된 광 인쇄회로기판 시스템 |
JP3887371B2 (ja) | 2003-11-27 | 2007-02-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 光伝送基板、光伝送基板製造方法、及び光電気集積回路 |
US7045897B2 (en) | 2004-07-28 | 2006-05-16 | Endicott Interconnect Technologies, Inc. | Electrical assembly with internal memory circuitized substrate having electronic components positioned thereon, method of making same, and information handling system utilizing same |
KR100623477B1 (ko) | 2004-08-25 | 2006-09-19 | 한국정보통신대학교 산학협력단 | 광섬유 다발을 이용한 광 인쇄회로기판 및 광연결 블록 |
US7228020B2 (en) | 2004-08-31 | 2007-06-05 | Finisar Corporation | Optoelectronic arrangement having a surface-mountable semiconductor module and a cooling element |
US7224857B2 (en) | 2004-12-20 | 2007-05-29 | Fujitsu Limited | Optical-routing boards for opto-electrical systems and methods and apparatuses for manufacturing the same |
US7206472B2 (en) | 2005-03-15 | 2007-04-17 | Fujitsu Ltd. | Optical backplanes with integrated optical couplers and methods of making the same |
US7541058B2 (en) * | 2007-10-09 | 2009-06-02 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with internal optical pathway |
US7713767B2 (en) * | 2007-10-09 | 2010-05-11 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrate with internal optical pathway using photolithography |
-
2007
- 2007-10-09 US US11/907,004 patent/US7713767B2/en not_active Expired - Fee Related
-
2008
- 2008-10-03 JP JP2008258491A patent/JP2009093177A/ja active Pending
- 2008-10-06 CN CN200810168238XA patent/CN101408649B/zh not_active Expired - Fee Related
- 2008-10-08 EP EP08253280A patent/EP2048526A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP2048526A3 (en) | 2011-03-30 |
EP2048526A2 (en) | 2009-04-15 |
US7713767B2 (en) | 2010-05-11 |
US20090093073A1 (en) | 2009-04-09 |
JP2009093177A (ja) | 2009-04-30 |
CN101408649B (zh) | 2013-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101408649B (zh) | 使用光刻制造具有内部光学路径的电路化衬底的方法 | |
CN101408650A (zh) | 制造具有内部光学路径的电路化衬底的方法 | |
US7873245B2 (en) | Optoelectric composite substrate and method of manufacturing the same | |
JP5532929B2 (ja) | 光配線プリント基板の製造方法 | |
US7684660B2 (en) | Methods and apparatus to mount a waveguide to a substrate | |
US7794561B2 (en) | Mechanically decoupled opto-mechanical connector for flexible optical waveguides embedded and/or attached to a printed circuit board | |
US7033457B2 (en) | Method of attaching optical waveguide component to printed circuit board | |
JP5248795B2 (ja) | 光電気混載パッケージ及びその製造方法、光素子付き光電気混載パッケージ、光電気混載モジュール | |
CN104011856A (zh) | 用于集成电路装置的膜内插器 | |
US10606002B2 (en) | Opto-electric hybrid board and manufacturing method for same | |
US7697800B2 (en) | Method of manufacturing printed circuit board | |
US9075206B2 (en) | Optical waveguide device | |
CN110780393B (zh) | 光波导以及光电路基板 | |
US20070047869A1 (en) | Semiconductor device integrated with opto-electric component and method for fabricating the same | |
JP2006047682A (ja) | 基板および光素子相互接続用基板 | |
JP2005181610A (ja) | 光電複合装置、この装置に用いられるソケット、並びに光電複合装置の実装構造 | |
JP2001083346A (ja) | 電気光混載配線板及び電気光混載モジュール並びにその製造方法 | |
JP2021063921A (ja) | 光電気複合伝送モジュール | |
JP2001015871A (ja) | 光・電気配線基板及び実装基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131106 Termination date: 20141006 |
|
EXPY | Termination of patent right or utility model |