CN101393769A - 电阻存储器的激活操作方法 - Google Patents
电阻存储器的激活操作方法 Download PDFInfo
- Publication number
- CN101393769A CN101393769A CNA200810201662XA CN200810201662A CN101393769A CN 101393769 A CN101393769 A CN 101393769A CN A200810201662X A CNA200810201662X A CN A200810201662XA CN 200810201662 A CN200810201662 A CN 200810201662A CN 101393769 A CN101393769 A CN 101393769A
- Authority
- CN
- China
- Prior art keywords
- memister
- voltage
- storage medium
- operation method
- impedance state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明涉及电阻存储器的激活操作方法,属于电阻存储器领域,用于具有激活电压的电阻存储器从初始高阻态向低阻态转换,在所述电阻存储器上,施加使存储介质上的偏置电压低于所述激活电压的脉宽为tf的宽脉冲电信号,其脉宽tf大于电阻存储器均能从初始高阻态向低阻态转变所需时间的上限值tc,以确保阵列中所有电阻存储器均能从高阻值转变为低阻值。本发明提供的激活操作方法具有低电压操作的特点,可以使电阻存储器的驱动电路中不需要电荷泵电路来产生额外的高压,并能避免因激活操作的电压过高而引起存储介质击穿、失去存储性能等问题。
Description
技术领域
本发明属于电阻存储器领域,具体涉及一种电阻存储器的激活操作方法。
背景技术
由于便携式电子设备的不断普及,不挥发存储器在整个存储器市场中的份额越来越大,其中90%以上的份额被FLASH占据。但是由于串扰(cross talk)、以及隧穿层不能随技术代发展无限制减薄、与嵌入式***集成等FLASH发展的瓶颈问题,迫使人们寻找性能更为优越的新型不挥发存储器。最近,电阻随机存储器(Resistive RandomAccess Memory,简称为电阻存储器)因为其高密度、低成本、有很强的随技术代发展能力等特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下,在高阻和低阻间可逆转换的特性来存储信号,存储介质可以有很多种,主要使用的材料有:多元氧化物(如:SrZrO3、PbZrTiO3、Pr1-xCaxMnO3)、二元金属氧化物材料。当前电阻存储器的存储介质通过溅射、金属热氧化等方法制备完毕以后,存储介质的电阻状态为高组态,也即电阻存储器的初始高祖态。
图1所示为电阻存储器的存储介质的I—V特性曲线的示意图。如图1所示,曲线100表示初始高阻态的电阻存储介质的激活操作的I-V曲线,电压扫描方向如箭头所示,当电压从0开始向正向逐渐增大到VF时,电流会突然迅速增大达到钳制电流值(也即限制电流值)Icomp,表明存储介质从初始高阻态突变成低阻态;我们定义此电阻转换过程为激活操作(Forming)过程,VF定义为该存储介质的激活电压(Forming Voltage);通过激活操作以后,所述电阻介质具有存储特性。曲线101表示存储介质在激活操作以后的复位操作的I-V曲线,当电压由0向负向逐渐增大到VRESET时,电流达到最大值,此后电流会突然迅速减小,表明存储电阻从低阻态突变成高阻态;存储介质从低阻态向高阻态转变的过程称之为复位操作(Reset),VRESET为复位电压。曲线102表示存储介质在复位操作以后的置位操作的I-V曲线,当电压由0向正向逐渐增大到VSET时,电流会突然迅速增大达到钳制电流值Icomp,表明存储电阻从高阻态突变成低阻态;存储介质从高阻态向低阻态转变的过程称之为置位操作(Set),VSET为置位电压。曲线101和102表面电阻存储介质在激活操作以后具有存储特性。通常情况下,激活电压VF高出VSET和VRESET很多。
图2所示为目前电阻存储器的激活操作方式相对于其他操作方式的比较图。现有技术中,电阻存储器的激活操作一般通过在存储器两端施加一个电压值大于激活电压VF的固定脉冲宽度的电压脉冲,使存储介质在脉冲时间内的电压偏置达到或者大于激活电压VF,从而实现存储器从初始高阻态向低阻态转换。如图2所示,激活操作的脉冲电压的高度比正常的复位和置位操作脉冲的电压高度高很多。因此现有技术的电阻存储器的激活操作方法需要比正常复位和置位操作高的电压,主要有如下不足:(1)针对激活操作的高电压特征,电阻存储器的驱动电路中就得增设电荷泵电路来产生额外的高压;(2)当存储器阵列较大时,需要激活操作的存储器增加,激活操作的次数增多,为保证与存储介质串联用作选通和限流的MOS管在多次高压操作后的可靠性,该MOS管必须使用高压制造工艺;(3)激活操作的电压较高,易损坏存储介质,甚至使其被击穿而失去存储性能。综上所述,现有技术中电阻存储器的激活操作方法的高电压特性将制约电阻存储器的实际应用。
发明内容
本发明旨在提供一种能在电阻存储器的激活电压以下完成电阻存储器激活操作的方法,以解决现有技术高电压偏置带来的弊端。
本发明的技术方案是这样实现的:一种电阻存储器的激活操作方法,用于具有激活电压的电阻存储器从初始高阻态向低阻态转换:在所述电阻存储器上,施加使存储介质上的偏置电压低于所述激活电压的电信号;所述电信号是一个脉宽为tf的宽脉冲信号,其脉宽tf大于电阻存储器均能从初始高阻态向低阻态转变所需时间的上限值tc,以确保阵列中所有电阻存储器均能从高阻值转变为低阻值。
所述电阻存储器包括所述存储介质、第一电极和第二电极。所述电阻存储器的一端串联电流限制装置。所述电流限制装置为MOS选通管。
根据本发明电阻存储器的激活操作方法的一个实施例,所述电信号是恒压电压信号;所述电阻存储器从初始高阻态向低阻态转换是通过测量流过存储介质层的电流变化来表征;所述存储介质上的偏置电压等于所述存储介质的电阻分压压降。
根据本发明电阻存储器的激活操作方法的又一个实施例,所述电信号是恒流电流信号;所述电阻存储器从初始高阻态向低阻态转换是通过测量偏置存储介质层两端的电压变化来表征;所述存储介质上的偏置电压等于所述恒流信号的电流值与存储介质的初始高阻态电阻的乘积。
采用本发明电阻存储器的激活操作方法的技术效果是:可以使电阻存储器在较低电压下完成激活操作,电阻存储器的驱动电路中不需要电荷泵电路来产生额外的高压,并能避免因激活操作的电压过高而引起存储介质击穿、失去存储性能的问题。
附图说明
图1是电阻存储器存储介质的I—V特性曲线的示意图;
图2是现有电阻存储器的激活操作方式相对于其他操作方式的比较图;
图3是本发明电阻存储器的激活操作方法的电阻存储单元的结构示意图;
图4是本发明激活操作时电信号的偏置时间示意图;
图5是使用本发明第一种实施例实现激活操作的存储介质流过的电流和电信号偏置时间的曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细描述。
图3所示为用于激活操作的电阻存储单元的基本示意图。如图3所示,该电阻存储单元由电阻存储器11和选通MOS管10组成,电阻存储器11包括第一电极12、存储介质14和第二电极16,所述第一电极12也称电阻存储器的下电极,所述第二极16也称电阻存储器的上电极。当该电阻存储单元选通激活操作时,电压信号施加于电阻存储器11的两端;其中18a为当电信号为恒压电压信号时的恒压信号,其中18b为当电信号为恒流电流信号时的恒流信号;恒压信号18a连接在电阻存储器的第一电极12和第二电极16两端,恒流信号18b与电阻存储器11串联,图中所示为与第一电极12直接电连接。存储介质14为多元氧化物(如:SrZrO3、PbZrTiO3、Pr1-xCaxMnO3)、二元金属氧化物材料,本实施例中为CuxO(1<x≤2),它的初始高阻电阻值为10M欧姆,远大于其高阻态电阻(几千欧姆),其激活电压VF为5V,大于其置位电压VSET2.2V。由于第一电极12和第二电极16为金属良导体材料,当电压信号18a偏置用于激活操作时,存储介质14上的偏置电压等于存储介质14的电阻分压压降,也即存储介质14上的偏置电压相当于电压信号18a的电压值;当电流信号18b偏置用于激活操作时,存储介质14上的偏置电压等于恒流信号18b的电流值与存储介质14的初始高阻态电阻值的乘积。
在上述激活操作过程中,为使存储介质在向低阻态转换时,电流的激增导致存储器的存储特性受影响,一般在激活操作过程中连接一个与电阻存储器串联的限流装置,如图3所示,MOS选通管作为限流装置,其限流值的大小由MOS管的栅极上的电压、MOS管工艺参数等决定。同时,在实施激活操作时,存储介质上的偏置电压等于电阻存储器的置位电压,或者比电阻存储器的置位电压大0.5V的范围内,存储介质上的偏置电压不小于电阻存储器的读操作电压。
图4所示为激活操作时电信号的偏置时间示意图。图中,实线表示施加到存储介质层的激活操作电信号,虚线表示施加激活操作电信号时存储介质层的电阻。当激活操作电信号偏置时间保持至tc时,该存储介质层的电阻迅速地降低,当电阻迅速地降低时,在电阻存储器激活操作成功。在激活操作电信号的偏置时间被增至临界时间tc之后,该电信号不是马上取消偏置,而是保留至时间tf,tf>tc,激活操作时间等于tf。由于在某一电信号偏置下,不同电阻存储器的tc是在一定范围内波动,通过取tf为大于tc上限的某一值,使得在固定的时间内,电阻存储器均能从初始高阻态向低阻态转变,因此施加一个脉冲宽度为tf的电信号,在没有实时测量存储器从高阻态向低阻态转换时,也能实现电阻存储器阵列的各个电阻存储器的激活操作。其中,tf可以通过实验统计值确定。
图5所示是使用恒压电压信号作为电信号实现激活操作的存储介质流过的电流和电信号偏置时间的曲线图。所用电阻存储器的激活电压约为5V(如图3所示),置位操作电压3.1V。采用本发明设计的方法使该器件可在3.3V恒压下完成激活。其中L50,L51和L52分别表示不同的存储单元在3.3V恒压下进行激活操作时流过存储介质层的电流和电信号偏置时间的关系曲线。可以看出,不同的存储单元完成激活所需时间不同,但都可以在3.3V电压偏置下完成。
在不偏离本发明权利要求所限定的情况下,还可以构成许多有很大差别的实施例,即本发明不只限于在说明书中所述的具体实施例。
Claims (6)
1、一种电阻存储器的激活操作方法,用于具有激活电压的电阻存储器从初始高阻态向低阻态转换,所述电阻存储器包括所述存储介质、第一电极和第二电极,其特征在于:在所述电阻存储器上,施加使存储介质上的偏置电压低于所述激活电压的电信号;所述电信号是一个脉宽为tf的宽脉冲信号,其脉宽tf大于电阻存储器均能从初始高阻态向低阻态转变所需时间的上限值tc。
2、根据权利要求1所述的电阻存储器的激活操作方法,其特征在于:所述电阻存储器的一端串联电流限制装置,所述电流限制装置为MOS选通管。
3、根据权利要求1或2所述的电阻存储器的激活操作方法,其特征在于:所述电信号是恒压电压信号,所述存储介质上的偏置电压等于所述存储介质的电阻分压压降。
4、根据权利要求3所述的电阻存储器的激活操作方法,其特征在于:所述电阻存储器从初始高阻态向低阻态转换是通过测量流过存储介质层的电流变化来表征。
5、根据权利要求1或2所述的电阻存储器的激活操作方法,其特征在于:所述电信号是恒流电流信号,所述存储介质上的偏置电压等于所述恒流信号的电流值与存储介质的初始高阻态电阻的乘积。
6、根据权利要求5所述的电阻存储器的激活操作方法,其特征在于:所述电阻存储器从初始高阻态向低阻态转换是通过测量偏置在存储介质层两端的电压变化来表征。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810201662 CN101393769B (zh) | 2008-10-23 | 2008-10-23 | 电阻存储器的激活操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200810201662 CN101393769B (zh) | 2008-10-23 | 2008-10-23 | 电阻存储器的激活操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101393769A true CN101393769A (zh) | 2009-03-25 |
CN101393769B CN101393769B (zh) | 2013-10-16 |
Family
ID=40494018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200810201662 Expired - Fee Related CN101393769B (zh) | 2008-10-23 | 2008-10-23 | 电阻存储器的激活操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101393769B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847688A (zh) * | 2010-04-29 | 2010-09-29 | 北京大学 | 一种减小阻变存储器阻值离散性的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6791885B2 (en) * | 2002-02-19 | 2004-09-14 | Micron Technology, Inc. | Programmable conductor random access memory and method for sensing same |
US7495944B2 (en) * | 2005-03-30 | 2009-02-24 | Ovonyx, Inc. | Reading phase change memories |
JP4088324B1 (ja) * | 2006-12-08 | 2008-05-21 | シャープ株式会社 | 不揮発性半導体記憶装置 |
CN101118784A (zh) * | 2007-09-06 | 2008-02-06 | 复旦大学 | 一种电阻随机存储器的复位操作方法 |
-
2008
- 2008-10-23 CN CN 200810201662 patent/CN101393769B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101847688A (zh) * | 2010-04-29 | 2010-09-29 | 北京大学 | 一种减小阻变存储器阻值离散性的方法 |
CN101847688B (zh) * | 2010-04-29 | 2012-07-04 | 北京大学 | 一种减小阻变存储器阻值离散性的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101393769B (zh) | 2013-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6120911B2 (ja) | 揮発性スイッチング二端子装置およびmosトランジスタを利用した不揮発性メモリセル | |
US9601195B2 (en) | Voltage control for crosspoint memory structures | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
US7298640B2 (en) | 1T1R resistive memory array with chained structure | |
US9424915B2 (en) | Non-volatile semiconductor memory device | |
US7463506B2 (en) | Memory device, memory circuit and semiconductor integrated circuit having variable resistance | |
Manem et al. | A read-monitored write circuit for 1T1M multi-level memristor memories | |
JP6946594B2 (ja) | メモリ・デバイスにおけるセクション・ベースのデータ保護のためのアクセス・スキーム | |
CN100481254C (zh) | 存储装置及半导体装置 | |
US8139392B2 (en) | Nonvolatile semiconductor memory device and writing method of the same | |
CN101937686B (zh) | 非易失性存储器及其记录方法 | |
CN103582947A (zh) | 具有非线性元件的切换器件 | |
TW200834578A (en) | Nonvolatile memory devices using variable resistors as storage elements and methods of operating the same | |
KR20150013090A (ko) | 강화된 전기장을 갖는 3-차원 2-단자 메모리 | |
JP2013537678A (ja) | 抵抗性メモリーデバイスの書き込み及び消去スキーム | |
WO2007145295A1 (ja) | 不揮発性メモリ装置 | |
TWI753509B (zh) | 具有選擇和控制電晶體之電阻式隨機存取記憶體和架構及其操作方法 | |
US20110085373A1 (en) | Spin-transfer torque memory self-reference read method | |
CN101569011A (zh) | 电阻变化型元件、电阻变化型存储装置和电阻变化型装置 | |
CN110739012B (zh) | 存储阵列块及半导体存储器 | |
US20140328107A1 (en) | Non-volatile semiconductor memory device | |
JP2009135291A (ja) | 半導体メモリ装置 | |
JPWO2013046643A1 (ja) | 不揮発性記憶素子のデータ書き込み方法及び不揮発性記憶装置 | |
US8842462B2 (en) | Resistive random access memory device and operating method thereof | |
TW200822343A (en) | Semiconductor memory device and layout structure of word line contacts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20131016 Termination date: 20151023 |
|
EXPY | Termination of patent right or utility model |