CN101383280B - 基于负性光刻胶的栅极注入掩膜层的制备方法 - Google Patents

基于负性光刻胶的栅极注入掩膜层的制备方法 Download PDF

Info

Publication number
CN101383280B
CN101383280B CN200710094077XA CN200710094077A CN101383280B CN 101383280 B CN101383280 B CN 101383280B CN 200710094077X A CN200710094077X A CN 200710094077XA CN 200710094077 A CN200710094077 A CN 200710094077A CN 101383280 B CN101383280 B CN 101383280B
Authority
CN
China
Prior art keywords
grid
negative photoresist
preparation
masking layer
photoetching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200710094077XA
Other languages
English (en)
Other versions
CN101383280A (zh
Inventor
陈福成
朱骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200710094077XA priority Critical patent/CN101383280B/zh
Publication of CN101383280A publication Critical patent/CN101383280A/zh
Application granted granted Critical
Publication of CN101383280B publication Critical patent/CN101383280B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于负性光刻胶的栅极注入掩膜层的制备方法，该制备方法包括：先是涂覆负性光刻胶；后用栅极光刻掩膜版进行光刻显影；最后利用步骤(2)中显影后留下的负性光刻胶作注入掩膜层，进行栅极注入。本发明可用在栅极刻蚀之后，也可用在栅极侧墙完成之后。本发明的制备方法所制备的栅极注入的掩膜层，可以大大提高注入的电压和能量，使得栅极的分压更小，同时避免了传统工艺中对于源漏两极的影响。此外，本发明的方法仅比原有工艺增加一次光刻但不需增加光刻掩膜版的数量，有利于成本控制，可广泛应用于半导体器件制造过程中。

Description

基于负性光刻胶的栅极注入掩膜层的制备方法
技术领域
本发明涉及一种栅极注入掩膜的制备方法，特别涉及一种基于负性光刻胶的栅极注入掩膜层的制备方法。
背景技术
半导体制造中有两种光刻胶，分别是正性光刻胶和负性光刻胶。正性光刻胶的曝光区域在显影时被去除，用正性光刻胶进行光刻显影后的图案与光刻掩膜版上的图案是一样的。而负性光刻胶正好相反，其不曝光区域在显影时将被去除，用负性光刻胶进行光刻显影后的图案与光刻掩膜版上的图案是相反的。传统半导体制造工艺中，解决栅极本身的分压引起的栅耗尽的问题，一是采用减薄栅极厚度的方法；二是采用栅极注入掺杂的方法。在第二种方法中，目前常规为使用正性光刻胶和源/漏(Source/Drain)的掩模版来制备栅极注入掺杂的掩模层(如图1)。在这种方法中，受源/漏区域的限制，栅极的注入电压和注入剂量都不能太大，否则会破坏源/漏区域的电性能。
发明内容
本发明要解决的技术问题是提供一种基于负性光刻胶的栅极注入掩膜层的制备方法，该方法制备的栅极注入掩膜层能使栅极注入条件不受源/漏区的限制。
为解决上述技术问题，本发明的基于负性光刻胶的栅极注入掩膜层的制备方法，包括以下步骤：
(1)在硅片上涂覆负性光刻胶；
(2)用栅极光刻掩膜版进行光刻显影；
(3)利用步骤(2)中显影后留下的负性光刻胶图案作注入掩膜层，进行栅极注入。
根据本发明的方法所制备的栅极注入的掩膜层，利用了负性光刻胶和之前用于栅极刻蚀时的栅极光刻掩膜版进行制备，仅增加一次光刻但不增加光刻掩膜版的数量，有利于制造成本的控制。且所制备的栅极注入的掩膜层可以大大提高注入的电压和能量，使得栅极的分压更小，同时避免了传统工艺中对于源漏两极的影响。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有的栅注入掺杂工艺示意图；
图2为本发明的制备方法流程图；
图3为本发明的一个具体实施例；
图4为本发明的另一个具体实施例。
具体实施方式
在本发明中，选用负性光刻胶和栅极光刻掩膜版(即栅极刻蚀时用的光刻掩膜版，栅极刻蚀时用正性光刻胶和栅极光刻掩膜版定义栅极的位置)，在需要对栅极进行注入掺杂之前，在硅片上涂覆负性光刻胶，并用栅极光刻掩膜版进行光刻显影，形成负性光刻胶图案作为栅极注入的掩模层。其具体制备流程为：先在硅片上涂覆负性光刻胶；接着用栅极光刻掩膜版进行光刻显影；最后利用步骤(2)中显影后留下的负性光刻胶图案作注入掩膜层，进行栅极注入。
上述的栅极注入可在栅极刻蚀完成之后进行，即本发明的栅极注入掩膜层的制备可以放在栅极刻蚀完成之后，也可以放在栅极侧墙(spacer)制作完成之后(如图3)，即栅极注入掩膜层的制备放在栅极侧墙的刻蚀完成之后。
利用本发明的方法所制备的栅极注入掩膜层可以大大提高注入的电压和能量，使得栅极的分压更小，同时避免了传统工艺中对于源漏两极的影响。放在栅极刻蚀完成之后进行栅极注入的工艺与传统工艺比较，相当于加一次光刻，对于光刻套刻精度的要求比较高；在栅极侧墙完成之后进行栅极注入的工艺与上一种情况相比较，改变了注入的顺序，由于栅极注入时有了栅极侧墙的保护，故可以放宽光刻套刻的精度要求。
本发明的基于负性光刻胶的栅极注入掩膜层的制备方法，采用栅极刻蚀时用的光刻掩膜版，并未增加额外的光刻掩膜版，即提高了这一光刻掩膜版的使用率，故有利于制造成本的控制。

Claims (3)

1.一种基于负性光刻胶的栅极注入掩膜层的制备方法，其特征在于，该制备方法包括：
(1)在硅片上涂覆负性光刻胶；
(2)用栅极光刻掩膜版进行光刻显影；
(3)利用步骤(2)中显影后留下的负性光刻胶图案作注入掩膜层，进行栅极注入。
2.按照权利要求1所述的制备方法，其特征在于：所述栅极注入掩膜层的制备是在栅极刻蚀完成之后进行的。
3.按照权利要求1所述的制备方法，其特征在于：所述栅极注入掩膜层的制备是在栅极的侧墙刻蚀完成之后进行的。
CN200710094077XA 2007-09-07 2007-09-07 基于负性光刻胶的栅极注入掩膜层的制备方法 Active CN101383280B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710094077XA CN101383280B (zh) 2007-09-07 2007-09-07 基于负性光刻胶的栅极注入掩膜层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710094077XA CN101383280B (zh) 2007-09-07 2007-09-07 基于负性光刻胶的栅极注入掩膜层的制备方法

Publications (2)

Publication Number Publication Date
CN101383280A CN101383280A (zh) 2009-03-11
CN101383280B true CN101383280B (zh) 2010-09-29

Family

ID=40463040

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710094077XA Active CN101383280B (zh) 2007-09-07 2007-09-07 基于负性光刻胶的栅极注入掩膜层的制备方法

Country Status (1)

Country Link
CN (1) CN101383280B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微***与信息技术研究所 一种mos功率器件及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468147B (zh) * 2010-11-01 2017-11-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的栅极形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
US6444404B1 (en) * 2000-08-09 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of fabricating ESD protection device by using the same photolithographic mask for both the ESD implantation and the silicide blocking regions
US6689541B1 (en) * 2001-06-19 2004-02-10 Advanced Micro Devices, Inc. Process for forming a photoresist mask
CN1691297A (zh) * 2004-04-28 2005-11-02 尔必达存储器股份有限公司 制造具有双栅结构的半导体器件的方法
KR20070087360A (ko) * 2006-02-23 2007-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976902A (en) * 1998-08-03 1999-11-02 Industrial Technology Research Institute Method of fabricating a fully self-aligned TFT-LCD
US6444404B1 (en) * 2000-08-09 2002-09-03 Taiwan Semiconductor Manufacturing Company Method of fabricating ESD protection device by using the same photolithographic mask for both the ESD implantation and the silicide blocking regions
US6689541B1 (en) * 2001-06-19 2004-02-10 Advanced Micro Devices, Inc. Process for forming a photoresist mask
CN1691297A (zh) * 2004-04-28 2005-11-02 尔必达存储器股份有限公司 制造具有双栅结构的半导体器件的方法
KR20070087360A (ko) * 2006-02-23 2007-08-28 주식회사 하이닉스반도체 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393814A (zh) * 2017-08-10 2017-11-24 中国科学院上海微***与信息技术研究所 一种mos功率器件及其制备方法

Also Published As

Publication number Publication date
CN101383280A (zh) 2009-03-11

Similar Documents

Publication Publication Date Title
CN102201334A (zh) 一种制作u型栅脚t型栅结构的方法
CN102420130A (zh) 通过离子注入工艺来控制氧化膜厚度的方法
CN101383280B (zh) 基于负性光刻胶的栅极注入掩膜层的制备方法
CN102623316A (zh) 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法
CN101431020A (zh) T型多晶硅栅电极的制备方法
CN101308786B (zh) 半导体器件的离子注入方法
CN106847702B (zh) 一种漏极轻偏移结构的制备方法
CN101661888B (zh) 半导体器件中源漏注入结构的制备方法
CN101901786B (zh) 包含dmos晶体管的集成电路的制备方法
CN104299908B (zh) Vdmos及其制造方法
CN101431056A (zh) 半导体器件制备中源漏注入的方法
CN105336689B (zh) 一种节省光刻版数量的金属氧化物半导体场器件制造方法
CN101661887B (zh) 源漏注入结构的制备方法
CN109860108A (zh) Cmos薄膜晶体管及其制作方法和阵列基板
CN105810568A (zh) 减少零层对准光罩使用的方法
CN103972147A (zh) 一种窄沟槽制作方法
CN100539045C (zh) 高压mos晶体管的制作方法
CN107919280B (zh) 不同电压器件的集成制造方法
CN102403314A (zh) 双极cmos工艺中的有源区边墙及制造方法
CN109659323A (zh) 一种显示面板及其制作方法
CN102446850B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN101770944B (zh) 半导体器件栅极的制作方法
CN104362173A (zh) 一种提高mos管击穿电压的结构
KR20030087163A (ko) 포토레지스트의 선택비 제어방법
CN100426486C (zh) 一种改进器件浅沟道隔离边缘漏电的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206 Jinqiao Road, Pudong New Area Jinqiao Export Processing Zone, Shanghai, 1188

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.