CN100426486C - 一种改进器件浅沟道隔离边缘漏电的方法 - Google Patents

一种改进器件浅沟道隔离边缘漏电的方法 Download PDF

Info

Publication number
CN100426486C
CN100426486C CNB2005101106057A CN200510110605A CN100426486C CN 100426486 C CN100426486 C CN 100426486C CN B2005101106057 A CNB2005101106057 A CN B2005101106057A CN 200510110605 A CN200510110605 A CN 200510110605A CN 100426486 C CN100426486 C CN 100426486C
Authority
CN
China
Prior art keywords
trap
time
brim
isolating
gluing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005101106057A
Other languages
English (en)
Other versions
CN1971871A (zh
Inventor
周贯宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CNB2005101106057A priority Critical patent/CN100426486C/zh
Publication of CN1971871A publication Critical patent/CN1971871A/zh
Application granted granted Critical
Publication of CN100426486C publication Critical patent/CN100426486C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种改进器件浅沟道隔离边缘漏电的方法，即按顺序对器件进行如下工艺步骤：第一次无光敏性有机物涂布、第一次涂胶、N阱光刻掩模版曝光、N阱注入、第一次干法去胶、第一次湿法去胶、第二次无光敏性有机物涂布、第二次涂胶、P阱光刻掩模版曝光、P阱注入、第二次干法去胶、第二次湿法去胶、HF处理、栅氧生长。本发明大大缩短了后期的HF处理时间，减少了由于该步HF处理对STI顶部边缘小角的影响，可以减小STI边缘漏电流。

Description

一种改进器件浅沟道隔离边缘漏电的方法
技术领域
本发明涉及一种半导体制作工艺，特别是涉及一种改进器件浅沟道隔离边缘漏电的方法。
背景技术
目前某些器件对漏电有很高的要求，特别是低功耗(Low Power)的器件，而目前常用的器件隔离是浅沟道隔离，叫STI(shallow trenchisolation)，通过STI研发时的实验经验，可知STI边角的圆滑程度和漏电有着极强的相关性，越是圆滑的边角越能带来更小的漏电。因而如何使STI边角更加圆滑，改善结漏电和STI电学性能表现，从而进一步减少STI的漏电，是半导体工艺中的一个重要问题。传统的形成STI工艺中包括牺牲氧化层生长、涂胶、N阱光刻掩模版曝光、N阱注入、干法去胶、湿法去胶、再次涂胶、P阱光刻掩模版曝光、P阱注入、再次干法去胶、再次湿法去胶、HF(氢氟酸)处理、栅氧生长等步骤。
发明内容
本发明要解决的技术问题是提供一种改进器件浅沟道隔离边缘漏电的方法，能够获得较小STI边缘漏电流。
为解决上述技术问题，本发明改进了传统的工艺方法，即按顺序对器件进行如下工艺步骤：第一次无光敏性有机物涂布、第一次涂胶、N阱光刻掩模版曝光、N阱注入、第一次干法去胶、第一次湿法去胶、第二次无光敏性有机物涂布、第二次涂胶、P阱光刻掩模版曝光、P阱注入、第二次干法去胶、第二次湿法去胶、HF处理、栅氧生长。
本发明方法由于去除在N阱、P阱等注入之前的牺牲氧化层，取而代之以在N阱、P阱注入模块涂胶之前涂一层无任何光敏感性的有机物材料，大大减短了后期的HF处理时间，减少了由于该步HF处理对STI顶部边缘小角的影响，可以减小Sn边缘漏电流。
附图说明
图1是本发明方法与传统方法工艺流程比较；
图2是本发明的一个具体实施例中形成的STI顶部边缘的小角的状况与传统工艺流程形成的STI顶部边缘的小角的状况比较，图2A为传统工艺，图2B为本发明工艺。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
图1是本发明与传统方法工艺流程的比较，其中左图是传统方法的工艺流程，右图是本发明的工艺流程。传统方法工艺流程包括牺牲氧化层生长、涂胶、N阱光刻掩模版曝光、N阱注入、干法去胶、湿法去胶、再次涂胶、P阱光刻掩模版曝光、P阱注入、再次干法去胶、再次湿法去胶、HF处理、栅氧生长等步骤；与传统工艺相比，本发明的方法去除了在N阱P阱注入之前的牺牲氧化层，取而代之为在N阱涂胶、P阱涂胶之前涂一层无任何光敏感性的有机物材料，并且与传统工艺相比，本发明方法可以大大减短了在栅氧生长之前的HF处理时间，传统方法的HF(1∶100浓度的氢氟酸)处理时间为5分钟以上，而本发明的HF处理时间为3分钟以下。
在本发明的工艺流程中，与传统工艺流程相比去除了在阱注入之前牺牲氧化层的生长，取而代之在N阱和P阱涂胶之前涂布一层无任何光敏感性的有机物材料，由于该材料不具备光敏感性，在N阱和P阱涂胶之后的曝光工艺中，该材料不会被去除掉，仍将保留在硅片表面。同时，该材料将被用来起到原来牺牲氧化层的作用，即在注入过程中防止注入对硅片的过度损伤并有效控制注入过程中杂质的注入深度。在完成注入之后的干法去胶和湿法去胶中，由于该材料为有机物材料，会随着光刻胶的去除而去除，所以不会像传统工艺流程中的牺牲氧化层那样还保留在硅片的表面上。在完成N阱和P阱注入之后，并且在栅氧生长之前若还有其他注入工艺，可参考N阱和P阱涂胶一样，在涂胶之前涂布一层无任何光敏感性的有机物材料，然后完成注入过程及去胶过程。
所以，在本发明工艺流程中，在栅氧生长之前，与传统工艺流程相比，硅片表面的就几乎没有任何氧化层(存在一些自然氧化层)。因此，也就不需要象传统工艺流程那样，需要较长的HF刻蚀时间，而只需要较短的HF刻蚀时间即可。因此大大减小了该步HF刻蚀对STI顶部边缘小角的影响，从而达到获得较小STI边缘漏电流的目的。
再请参阅一个具体实施例。如图2所示，是本发明的一个具体实施例中形成的STI顶部边缘的小角的状况与传统工艺流程形成的STI顶部边缘的小角的状况比较，图2A为传统工艺下的流程形成的STI顶部边缘的小角的状况，图2B为本发明工艺流程形成的STI顶部边缘的小角的状况，除了工艺流程改变，其他条件都是一样的。通过比较可发现在本具体实施例中本发明工艺流程形成的顶部边缘的小角较浅，更加有助于获得更小的STI边缘漏电流的效果。
综上所述，本发明针对传统工艺，采用去除在N阱P阱注入之前的牺牲氧化层，取而代之为在N阱P阱涂胶之前涂一层无任何光敏感性的有机物材料，从而大大减短了在栅氧生长之前的HF处理时间，减少了由于该步HF处理对Sn顶部边缘小角的影响，达到获得较小STI边缘漏电流的效果。

Claims (2)

1、一种改进器件浅沟道隔离边缘漏电的方法，其特征在于，按顺序对器件进行如下工艺步骤：第一次无光敏性有机物涂布、第一次涂胶、N阱光刻掩模版曝光、N阱注入、第一次干法去胶、第一次湿法去胶、第二次无光敏性有机物涂布、第二次涂胶、P阱光刻掩模版曝光、P阱注入、第二次干法去胶、第二次湿法去胶、氢氟酸处理、栅氧生长。
2、根据权利要求1所述的改进器件浅沟道隔离边缘漏电的方法，其特征在于，所述的氢氟酸处理时间为小于等于3分钟。
CNB2005101106057A 2005-11-22 2005-11-22 一种改进器件浅沟道隔离边缘漏电的方法 Expired - Fee Related CN100426486C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005101106057A CN100426486C (zh) 2005-11-22 2005-11-22 一种改进器件浅沟道隔离边缘漏电的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005101106057A CN100426486C (zh) 2005-11-22 2005-11-22 一种改进器件浅沟道隔离边缘漏电的方法

Publications (2)

Publication Number Publication Date
CN1971871A CN1971871A (zh) 2007-05-30
CN100426486C true CN100426486C (zh) 2008-10-15

Family

ID=38112595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101106057A Expired - Fee Related CN100426486C (zh) 2005-11-22 2005-11-22 一种改进器件浅沟道隔离边缘漏电的方法

Country Status (1)

Country Link
CN (1) CN100426486C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403190B (zh) * 2010-09-08 2014-04-23 无锡华润上华半导体有限公司 圆片清洗方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004843A (en) * 1998-05-07 1999-12-21 Taiwan Semiconductor Manufacturing Company Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip
JP2000327311A (ja) * 1999-05-26 2000-11-28 Ngk Spark Plug Co Ltd 金属酸化物薄膜を有する基板の製造方法
US6642124B1 (en) * 1999-11-08 2003-11-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
CN1665016A (zh) * 2004-03-04 2005-09-07 富士通株式会社 具有浅沟槽隔离的半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6004843A (en) * 1998-05-07 1999-12-21 Taiwan Semiconductor Manufacturing Company Process for integrating a MOS logic device and a MOS memory device on a single semiconductor chip
JP2000327311A (ja) * 1999-05-26 2000-11-28 Ngk Spark Plug Co Ltd 金属酸化物薄膜を有する基板の製造方法
US6642124B1 (en) * 1999-11-08 2003-11-04 Oki Electric Industry Co., Ltd. Semiconductor device and manufacturing method thereof
CN1665016A (zh) * 2004-03-04 2005-09-07 富士通株式会社 具有浅沟槽隔离的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN1971871A (zh) 2007-05-30

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
TWI242265B (en) Method of manufacturing a flash memory cell
KR100741876B1 (ko) 디보트가 방지된 트렌치 소자분리막이 형성된 반도체 소자의 제조 방법
JPS6151923A (ja) ２つのポジテイブフオトレジスト層を重ねる方法
US7696581B2 (en) Isolation film in semiconductor device and method of forming the same
CN100426486C (zh) 一种改进器件浅沟道隔离边缘漏电的方法
CN102655081A (zh) 一种无定形碳牺牲栅极结构的浅结和侧墙的制备方法
CN104282564A (zh) 半导体器件和鳍式场效应晶体管的形成方法
US9076668B2 (en) Method of manufacturing the trench of U-shape
KR940012493A (ko) 집적 회로 제조 방법
CN105810568A (zh) 减少零层对准光罩使用的方法
US6924217B2 (en) Method of forming trench in semiconductor device
KR100870323B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP4836914B2 (ja) 高電圧シーモス素子及びその製造方法
CN103681248A (zh) 一种半导体器件的制造方法
CN109461697A (zh) 刻蚀方法和半导体器件的制造方法
CN113257743B (zh) 半导体器件、制作方法及三维存储器
US8889523B2 (en) Semiconductor process
CN102446851B (zh) 在sonos非挥发性存储器工艺中嵌入高压器件的方法
CN101488478B (zh) 用于保护多晶和衬底表面的集成方法
KR100589493B1 (ko) 게이트 산화막 형성방법
CN105304570A (zh) 一种去除栅极硬掩膜层的方法
CN105336618A (zh) 一种半导体器件及制备方法
US8093153B2 (en) Method of etching oxide layer and nitride layer
KR100356824B1 (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131216

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131216

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corp.

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Hua Hong NEC Electronics Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081015

Termination date: 20211122

CF01 Termination of patent right due to non-payment of annual fee