CN101375421B - 半导体发光装置及其制造方法 - Google Patents

半导体发光装置及其制造方法 Download PDF

Info

Publication number
CN101375421B
CN101375421B CN200780003900.XA CN200780003900A CN101375421B CN 101375421 B CN101375421 B CN 101375421B CN 200780003900 A CN200780003900 A CN 200780003900A CN 101375421 B CN101375421 B CN 101375421B
Authority
CN
China
Prior art keywords
semiconductor layer
compound semiconductor
type compound
conductivity type
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200780003900.XA
Other languages
English (en)
Other versions
CN101375421A (zh
Inventor
神井康宏
丹羽爱玲
佐藤纯治
田岛未来雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of CN101375421A publication Critical patent/CN101375421A/zh
Application granted granted Critical
Publication of CN101375421B publication Critical patent/CN101375421B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及半导体发光装置及其制造方法。半导体发光装置具有硅衬底(3)和由化合物半导体构成的主半导体区域(4)。在硅衬底(3)上外延生长主半导体区域(4)时主半导体区域(4)的III族元素向硅衬底热扩散，从而在硅衬底(3)上产生p型硅半导体层(9)。该p型硅半导体层(9)被用作过电压保护二极管的构成要素。过电压保护二极管相对基于主半导体区域(4)的发光二极管并联连接。

Description

半导体发光装置及其制造方法
技术领域
本发明涉及伴随有过电压保护单元的半导体发光装置及其制造方法。
背景技术
近年来，作为半导体发光元件，一直关注使用了氮化物半导体材料的发光二极管。利用该发光二极管，能够发出365mm～550mm左右范围内的波长的光。
但是，对于使用了这种氮化物半导体材料的发光二极管来说，静电破坏耐量比较小，例如，当被施加比100V高的浪涌电压时，会导致破坏。为了进行静电保护，考虑与发光二极管一起将过电压保护二极管或电容等个别的保护元件搭载在同一封装内，但是，部件件数增大。为解决该问题，专利文献1(美国US-2005-0168899-A1)中公开了在支撑氮化物半导体的硅衬底中形成保护元件的内容。在该专利文献1公开的多个具体例之一中，将形成在硅衬底上的保护二极管相对于发光二极管反方向并联连接。因此，当对发光二极管施加反方向电压时，保护二极管导通，发光二极管的阴极阳极间电压受限于保护二极管的正向电压。对于保护二极管的正向电压(导通开始电压)来说，例如，如1V以下这样比较低，因此伴随有保护二极管的发光二极管的反方向耐压也必然变低。因此，在要求较高的反方向耐压的电路(例如，矩阵电路)中，不能使用发光二极管与保护二极管反方向并联连接的半导体发光装置。
专利文献1公开了如下内容：为了使伴随有保护元件的半导体发光装置的反方向耐压提高，利用杂质扩散，在n型硅衬底中形成p型半导体层和n型半导体层，得到保护用的npn元件。但是，当由独立的两个杂质扩散步骤形成p型半导体层和n型半导体层时，制造步骤变得繁杂，伴随有保护元件的半导体发光装置成本变高。
专利文献1：美国US-2005-0168899-A1公报
发明内容
本发明所要解决的课题是容易地制造伴随有用于保护发光二极管不受比预定值高的反方向电压影响的保护元件的半导体发光装置困难这一课题。
用于解决上述课题的本发明是一种半导体发光装置的制造方法，其特征在于，具有如下步骤：
准备硅衬底，该硅衬底具有一个及另一个主面，并且，包括从所述一个主面的第一部分形成到预定深度的n型硅半导体层、和包围所述n型半导体层的p型半导体部分；
在所述硅衬底的所述一个主面上外延生长含有III族元素的第一导电型化合物半导体，形成第一导电型化合物半导体层，并且在所述第一导电型化合物半导体层上外延生长第二导电型化合物半导体，形成第二导电型化合物半导体层，得到主半导体区域，同时使所述第一导电型化合物半导体层的III族元素从所述硅衬底的所述一个主面向所述硅衬底中热扩散得比所述n型硅半导体层浅，得到p型硅半导体层；
除去所述主半导体区域的一部分，使所述硅衬底的所述一个主面的所述第一部分露出；
在所述硅衬底的所述一个主面的所述第一部分形成沟槽，将所述p型硅半导体层分割为配置在所述n型硅半导体层上的第一部分、和与所述第一部分电隔离的第二部分，并且，使所述p型硅半导体层的所述第一部分与所述n型硅半导体层之间的pn结的端部、及所述硅衬底的p型半导体部分与所述n型硅半导体层之间的pn结的端部在所述沟槽露出；
形成第一电极，该第一电极与在所述硅衬底的所述一个主面的第二部分上残存的所述主半导体区域的所述第二导电型化合物半导体层和所述p型硅半导体层的所述第一部分连接；
形成与所述硅衬底的所述p型半导体部分连接的第二电极。
此外，在本发明的半导体发光装置中，
具有：硅衬底，其具有一个及另一个主面，并且，包括以在所述一个主面的预定部分具有第一深度的方式所形成的n型硅半导体层、和包围所述n型硅半导体层的p型半导体部分；主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的第一导电型化合物半导体层、和在所述第一导电型化合物半导体层上利用外延生长所形成的第二导电型化合物半导体层；缺口部，以使所述硅衬底的所述一个主面的所述预定部分露出的方式形成在所述主半导体区域；p型硅半导体层，利用所述主半导体区域的外延生长中的所述第一导电型化合物半导体层的III族元素的热扩散形成在所述硅衬底中，并且离所述硅衬底的所述一个主面的深度是比所述第一深度浅的第二深度；沟槽，以将所述p型硅半导体层分割为配置在所述n型硅半导体层上的第一部分和与所述第一部分电隔离的第二部分的方式形成在所述p型硅半导体层上；第一电极，连接到所述第二导电型化合物半导体层和所述p型硅半导体层的所述第一部分；第二电极，与所述硅衬底的所述p型半导体部分连接，
由所述p型硅半导体层的所述第一部分与所述n型硅半导体层形成第一保护二极管，由所述硅衬底的所述n型硅半导体层与所述p型半导体部分形成第二保护二极管。
此外，能够以将上述第一及第二电极这二者配置在上述主半导体区域的一个主面侧的方式进行变形。
此外，优选在主半导体区域设置活性层。
而且，本发明的第一导电型为n型或p型，第二导电型为与第一导电型相反的p型或n型。
将由外延生长形成主半导体区域时III族元素向硅衬底上扩散从而必然性地产生的p型硅半导体层的一部分用作过电压保护元件的一部分。因此，能够谋求伴随有pnp结构或npn结构的保护元件即等价地多个保护二极管的半导体发光装置的成本降低。
附图说明
图1是表示具有本发明实施例1的保护二极管的半导体发光装置的剖面图。
图2是表示图1的半导体发光装置的制造中硅衬底及主半导体区域的剖面图。
图3是图2(A)的硅衬底的平面图。
图4是图1的半导体发光装置的等价电路图。
图5是表示图1的半导体发光装置的发光二极管和保护二极管的电压-电流特性的图。
图6是实施例2的半导体发光装置的平面图。
图7是图6的半导体发光装置的A-A线剖面图。
图8是表示图7的半导体发光装置的制造中硅衬底及主半导体区域的剖面图。
图9是图7的半导体发光装置的等价电路图。
图10是与图7相同地表示实施例3的半导体发光装置的剖面图。
图11是图10的半导体发光装置的等价电路图。
图12是与图7相同地表示实施例4的半导体发光装置的剖面图。
图13是图12的半导体发光装置的等价电路图。
图14是与图7相同地表示实施例5的半导体发光装置的剖面图。
图15是表示图14的半导体发光装置的制造中硅衬底及主半导体区域的剖面图。
图16是图14的半导体发光装置的等价电路图。
符号说明
3、3a、3b硅衬底
4、4a主半导体区域
5第一电极
6第二电极
8n型硅半导体层
9p型硅半导体层
具体实施方式
然后，参照图1～图16对本发明的实施方式进行说明。
实施例1
图1所示的半导体发光装置具有：硅衬底3，具有在保护二极管的结构中所利用的第一部分1、和对发光二极管的结构有贡献的第二部分2；在硅衬底3的第二部分2上所配置的发光二极管用的主半导体区域4；第一电极5；第二电极6。
对于硅衬底3来说，除了p型半导体部分7以外，具有n型硅半导体层8和p型硅半导体层9。在硅衬底3上形成n型半导体层8和p型硅半导体层9之前，由于硅衬底3的整体为p型，因此也可以将硅衬底3称为p型硅衬底。硅衬底3具有作为由化合物半导体构成的主半导体区域4的生长衬底的功能、及用于形成保护二极管的功能，从其一个主面11到另一个主面12的厚度比较厚，例如为350μm。
对于硅衬底3中的p型半导体部分7来说，由以例如5×1018cm-3～5×1019cm-3左右的浓度掺杂有起到p型杂质即受主杂质功能的例如B(硼)等III族元素的p型硅构成，并且具有0.0001Ω·cm～0.01Ω·cm左右的较低的电阻率，具有作为第一及第二电极5、6间的电流通路的功能、及作为保护二极管用的p型半导体区域的功能。
在硅衬底3的第一部分1，将n型杂质从硅衬底3的一个主面11扩散到第一深度(例如，0.1～10μm)，由此，形成n型硅半导体层8。
p型硅半导体层9从硅衬底3的一个主面11形成到比第一深度浅的第二深度(例如，5～20nm)。但是，对于p型硅半导体层9来说，不是通过独立的特别的杂质扩散步骤形成的，而是在硅衬底3上外延生长主半导体区域4时，III族元素从主半导体区域4向硅衬底3热扩散，由此，自然发生地产生的。对于该p型硅半导体层9来说，利用环状地形成在硅衬底3的一个主面11的第一部分上的沟槽13，分割为第一部分14和第二部分15。p型硅半导体层9的第一部分14位于n型硅半导体层8上，p型硅半导体层9的第二部分15位于硅衬底3的p型半导体部分7上。p型硅半导体层9的第一部分14和n型硅半导体层8之间的pn结在沟槽13的壁面露出。此外，硅衬底3的p型半导体部分7和n型硅半导体层8之间的pn结也在沟槽13的壁面露出。其结果是，由p型硅半导体层9的第一部分14、n型硅半导体层8、硅衬底3的p型半导体部分7形成图4中等价地示出的第一及第二保护二极管34、35用的pnp结构。
配置在硅衬底3的第二部分2上的发光二极管用的主半导体区域4，由在p型半导体层9的第二部分15上依次形成的n型(第一导电型)缓冲层16、n型(第一导电型)化合物半导体层17、活性层18、p型(第二导电型)化合物半导体层19构成，具有从一个主面42到另一个主面43的孔即缺口部21。通过刻蚀，以具有漏斗状壁面的方式形成缺口部21，在其底面，p型硅半导体层9的第一部分14露出。
对于n型缓冲层16来说，优选以在由III族元素和氮气构成的n型氮化物半导体、例如由如下化学式表示的氮化物半导体中添加有n型杂质(施主杂质)的材料构成，该化学式为AlaInbGa1-a-bN，此处，a以及b是满足0≤a≤1、0≤b＜1、a+b＜1的数值。即，优选缓冲层16由从AlN(铝)、AlInGaN(氮化铝铟镓)、GaN(氮化镓)、AlInN(氮化铝铟)、AlGaN(氮化铝镓)中选择的材料构成，更优选由氮化铝铟镓(AlInGaN)构成。上述化学式中的a优选为0.1～0.7，b优选为0.0001～0.5。该实施例1的缓冲层16的组成为Al0.5In0.01Ga0.49N。
缓冲层16具有缓冲功能，用于使硅衬底3的面方位与形成在其上的n型化合物半导体层17良好地承继。为了良好地发挥该缓冲功能，优选缓冲层16具有10nm以上的厚度。但是，为了防止缓冲层16的裂纹，优选使缓冲层16的厚度为500nm以下。本实施例1的缓冲层16的厚度为30nm。
缓冲层16也能够以由互不相同的氮化物半导体构成的多个缓冲层的层叠体构成。该层叠体的优选例为AlN层和InGaN层的组合。
配置在缓冲层16上的n型化合物半导体层17起到双异质结型结构的发光二极管的n型覆盖层的功能，优选由在以如下化学式表示的氮化物半导体中添加有n型杂质的材料构成，即，该化学式为AlxInyGa1-x-yN，此处，x及y是满足0≤x＜1、0≤y＜1的数值，更优选由具有2μm左右厚度的n型GaN构成。而且，由于缓冲层16是n型化合物半导体，因此也可以将缓冲层16考虑为n型化合物半导体层17的一部分。此外，也可以省略缓冲层16而直接在硅衬底3上形成n型化合物半导体层17。
优选形成在n型化合物半导体层17上的活性层18由以如下化学式表示的氮化物半导体构成。
AlxInyGa1-x-yN
此处，x及y是满足0≤x＜1、0≤y＜1的数值。
本实施例的活性层18由氮化铟镓(InGaN)形成。而且，在图1中，概略性地示出活性层18为一个层，但是，实际上具有公知的多量子阱结构。当然，也可以由一个层构成活性层18。此外，在本实施例中，没有向活性层18中掺杂导电型决定杂质，但也可以掺杂p型或n型杂质。此外，在不需要作成双异质结构的情况下，能够省略活性层18而直接在n型化合物半导体层17上形成p型化合物半导体层19。
配置在活性层18上的p型化合物半导体层19也可以称为P型覆盖层，优选由在以如下化学式表示的氮化物半导体中添加有p型杂质的材料构成，该化学式为AlxInyGa1-x-yN，此处，x及y是满足0≤x＜1、0≤y＜1的数值，更加优选由厚度为500nm左右的p型GaN构成。
在p型化合物半导体层19上配置透光性导电膜20。该透光性导电膜20由氧化铟(In2O3)和氧化锡(SnO2)的混合物、或者银(Ag)、或银合金等构成，并具有能够使从活性层18发出的光透射的比较薄的厚度(例如10nm)，且与p型化合物半导体层19电阻性接触。该透光性导电膜20有助于活性层18的电流分布均匀化。若在电流分布均匀化的要求较低的情况下，能够省略透光性导电膜20。
第一电极5由金属层构成，与透光性导电膜20欧姆接触，并且通过缺口部21与p型硅半导体层9的第一的p型部分14欧姆接触。此外，在该缺口部21的底面环状地形成如前所述的沟槽13。由绝缘膜22覆盖主半导体区域4的缓冲层16、n型化合物半导体层17、活性层18及p型化合物半导体层19露出的缺口部21的壁面、以及硅衬底3的沟槽13的壁面及底面。因此，第一电极5从缺口部21的壁面、沟槽13的壁面及底面电隔离。
第一电极5除了具有用于将透光性导电膜20和第二p型硅半导体层9的第一部分14进行电连接的功能以外，还具有作为用于对未图示的引线等连接构件进行焊接的焊盘的功能。为了具有焊盘功能，第一电极5形成得较厚，具有不透光性。但是，构成发光二极管的主半导体区域4的大部分未被第一电极5覆盖，因此，从活性层18向上方发射的光几乎不被第一电极5妨碍地被取出。硅衬底3的第一部分1、n型硅半导体层8及p型硅半导体层9的第一部分14配置在具有焊盘功能的第一电极5之下，因此，能够实现半导体发光装置的小型化。在图1的实施例中，第一电极5具有与缺口部21对应的凹部，但是，为了容易地进行引线的焊接，在图1中如虚线所示，也可以将第一电极5的上表面作成平坦面。
对伴随有图1的过电压保护二极管的半导体发光装置的制造方法的一例进行说明。首先，准备图2(A)所示的p型硅衬底3′，在该硅衬底3′的中央部分扩散n型杂质，形成n型硅半导体层8′。而且，对于该n型硅半导体层8′来说，如图3所示，形成在平面地观察以虚线表示的第一电极5的内侧。
然后，如图2(B)所示，通过公知的OMVPE(Organometallic Vapor Phase Epitaxy)即有机金属气相生长法，在图2(A)的硅衬底3′上形成与图1的主半导体区域4对应的主半导体区域4′。并且，详细地说明，首先，在未图示的反应室内配置硅衬底3′，使硅衬底3′为1000℃以上的预定温度，例如为1000～1100℃，以所希望的比例在反应室内导入三甲基铝气体(以下称为TMA)、三甲基铟气体(以下称TMI)、三甲基镓气体(以下称为TMG)、氨气、硅烷气体(SiH4)，在硅衬底3′上外延生长由n型氮化铝铟镓(AlInGaN)构成的缓冲层16′。而且，硅烷(SiH4)的Si(硅)起到n型杂质的功能。
然后，使硅衬底3′的温度为1000～1100℃，以预定比例向反应室提供TMG、硅烷(SiH4)和氨气，在缓冲层16′上形成由n型GaN构成的n型化合物半导体层17′。
然后，使硅衬底3′的温度下降到800℃，然后，以预定比例向反应室提供TMG、TMI和氨气，形成例如由In0.02Ga0.98N构成并且具有13nm厚度的阻挡层，改变TMI的比例，形成例如由In0.2Ga0.8N构成并且具有例如3nm厚度的阱层。例如反复四次进行该阻挡层及阱层的形成，由此，得到多量子阱结构的活性层18′。
然后，将硅衬底3′的温度上升到1000～1100℃，以预定比例向OMVPE装置的反应室内提供例如三甲基镓(TMG)、氨气、二茂镁气体(以下称Cp2Mg)，在活性层18′上形成由p型GaN构成的p型化合物半导体层19′。而且，镁(Mg)起到p型杂质的功能。
利用外延生长主半导体区域4′时的热量，主半导体区域4′的III族元素例如构成n型缓冲层16′的Ga、Al、In的一部分向硅衬底3′扩散，生成p型硅半导体层9′。而且，III族元素相对于硅起到p型杂质的功能。主半导体区域4′的III族元素即使向硅衬底3′的p型半导体部分7′扩散，导电型也不变化。但是，III族元素扩散到硅衬底3′的n型硅半导体层8′的部分转换为p型硅半导体层9′。由于p型硅半导体层9′的深度比n型硅半导体层8′的深度浅，因此，n型硅半导体层8′残留在p型硅半导体层9′之下。
然后，如图2(B)中虚线所示，刻蚀除去主半导体区域4′的一部分，形成缺口部21，得到图1所示的发光二极管用的主半导体区域4。此外，利用刻蚀，在以硅衬底3′的一个主面11露出的方式所形成的缺口部21的底面，形成图2(B)中以虚线表示的环状沟槽13，将图2(B)的p型硅半导体层9′分割为图1的第一及第二部分14、15。而且，对于沟槽13来说，n型硅半导体层8′的***部分也除去，使n型硅半导体层8′与p型硅半导体层9′的第一部分14之间的pn结的端部在沟槽13露出。
然后，在p型化合物半导体层19上形成透光性导电膜20。
然后，以覆盖缺口部21的壁面及底面的一部分、沟槽13的壁面及底面的方式形成绝缘膜22。而且，也可以与透光性导电膜20相比先形成绝缘膜22。
然后，利用例如金属的蒸镀形成第一及第二电极5、6，完成伴随有保护二极管的半导体发光装置。
图4是图1的半导体发光装置的等价电路。该图4的等价电路的第一及第二端子31、32与图1的第一及第二的电极5、6相对应。连接在第一及第二端子31、32之间的发光二极管33与图1的化合物半导体区域4相对应。在图4中，与发光二极管33并联连接的第一保护二极管34与图1的p型硅半导体层9的第一部分14和n型硅半导体层8之间的pn结相对应。具有相对于第一保护二极管34相反的方向性、并且与其串联连接的第二保护二极管35，与图1的n型硅半导体层8和硅衬底3的p型半导体部分7之间的pn结相对应。
表示图5的实线所示的电压V和电流I关系的特性线A1、A2示出图4的发光二极管33的正方向及反方向特性，图5中虚线所示的特性线B1表示第二保护二极管35的反方向特性，图5中虚线所示的特性线B2表示第一保护二极管34的反方向特性。第一保护二极管34的正向的导通开始电压(上升电压)与第二保护二极管35的反方向的击穿电压相比充分低。此外，第二保护二极管35的正向的导通开始电压(上升电压)与第一保护二极管34的反方向的击穿电压相比充分低。
当对发光二极管33施加比由特性线B2所示的第一保护二极管34的击穿电压高的浪涌电压等反方向电压时，在第二保扩二极管35导通的同时，保护二极管34击穿，由第一及第二保护二极管34、35构成的旁路电路中通过电流，发光二极管33的阳极阴极间电压被第一保护二极管34的击穿电压限制，保护发光二极管33不受反方向的过电压影响。向发光二极管33施加比第一保护二极管34的击穿电压低的电压时，第一保护二极管34保持为非导通状态。因此，由发光二极管33和第一及第二保护二极管34、35构成的复合半导体装置的反方向耐压由第一保护二极管34的击穿电压决定。
如特性线B1所示，第二保护二极管35的击穿电压比发光二极管33的正向电压高。因此，向发光二极管33施加正常的正方向驱动电压时，第二保护二极管35保持为非导通。因此，第一及第二保护二极管34、35不妨碍发光二极管33的正常的正方向动作。
本实施例1具有以下的优点。
(1)为了得到第一保护二极管34而需要的p型硅半导体层9的第一部分14，是利用使主半导体区域4′外延生长时产生的III族元素的热扩散而自然而然地得到的，因此不需要独立的特别的扩散步骤，从而能够谋求制造成本的降低。
(2)利用p型硅半导体层9的第一部分14、n型硅半导体层8、p型半导体部分7得到pnp结构，等价地得到第一及第二保护二极管34、35。由于第一及第二保护二极管34、35具有彼此相反的方向性，因此，发光二极管33和第一及第二保护二极管34、35的复合半导体装置的反方向耐压提高。其结果是，能够将发光二极管33使用于要求比较高的反方向耐压的电路中。
(3)由于硅衬底3的第一部分1、n型硅半导体层8及p型硅半导体层9的第一部分14配置在具有焊盘功能的第一电极5之下，因此，能够抑制由设置第一及第二保护二极管34、35所导致的半导体发光装置的大型化。
实施例2
然后，参照图6～图9，对伴随有实施例2的过电压保护单元的半导体发光装置进行说明。但是，图6～图9及后述的图10～图16中，对实际上表示与实施例1的图1～图4相同的部分及各实施例间彼此相同的部分赋予相同的参照数字，相互间利用尾标区分，从而省略彼此之间实际上相同的部分的说明。
对于图6～图9所示的实施例2的半导体发光装置来说，将在硅衬底3a上外延生长主半导体区域4a时自然而然产生的p型硅半导体层9a使用于保护二极管的形成这一技术性思想与实施例1相同，但是，第一及第二电极5a、6a的配置、及硅衬底3a的导电型与实施例1不同。以下详细地进行说明。
图7的半导体发光装置的硅衬底3a也与图1相同地，具有保护二极管用的第一部分1a、发光二极管用的第一部分2a。此外，硅衬底3a也具有外延生长主半导体区域4a时产生的p型硅半导体层9a。因此，硅衬底3a由p型硅半导体层9a和与其相邻的n型半导体部分7a构成。
形成在硅衬底3a的一个主面11上的主半导体区域4a包括n型缓冲层16a、n型化合物半导体层17a、活性层18a、p型化合物半导体层19a。该主半导体区域4a具有：第一缺口部21a，其具有到达硅衬底3a的一个主面11的深度；第二缺口部40，用于使n型化合物半导体层17a的一部分露出。此外，硅衬底3a具有以将n型半导体部分7a露出的方式通过除去p型硅半导体层9a而形成的第三缺口部13a。该第三缺口部13a连续地形成在第一缺口部21a上。
在p型化合物半导体层9a上形成透光性导电膜20a。第一电极5a与透光性导电膜20a进行欧姆接触、并且也与硅衬底3a的n型半导体部分7a进行欧姆接触。第二电极6a与在第二缺口部40露出的n型化合物半导体层17a的表面40a进行欧姆接触。在硅衬底3a的另一个主面12形成绝缘膜41。
然后，参照图8，对图7的半导体发光装置的制造方法进行说明。
首先，准备图8(A)所示的n型硅衬底3a′，与图2(B)相同地，利用外延生长法，在其上形成由缓冲层16′、n型化合物半导体层17′、活性层18′、及p型化合物半导体层19′构成的主半导体区域4′。在该外延生长中，主半导体区域4′的III族元素向硅衬底3a′热扩散，产生p型硅半导体层9a。
然后，如图8(C)所示，以公知的各向异性刻蚀除去主半导体区域4′的一部分，形成由从主半导体区域4′的一个主面42到另一个主面43的孔构成的第一缺口部21a，并且，除去p型硅半导体层9a的一部分，在第一缺口部21a形成连续的第三缺口部13a，使硅衬底3a的n型半导体部分7a的一部分露出。此外，以各向异性刻蚀除去p型化合物半导体19′和活性层18′的一部分，形成第二缺口部40，使n型化合物半导体层17′露出。由此，得到与图8(B)的硅衬底3a′、化合物半导体区域4′、缓冲层16′、n型化合物半导体层17′、活性层18′及p型化合物半导体层19′相对应的图8(C)的硅衬底3a、化合物半导体区域4a、缓冲层16a、n型化合物半导体层17a、活性层18a及p型化合物半导体层19a。
而且，能够任意地改变第一缺口部21a和第二缺口部40的形成顺序、及第二缺口部40和第三缺口部13a的形成顺序。此外，也可以使第一、第二及第三缺口部21a、40、13a的壁面与图1所示的缺口部21相同地成为倾斜壁面。
然后，如图7所示，在p型化合物半导体层19a上形成透光性导电膜20a。然后，以覆盖第一及第三缺口部21a、13a的壁面的方式形成绝缘膜22a。
然后，形成与透光性导电膜20a进行欧姆接触、且与硅衬底3a的n型半导体部分7a进行欧姆接触的第一电极5a。即，在第一及第三缺口部21a、13a的中和透光性导电膜20a的一部分上形成第一电极5a。该第一电极5a与图1的实施例1的第一电极5相同地具有焊盘功能。与第一电极5a同时或在另外的步骤中，在n型化合物半导体层17a的露出面40a上形成第二电极6a。该第二电极6a由与n型化合物半导体层17a欧姆接触的金属构成。然后，在硅衬底3a的另一个主面12上形成绝缘膜41，从而完成半导体发光装置。
图9表示图7的半导体发光装置的等价电路。该图9中的第一及第二的端子31a、32a与图7的第一及第二电极5a、6a相对应。图9的发光二极管33a与图7的硅衬底3a的第二部分2a上的n型化合物半导体层17a、活性层18a、p型化合物半导体层19a相对应。图9的第一保护二极管34a，与硅衬底3a的n型半导体部分7a和p型硅半导体层9a之间的pn结相对应，并且相对于发光二极管33a反方向并联连接。图9的第二保护二极管35a，与图7的p型硅半导体层9a和缓冲层16a之间的pn结相对应，相对于第一保护二极管34a具有相反极性且串联连接，并且，相对于发光二极管33a正向并联连接。
图9的等价电路与图4的等价电路实质上相同，因此利用图7的实施例2，也可以得到与图1的实施例1相同的效果。即，实施例2具有以下的优点。
(1)使用由外延生长来形成化合物半导体区域4a时自然而然地产生的p型硅半导体层9a，构成第一及第二的保护二极管43a、35a，因此能够降低具有过电压保护单元的半导体发光装置的成本。
(2)将第一及第二电极5a、6a这二者配置在化合物半导体区域4a的一个主面42侧，因此，针对外部电路的电连接变得容易。
(3)将第一及第二保护二极管34a、35a用的n型半导体部分7a、p型硅半导体层9a、n型缓冲层16a、n型化合物半导体层17a配置在第二电极6a之下，因此，平面地观察，不需要第一及第二保护二极管34a、35a用的特别的空间，能够实现半导体发光装置的小型化。
实施例3
对于图10所示的实施例3的半导体发光装置来说，除了具有变形后的硅衬底3b以外，与图7实质上同样地形成。对于图10的硅衬底3b来说，除了n型半导体部分7b以外，还具有主半导体区域4a的外延生长时自然而然产生的p型硅半导体层9b。该p型硅半导体层9b实质上为与图7的p型硅半导体层9a相同的区域。但是，图10的p型硅半导体层9b具有由环状沟槽构成的第三缺口部13b，利用该第三缺口部13b分割为第一部分9b1和第二部分9b2。更为详细地，以从主半导体区域4a的一个主面42到另一主面43的方式形成第一缺口部21b，在该第一缺口部21b的底面环状地形成第三缺口部13b。因此，p型硅半导体层9b在第一缺口部21b的底面露出，硅衬底3b的n型半导体部分7b在第三缺口部13b的底面露出。
绝缘膜22b覆盖第一缺口部21b及第三缺口部13b的壁面。第一电极5b与透光性导电膜20a欧姆接触，并且也与p型硅半导体层9b的第一部分9b 1欧姆接触。图10的第二电极6a与图7相同地与n型化合物半导体层17a进行欧姆接触。
图10的实施例3的半导体发光装置中，除了以产生p型硅半导体层9b的第一部分9b1的方式形成第三缺口部13b这一点外，以与图7的实施例2的半导体发光装置相同的方法制造。
图11表示图10的实施例3的半导体发光装置的等价电路。该图11的第一及第二端子31b、32b与图10的第一及第二电极5b、6a相对应，发光二极管33a与图10的n型化合物半导体层16a、活性层17a、p型化合物半导体层19a相对应，第一保护二极管34a和图10的n型半导体部分7b与p型硅半导体层9b的第二部分9b2之间的pn结相对应，第二保护二极管35a与p型硅半导体层9b的第二部分9b2和n型缓冲层16a之间的pn结相对应，新追加的第三保护二极管36与p型硅半导体层9b的第一部分9b1和n型半导体部分7b之间的pn结相对应。在实施例3中追加的第三保护二极管36相对于第一及第二保护二极管34a、35a串联连接、并且具有与第二保护二极管35a相同的方向性。因此，第二及第三保护二极管35a、36的组合的反方向击穿电压与图5的特性线B2相同地，设定得比发光二极管33a的击穿电压低。第一保护二极管34a的击穿电压与图5的特性线B1相同地，设定得比发光二极管33a的导通开始电压(上升电压)高。
对于图10的实施例10的半导体发光装置来说，除了具有与图7的实施例2相同的效果以外，还具有能够使反方向耐压提高所追加的第三保护二极管36的部分这一效果。
实施例4
对于图12所示的实施例4的半导体发光装置来说，除了具有用于在第一电极5c和硅衬底3a的n型半导体部分7a之间构成肖特基势垒二极管的金属层50这一点以外，其他与图7相同地构成。作为肖特基电极的金属层50形成在第三缺口部13a中，并与硅衬底3a的n型半导体部分7a进行肖特基接触。而且，肖特基金属层50被绝缘膜22a从p型硅半导体层9a及主半导体区域4a电隔离。第一电极5c与透光性导电膜20a进行欧姆接触，并且也与肖特基金属层50进行欧姆接触。而且，能够以与肖特基金属层50相同的材料形成第一电极5c。
对于图12的半导体发光装置来说，除了形成肖特基金属层50的步骤以外，以与图7的实施例2相同的方法形成。
图13表示图12的实施例4的半导体发光装置的等价电路。图13的第一及第二端子31c、32c与图12的第一及第二电极5c、6a相对应，发光二极管33a与n型化合物半导体层16a、活性层18a、p型化合物半导体层19a相对应，第一保护二极管34a与n型半导体部分7a和p型硅半导体层9a之间的pn结相对应，第二保护二极管35a与p型硅半导体层9a和n型缓冲层16a之间的pn结相对应，所追加的第三保护二极管36a与金属层50和n型半导体层7a之间的肖特基势垒相对应。由图13的肖特基势垒二极管构成的第三保护二极管36a，与图11的第三保护二极管36相同地，相对于第一及第二保护二极管34a、35a串联连接、并且具有与第二保护二极管35a相同的方向性。因此，利用图12的实施例4，也能够得到与图10的实施例3相同的效果。
实施例5
对于图14所示的实施例5的半导体发光装置来说，具有变形后的硅衬底3b，其他实质上与图7相同地构成。图14的硅衬底3b与图1的实施例1的硅衬底3相同地，除了p型半导体部分7b以外，还具有n型硅半导体层8a及p型硅半导体层9a。在图1中，利用仅来自硅衬底3的一个主面11一部分的选择扩散，形成n型硅半导体层8，但是，图14的n型硅半导体层8a是利用硅衬底3b的一个主面11的整体的扩散形成的。图14的p型硅半导体层9a与图1的p型硅半导体层9相同地，在主半导体区域4a的外延生长时自然而然地产生。
形成在图14的硅衬底3b上的第三缺口部13b以将p型半导体部分7b露出的方式形成，并与第一缺口部21a连续。第一电极5d与透光性导电膜20a欧姆接触，并且也与硅衬底3b的p型半导体部分7b欧姆接触。绝缘膜22b覆盖第一缺口部21a及第三缺口部13b的壁面。
在制造图14的半导体发光装置时，首先，向p型硅衬底的一个主面注入(implant)n型杂质、并且进行扩散，从而形成图5(A)所示的n型硅半导体层8a′。然后，与图2(B)及图8(B)相同地，利用外延生长，在由p型半导体部分7b′和n型半导体层8a′构成的硅衬底3b′的一个主面形成主半导体区域4′。在该外延生长时，n型缓冲层16′及n型化合物半导体层17′的III族元素向硅衬底3b′热扩散，从而得到p型硅半导体层9a′。由于p型硅半导体层9a′的深度比n型硅半导体层8a的深度浅，因此在p型硅半导体层9a′和p型半导体部分7b之间残留n型硅半导体层8a′。
然后，除去图15(B)的主半导体区域4a的第一部分和第二部分，由此，形成图15(C)所示的第一及第二缺口部21a、40，此外，除去硅衬底3b的一部分，由此形成第三缺口部13b。然后，形成图14的绝缘膜22b、41、第一及第二电极5d、6a，从而完成半导体发光装置。
图16表示图14的半导体发光装置的等价电路。图16的第一及第二端子31d、32d与图14的第一及第二电极5d、6a相对应，发光二极管33a与n型化合物半导体层17a、活性层18a、p型化合物半导体层19a相对应，第一保护二极管34与硅衬底3b的p型半导体部分7b和n型硅半导体层8a之间的pn结相对应，第二保护二极管35与n型硅半导体层8a和p型硅半导体层9a之间的pn结相对应，第三保护二极管36b与p型硅半导体层9a和n型缓冲层16a之间的pn结相对应。第三保护二极管36b相对于第一及第二保护二极管34、35串联连接、并且具有与第一保护二极管34相同的方向性。因此，利用第一保护二极管34和第三保护二极管36b的组合，得到所希望的反方向耐压。
图16的等价电路实质上与图11及图13的等价电路相同。因此，利用图14的实施例，也能够得到与图11及图13的实施例相同的效果。
本发明不限于上述的实施例，例如，能够进行如下变形。
(1)将图1、图10、图12及图14的实施例1、3、4、5的主半导体区域4、4a中的n型缓冲层16、16a及n型化合物半导体层17、17a变为p型缓冲层及p型化合物半导体层，从而能够将p型化合物半导体层19、19a变为n型化合物半导体层。
(2)在图1的实施例中，能够将第二电极6配置在硅衬底3的一个主面11上。
(3)能够在主半导体区域4或4a上设置公知的电流分散用化合物半导体层及欧姆接触用化合物半导体层。
(4)能够省略透光性导电膜20或20a而使第一电极5、5a、5c或5d与p型化合物半导体层19或19a直接连接。此外，能够在p型化合物半导体层19或19a上配置网状或格子状的导电膜来代替透光性导电膜20。
(5)能够不将第一缺口部21或21a孔状地形成在主半导体区域4或4a的一个主面42中而沟槽状地形成在主半导体区域4或4a的侧面。
(6)优选主半导体区域4或4a由氮化物半导体构成，但也能够由除此以外的其他化合物半导体形成。

Claims (20)

1.一种半导体发光装置的制造方法，其特征在于，
具有如下步骤：
准备硅衬底，该硅衬底具有一个及另一个主面，并且，包括从所述一个主面的第一部分形成到预定深度的n型硅半导体层、和包围所述n型半导体层的p型半导体部分；
在所述硅衬底的所述一个主面上外延生长含有III族元素的第一导电型化合物半导体，形成第一导电型化合物半导体层，并且在所述第一导电型化合物半导体层上外延生长第二导电型化合物半导体，形成第二导电型化合物半导体层，得到主半导体区域，同时使所述第一导电型化合物半导体层的III族元素从所述硅衬底的所述一个主面向所述硅衬底中热扩散得比所述n型硅半导体层浅，得到p型硅半导体层；
除去所述主半导体区域的一部分，使所述硅衬底的所述一个主面的所述第一部分露出；
在所述硅衬底的所述一个主面的所述第一部分形成沟槽，将所述p型硅半导体层分割为配置在所述n型硅半导体层上的第一部分、和与所述第一部分电隔离的第二部分，并且，使所述p型硅半导体层的所述第一部分与所述n型硅半导体层之间的pn结的端部、及所述硅衬底的p型半导体部分与所述n型硅半导体层之间的pn结的端部在所述沟槽露出；
形成第一电极，该第一电极与在所述硅衬底的所述一个主面的第二部分上残存的所述主半导体区域的所述第二导电型化合物半导体层和所述p型硅半导体层的所述第一部分连接；
形成与所述硅衬底的所述p型半导体部分连接的第二电极。
2.如权利要求1所述的半导体发光装置的制造方法，其特征在于，
在形成所述主半导体区域的步骤中还包括如下步骤：
在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间形成活性层。
3.一种半导体发光装置的制造方法，其特征在于，
具有如下步骤：
准备具有一个及另一个主面的n型硅衬底；
在所述硅衬底的所述一个主面上外延生长含有III族元素的n型化合物半导体，形成n型化合物半导体层，并且在所述n型化合物半导体层上外延生长p型化合物半导体，形成p型化合物半导体层，得到主半导体区域，同时使所述n型化合物半导体层的III族元素从所述硅衬底的所述一个主面热扩散到预定深度，得到p型硅半导体层；
除去所述主半导体区域的一部分及所述p型硅半导体层的一部分，使与所述硅衬底的所述p型硅半导体层相邻接的n型半导体部分露出；
除去所述p型化合物半导体层的一部分，使所述n型半导体层的一部分露出；
形成与所述p型化合物半导体素层和所述硅衬底的n型半导体部分连接的第一电极；
形成与所述n型化合物半导体层连接的第二电极。
4.如权利要求3所述的半导体发光装置的制造方法，其特征在于，
在形成所述主半导体区域的步骤中还包括如下步骤：
在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间形成活性层。
5.一种半导体发光装置的制造方法，其特征在于，
具有如下步骤：
准备具有一个及另一个主面的n型硅衬底；
在所述硅衬底的所述一个主面上外延生长含有III族元素的第一导电型化合物半导体，形成第一导电型化合物半导体层，并且在所述第一导电型化合物半导体层上外延生长第二导电型化合物半导体，形成第二导电型化合物半导体层，得到主半导体区域，同时使所述第一导电型化合物半导体层的III族元素从所述硅衬底的所述一个主面扩散到预定深度，得到p型硅半导体层；
除去所述主半导体区域的一部分，使所述p型硅半导体层的一部分露出；
在所述硅衬底的所述p型硅半导体层形成沟槽，将所述p型硅半导体层分割为具有露出表面的第一部分、和与所述第一部分电隔离并且与所述第一导电型化合物半导体层相邻接的第二部分；
除去所述第二导电型化合物半导体层的一部分，使所述第一导电型化合物半导体层的一部分露出；
形成与所述第二导电型化合物半导体层和所述p型硅半导体层的所述第一部分连接的第一电极；
形成与所述第一导电型化合物半导体层连接的第二电极。
6.如权利要求5所述的半导体发光装置的制造方法，其特征在于，
在形成所述主半导体区域的步骤中还包括如下步骤：
在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间形成活性层。
7.一种半导体发光装置的制造方法，其特征在于，
具有如下步骤：
准备具有一个及另一个主面的h型硅衬底；
在所述硅衬底的所述一个主面上外延生长含有III族元素的第一导电型化合物半导体层，形成第一导电型化合物半导体层，并且在所述第一导电型化合物半导体层上外延生长第二导电型化合物半导体，形成第二导电型化合物半导体层，得到主半导体区域，同时使所述第一导电型化合物半导体层的III族元素从所述硅衬底的所述一个主面扩散到预定深度，得到p型硅半导体层；
除去所述主半导体区域的一部分及所述p型硅半导体层的一部分，使所述硅衬底的n型半导体部分露出；
除去所述第二导电型化合物半导体层的一部分，使所述第一导电型化合物半导体层的一部分露出；
设置与所述硅衬底的所述露出的n型半导体部分肖特基接触的金属层；
形成与所述第二导电型化合物半导体层和所述金属层连接的第一电极；
形成与所述第一导电型化合物半导体层连接的第二电极。
8.如权利要求7所述的半导体发光装置的制造方法，其特征在于，
在形成所述主半导体区域的步骤中还包括如下步骤：
在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间形成活性层。
9.一种半导体发光装置的制造方法，其特征在于，
具有如下步骤：
准备硅衬底，该硅衬底具有一个及另一个主面，并且包括从所述一个主面形成到预定深度的n型硅半导体层、和与所述n型硅半导体层相邻接的p型半导体部分；
在所述硅衬底的所述一个主面上外延生长含有III族元素的第一导电型化合物半导体，形成第一导电型化合物半导体层，并且在所述第一导电型化合物半导体层上外延生长第二导电型化合物半导体，形成第二导电型化合物半导体层，得到主半导体区域，同时使所述第一导电型化合物半导体层的III族元素从所述硅衬底的所述一个主面扩散到比所述n型硅半导体层浅的深度，得到p型硅半导体层；
除去所述主半导体区域的一部分、所述p型硅半导体层的一部分及所述n型硅半导体层的一部分，使所述硅衬底的p型半导体层部分露出；
除去所述第二导电型化合物半导体层的一部分，使所述第一导电型化合物半导体层的一部分露出；
形成与所述第二导电型化合物半导体层和所述硅衬底的p型半导体部分连接的第一电极；
形成与所述第一导电型化合物半导体层连接的第二电极。
10.如权利要求9所述的半导体发光装置的制造方法，其特征在于，
在形成所述主半导体区域的步骤中还包括如下步骤：
在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间形成活性层。
11.一种半导体发光装置，其特征在于，
具有：
硅衬底，其具有一个及另一个主面，并且，包括以在所述一个主面的预定部分具有第一深度的方式所形成的n型硅半导体层、和包围所述n型硅半导体层的p型半导体部分；
主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的第一导电型化合物半导体层、和在所述第一导电型化合物半导体层上利用外延生长所形成的第二导电型化合物半导体层；
缺口部，以使所述硅衬底的所述一个主面的所述预定部分露出的方式形成在所述主半导体区域；
p型硅半导体层，利用所述主半导体区域的外延生长中的所述第一导电型化合物半导体层的III族元素的热扩散形成在所述硅衬底中，并且离所述硅衬底的所述一个主面的深度是比所述第一深度浅的第二深度；
沟槽，以将所述p型硅半导体层分割为配置在所述n型硅半导体层上的第一部分和与所述第一部分电隔离的第二部分的方式形成在所述p型硅半导体层上；
第一电极，连接到所述第二导电型化合物半导体层和所述p型硅半导体层的所述第一部分；以及
第二电极，与所述硅衬底的所述p型半导体部分连接，
由所述p型硅半导体层的所述第一部分与所述n型硅半导体层形成第一保护二极管，由所述硅衬底的所述n型硅半导体层与所述p型半导体部分形成第二保护二极管。
12.如权利要求11所述的半导体发光装置，其特征在于，
所述主半导体区域还具有：
配置在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间的活性层。
13.一种半导体发光装置，其特征在于，具有：
n型硅衬底，其具有一个及另一个主面；
主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的n型化合物半导体层、和在所述n型化合物半导体层上利用外延生长所形成的p型化合物半导体层；
第一缺口部，以使所述硅衬底的所述一个主面的一部分露出的方式形成在所述主半导体区域；
第二缺口部，用于使所述n型化合物半导体层的一部分露出并且形成在所述p型化合物半导体层上；
p型硅半导体层，利用所述主半导体区域的外延生长中的所述n型化合物半导体层的III族元素的热扩散，从所述硅衬底的所述一个主面以预定深度形成到所述硅衬底中；
第三缺口部，以使所述硅衬底的n型半导体部分的一部分露出的方式形成在所述p型硅半导体层、并且与所述第一缺口部连续；
第一电极，与所述p型化合物半导体层连接，并且，通过所述第一及第三缺口部连接到所述硅衬底的n型半导体部分；以及
第二电极，通过所述第二缺口部连接到所述n型化合物半导体层。
14.如权利要求13所述的半导体发光装置，其特征在于，
所述主半导体区域还具有：
配置在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间的活性层。
15.一种半导体发光装置，其特征在于，具有：
n型硅衬底，其具有一个及另一个主面；
主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的第一导电型化合物半导体层、和在所述第一导电型化合物半导体层上利用外延生长所形成的第二导电型化合物半导体层；
第一缺口部，以使所述硅衬底的所述一个主面露出的方式形成在所述主半导体区域；
第二缺口部，以使所述第一导电型化合物半导体层的一部分露出的方式形成在所述第二导电型化合物半导体层上；
p型硅半导体层，利用所述主半导体区域的外延生长中的所述第一导电型化合物半导体层的III族元素的热扩散，从所述硅衬底的所述一个主面以预定深度形成到所述硅衬底中，并且具有在所述第一缺口部露出的第一部分和与所述第一导电型化合物半导体层进行相邻接的第二部分；
沟槽，以将所述p型硅半导体层的所述第一部分和所述第二部分隔离的方式形成在所述p型硅半导体层上；
第一电极，与所述第二导电型化合物半导体层连接，并且，通过所述第一缺口部连接到所述p型硅半导体层的所述第一部分；以及
第二电极，通过所述第二缺口部连接到所述第一导电型化合物半导体层。
16.如权利要求15所述的半导体发光装置，其特征在于，
所述主半导体区域还具有：
配置在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间的活性层。
17.一种半导体发光装置，其特征在于，具有：
n型硅衬底，其具有一个及另一个主面；
主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的第一导电型化合物半导体层、和在所述第一导电型化合物半导体层上利用外延生长所形成的第二导电型化合物半导体层；
第一缺口部，以使所述硅衬底的所述一个主面露出的方式形成在所述主半导体区域；
第二缺口部，以使所述第一导电型化合物半导体层的一部分露出的方式形成在所述第二导电型化合物半导体层上；
p型硅半导体层，利用所述主半导体区域的外延生长中的所述第一导电型化合物半导体层的III族元素的热扩散，从所述硅衬底的所述一个主面以预定深度形成到所述硅衬底中；
第三缺口部，以使所述硅衬底的n型硅半导体部分的一部分露出的方式形成在所述p型硅半导体层上、并且与所述第一缺口部连续；
金属层，与在所述第三缺口部露出的所述硅衬底的所述n型半导体部分的一部分肖特基接触；
第一电极，与所述第二导电型化合物半导体层连接，并且通过所述第一缺口部连接到所述金属层；以及
第二电极，通过所述第二缺口部连接到所述第一导电型化合物半导体层。
18.如权利要求17所述的半导体发光装置，其特征在于，
所述主半导体区域还具有：
配置在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间的活性层。
19.一种半导体发光装置，其特征在于，具有：
硅衬底，其具有一个及另一个主面，并且包括从所述一个主面形成到第一深度的n型硅半导体层、和与所述n型半导体层相邻接的p型半导体部分；
主半导体区域，利用外延生长形成在所述硅衬底的所述一个主面上，并且具有包含III族元素的第一导电型化合物半导体层、和在所述第一导电型化合物半导体层上利用外延生长所形成的第二导电型化合物半导体层；
第一缺口部，以使所述硅衬底的所述一个主面露出的方式形成在所述主半导体区域；
第二缺口部，以使所述第一导电型化合物半导体层的一部分露出的方式形成在所述第二导电型化合物半导体层上；
p型硅半导体层，利用所述主半导体区域的外延生长中的所述第一导电型化合物半导体层的III族元素的热扩散，从所述硅衬底的所述一个主面以比所述第一深度浅的第二深度形成到所述硅衬底中；
第三缺口部，以使所述硅衬底的p型硅半导体部分的一部分露出的方式形成在所述p型硅半导体层及所述n型硅半导体层上，并且与所述第一缺口部连续；
第一电极，与所述第二导电型化合物半导体层连接，并且通过所述第一及第三缺口部连接到所述硅衬底的p型半导体部分；以及
第二电极，通过所述第二缺口部连接到所述第一导电型化合物半导体层。
20.如权利要求19所述的半导体发光装置，其特征在于，
所述主半导体区域还具有：
配置在所述第一导电型化合物半导体层或n型化合物半导体层和所述第二导电型化合物半导体层或p型化合物半导体层之间的活性层。
CN200780003900.XA 2006-01-30 2007-01-22 半导体发光装置及其制造方法 Expired - Fee Related CN101375421B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP020242/2006 2006-01-30
JP2006020242A JP4978014B2 (ja) 2006-01-30 2006-01-30 半導体発光装置及びその製造方法
PCT/JP2007/050923 WO2007086345A1 (ja) 2006-01-30 2007-01-22 半導体発光装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN101375421A CN101375421A (zh) 2009-02-25
CN101375421B true CN101375421B (zh) 2010-10-13

Family

ID=38309138

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780003900.XA Expired - Fee Related CN101375421B (zh) 2006-01-30 2007-01-22 半导体发光装置及其制造方法

Country Status (5)

Country Link
US (1) US7897497B2 (zh)
JP (1) JP4978014B2 (zh)
CN (1) CN101375421B (zh)
TW (1) TW200742126A (zh)
WO (1) WO2007086345A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105531834A (zh) * 2013-07-10 2016-04-27 首尔伟傲世有限公司 具有esd保护的led芯片

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005269B4 (de) * 2003-11-28 2005-09-29 Osram Opto Semiconductors Gmbh Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
DE102008022942A1 (de) * 2008-05-09 2009-11-12 Osram Opto Semiconductors Gmbh Strahlungsemittierender Halbleiterchip
US8471288B2 (en) * 2009-09-15 2013-06-25 Toyoda Gosei Co., Ltd. Group III nitride semiconductor light-emitting device including an auxiliary electrode in contact with a back surface of an n-type layer
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR101039896B1 (ko) * 2009-12-03 2011-06-09 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101055768B1 (ko) * 2009-12-14 2011-08-11 서울옵토디바이스주식회사 전극패드들을 갖는 발광 다이오드
DE102010027679A1 (de) 2010-07-20 2012-01-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
US9620670B2 (en) * 2010-09-02 2017-04-11 Micron Technology, Inc. Solid state lighting dies with quantum emitters and associated methods of manufacturing
CN102130144B (zh) * 2010-09-28 2013-02-13 映瑞光电科技(上海)有限公司 白色led芯片及其形成方法
DE102011011378A1 (de) * 2011-02-16 2012-08-16 Osram Opto Semiconductors Gmbh Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips
JP5772213B2 (ja) * 2011-05-20 2015-09-02 サンケン電気株式会社 発光素子
KR101813934B1 (ko) * 2011-06-02 2018-01-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
CN102270719A (zh) * 2011-08-26 2011-12-07 环科电子有限公司 白光led外延结构及其生产工艺
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
CN102810609B (zh) * 2012-08-16 2015-01-21 厦门市三安光电科技有限公司 一种紫外半导体发光器件及其制造方法
EP2755245A3 (en) * 2013-01-14 2016-05-04 LG Innotek Co., Ltd. Light emitting device
US20140284659A1 (en) * 2013-03-21 2014-09-25 Bourns, Inc. Transient Voltage Suppressor, Design and Process
US9099861B2 (en) * 2013-05-23 2015-08-04 Inpaq Technology Co., Ltd. Over-voltage protection device and method for preparing the same
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
DE102015111487A1 (de) * 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102015111485A1 (de) 2015-07-15 2017-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524298A (zh) * 2001-05-22 2004-08-25 ͨ�ð뵼�幫˾ 具有esd保护的齐纳二极管的dmos

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612388C2 (de) * 1996-03-28 1999-11-04 Siemens Ag Integrierte Halbleiterschaltung insb. optoelektronisches Bauelement mit Überspannungsschutz
JP3787202B2 (ja) * 1997-01-10 2006-06-21 ローム株式会社 半導体発光素子
JP2000004047A (ja) * 1998-06-16 2000-01-07 Toshiba Corp 半導体発光装置及びその製造方法
TWI240439B (en) * 2003-09-24 2005-09-21 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
CN100524790C (zh) * 2004-02-02 2009-08-05 三垦电气株式会社 半导体发光元件与保护元件的复合半导体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1524298A (zh) * 2001-05-22 2004-08-25 ͨ�ð뵼�幫˾ 具有esd保护的齐纳二极管的dmos

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 2000-4047 A,全文.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105531834A (zh) * 2013-07-10 2016-04-27 首尔伟傲世有限公司 具有esd保护的led芯片
CN105531834B (zh) * 2013-07-10 2018-06-05 首尔伟傲世有限公司 具有esd保护的led芯片

Also Published As

Publication number Publication date
US20080308823A1 (en) 2008-12-18
CN101375421A (zh) 2009-02-25
JP4978014B2 (ja) 2012-07-18
WO2007086345A1 (ja) 2007-08-02
TW200742126A (en) 2007-11-01
TWI325185B (zh) 2010-05-21
JP2007201317A (ja) 2007-08-09
US7897497B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
CN101375421B (zh) 半导体发光装置及其制造方法
US6593597B2 (en) Group III-V element-based LED having ESD protection capacity
JP4091049B2 (ja) 静電気放電防止機能を有する窒化物半導体発光素子
KR100721515B1 (ko) Ⅰｔｏ층을 갖는 발광다이오드 및 그 제조방법
US8188504B2 (en) Light-emitting device and method for manufacturing the same including a light-emitting device and a protection device electrically connected by a connecting line
CN103283045B (zh) 高效发光二极管
US10283498B2 (en) LED chip having ESD protection
JP6881977B2 (ja) 発光ダイオードを含む光電デバイス
US7928454B2 (en) Light emitting device and method for manufacturing the same
US20050179042A1 (en) Monolithic integration and enhanced light extraction in gallium nitride-based light-emitting devices
JPH10200159A (ja) 半導体発光素子
US9000476B2 (en) Optoelectronic component
KR20090075076A (ko) 반도체 발광소자 및 그 제조방법
KR101239857B1 (ko) 반도체 발광 소자 및 그 제조 방법
CN102668138A (zh) 氮化物半导体发光元件及其制造方法
US8237192B2 (en) Light emitting diode chip with overvoltage protection
CN102891160A (zh) 半导体发光装置和发光设备
RU2523777C2 (ru) Продолжение контактных площадок до края кристалла с электрической изоляцией
KR20170109899A (ko) 발광소자 및 조명장치
KR101316119B1 (ko) 발광다이오드 및 그 제조방법
KR20170093614A (ko) 발광소자 및 조명시스템
KR102171862B1 (ko) 단방향 과도 전압 억제 소자 및 그 제조 방법
US20230125745A1 (en) Optoelectronic component and method for producing an optoelectronic component
KR102187243B1 (ko) 단방향 과도 전압 억제 소자 및 그 제조 방법
KR102171861B1 (ko) 과도 전압 억제 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20150122

EXPY Termination of patent right or utility model