CN101375405A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101375405A
CN101375405A CN200780003782.2A CN200780003782A CN101375405A CN 101375405 A CN101375405 A CN 101375405A CN 200780003782 A CN200780003782 A CN 200780003782A CN 101375405 A CN101375405 A CN 101375405A
Authority
CN
China
Prior art keywords
film
channel layer
tft
amorphous oxide
gate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780003782.2A
Other languages
English (en)
Other versions
CN101375405B (zh
Inventor
岩崎达哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN101375405A publication Critical patent/CN101375405A/zh
Application granted granted Critical
Publication of CN101375405B publication Critical patent/CN101375405B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种场效应晶体管,设置有基底上形成的栅电极15、源电极13和漏电极14,所述场效应晶体管包括:由氧化物构成的沟道层11,所述氧化物包含In、Zn或Sn作为主要成分;以及栅绝缘层12,设置在沟道层11与栅电极15之间,其中,所述栅绝缘层12由包含Ga作为主要成分的无定形氧化物形成。

Description

场效应晶体管
技术领域
本发明涉及一种场效应晶体管,更具体地说,涉及一种具有由无定形氧化物膜构成的栅绝缘层并能够应用于显示器件等的场效应晶体管。
背景技术
场效应晶体管(FET)是一种三端器件,其具有栅电极、源电极和漏电极。
场效应晶体管是一种电子有源器件,其中,将电压施加到栅电极,对流经沟道层的电流进行控制,以便开关源电极与漏电极之间的电流。
具体说来,将形成在绝缘基底(由陶瓷、玻璃、塑料等形成)上的薄膜用作沟道层的FET被称为薄膜FET(薄膜晶体管,TFT)。
上述TFT由于使用薄膜技术来制造而具有容易形成在具有相对较大的区域的基底上的优点,并广泛地在诸如液晶显示器件之类的平板显示器件中用作驱动器件。
更具体地说,在有源液晶显示器件(ALCD)中,形成在玻璃基底上的TFT被用于导通/关断各个图像像素。
此外,在具备前景的高性能有机LED显示器(OLED)中,预期使用TFT来进行像素的电流驱动是有效的。
此外,已经实现了更高性能的液晶显示器件,其中,具有驱动和控制整个图像的功能的TFT电路被形成在与图像显示区相邻的基底上。
现在最常用的TFT是金属-绝缘体-半导体场晶体管(MIS-FET)器件。该器件将多晶硅膜或无定形硅膜用作沟道层的材料。
近来,氧化物材料作为可应用于TFT沟道层的材料而受到关注。
例如,正在积极开发将透明导电氧化物(其将ZnO用作主要成分)的多晶薄膜用作沟道层的TFT。
可在相对较低的温度下形成上述薄膜,因而,该薄膜可形成在诸如塑料板和膜之类的基底上。
然而,由于在多晶粒子界面处的散射,所以无法使电子迁移率高。
此外,因为多晶粒子的形状和互连取决于形成膜的方法而有很大不同,所以TFT器件的特性会有差异。
此外,K.Nomura等人在Nature 432,488(2004)中报告了一种使用基于In-Ga-Zn-O的无定形氧化物的薄膜晶体管。
该晶体管可在室温下形成在塑料或玻璃基底上。
此外,已经获得具有大约6-9的场效应迁移率的常断晶体管特性。
此外,该晶体管的特征在于对于可见光是透明的。
作为薄膜晶体管的栅绝缘层,通常使用SiO2、SiNx等。
关于同样将氧化物用于沟道层的晶体管,正在考虑使用所述栅绝缘层。
另一方面,作为具有包含Ga作为主要成分的栅绝缘膜的常规晶体管,第2005-268507号日本专利申请特开公开了一种将GaN用作沟道层的FET。
然而,该现有技术将结晶度极好的氮化合物用于沟道层。
第2003-086808号日本专利申请特开中公开:在将结晶ZnO用作沟道层的TFT中,LiGaO2或(Ga1-zAlz)O2被用作绝缘层。
然而,在第2003-086808号日本专利申请特开中描述的绝缘层是结晶薄膜,并且考虑沟道层与绝缘层之间的晶格匹配而选择用于各个层的材料。
顺便提及,关于使用基于In-Ga-Zn-O的无定形氧化物的薄膜晶体管,尝试通过使用具有高介电常数的栅绝缘层(诸如HfO2或Y2O3)来制造具有较大的导通电流的薄膜晶体管。
发明内容
然而,利用这些栅绝缘层,难以获得令人满意的晶体管特性和工作稳定性两者。
其中的原因之一被认为是:利用这些栅绝缘层,难以在栅绝缘层与沟道层之间形成令人满意的界面。
这里,令人满意的晶体管特性包括获得大的导通电流和小的关断电流。
并且,令人满意的晶体管特性还包括高的场效应迁移率以及常断。
工作稳定性包括:小的滞后、时间上的稳定性、驱动历史上的稳定性和对抗环境改变的稳定性。
回顾将无定形的基于In-Ga-Zn-O的氧化物用作沟道层的薄膜晶体管,取决于成分、制造条件等,存在TFT的晶体管特性(Id-Vg特性)中产生滞后的情况。
当例如在显示器的像素电路中使用TFT时,滞后的生成在要被驱动的有机LED、液晶等的工作中产生差异,这最终导致显示器的图像质量下降。因此,本发明的一个目的是实现一种薄膜晶体管,其获得令人满意的晶体管特性和工作稳定性两者。
本发明的另一目的是通过改变用于栅绝缘层的氧化物材料而减少上述滞后并改善将氧化物用作沟道层的薄膜晶体管的驱动稳定性。
根据本发明,提供一种场效应晶体管,其设置有栅电极、源电极和漏电极,所述场效应晶体管包括:沟道层,由氧化物半导体构成,所述氧化物半导体包含从In、Zn和Sn组成的组中选择的至少一种;栅绝缘层,布置在沟道层与栅电极之间,其中,栅绝缘层包括无定形氧化物,所述无定形氧化物包含Ga作为主要成分。
附图说明
图1是示出根据本发明一个实施例的场效应晶体管的示例性结构的截面图。
图2是示出根据本发明该实施例的场效应晶体管的另一示例性结构的截面图。
图3是示出根据本发明的场效应晶体管的典型特性的曲线图。
图4是示出根据本发明的场效应晶体管的典型特性的曲线图。
图5是示出当包含Y作为主要成分的氧化物被用于栅绝缘层时的滞后的曲线图。
图6是示出当包含Ga作为主要成分的氧化物被用于栅绝缘层时的滞后的曲线图。
图7是示出当通过溅射形成基于In-Ga-Zn-O的氧化物薄膜时,电导率对于氧分压的示例性依赖关系的曲线图。
图8是本发明的一个示例中使用的高频溅射设备。
具体实施方式
以下将参照附图来详细描述用于执行本发明的最佳方式。
根据本发明一个实施例的场效应晶体管是具有沟道层的场效应晶体管,所述沟道层由包括从由In、Zn和Sn组成的组中选择的至少一个的氧化物组成,所述氧化物诸如为氧化铟、氧化锌和氧化锡,在所述场效应晶体管中,栅绝缘层包括无定形氧化物,所述无定形氧化物包含Ga作为主要成分。
首先,要求栅绝缘层具有高的绝缘性质(高的电阻率以及高的介电强度)。
高的绝缘性质使得能够实现具有小的栅极漏电流(流经源与栅之间或者漏与栅之间的电流)的晶体管。
此外,如果TFT具有高的绝缘性质,则可将绝缘层的膜厚度制得较薄,所以可实现高性能的晶体管。
使用具有如此高绝缘性质的绝缘材料使得能够在高电压下进行驱动,并实现对于过电压高度可靠的器件。
此外,优选的是,形成栅绝缘层的材料具有高的介电常数。
具有高的介电常数使得能够实现具有大的导通电流的晶体管。
此外,期望的是,期望形成栅绝缘层的材料在用于TFT时提供表现出小的滞后的器件或随着时间改变较小的器件。
在这方面,优选的是,在绝缘膜中难以捕集电荷。
此外,优选的是,在栅绝缘层与沟道层之间形成令人满意的界面。
通过将包含Ga作为主要成分的无定形氧化物用于绝缘层,可实现高绝缘性质和相对较高的介电常数。
例如,优选的是,无定形Ga2O3的薄膜具有大约为9的相对较高的介电常数,并且可实现大约4MV/cm的介电强度。
此外,通过将所述结构用于TFT的栅绝缘层,可获得稳定的器件特性。
认为,由于无定形状态,可制造平坦薄膜,而在晶粒边界处没有电荷捕集,因而,可获得稳定的器件特性。
具体说来,优选的是,使用包含Ga作为主要成分的栅绝缘层,其具有由无定形氧化物构成的沟道层,所述无定形氧化物包含In、Zn或Sn作为主要成分。
具有如上所述的这种沟道层的TFT尤其可实现表现出小的滞后和极好的时间稳定性的TFT。
虽然原因并不确定,但是可能是由于在包含In、Zn或Sn作为主要成分的氧化物半导体与包含Ga作为主要成分的氧化物绝缘体之间形成了令人满意的界面,因而,在所述界面难以捕集电荷。
另一原因可能是:当在绝缘层与沟道层之间造成原子(Ga等)的相互扩散时,它对晶体管特性的影响较小。
再一原因可能是:当Ga扩散时,无定形沟道层没有被结晶,保持了稳定的无定形结构。
图1和图2是根据本发明实施例的场效应晶体管的示例性结构的截面图。
图1示出示例性的错列结构。
在图1中,标号10、11、12、13、14和15分别指示基底、沟道层、绝缘层、源电极、漏电极和栅电极。
场效应晶体管是三端器件,其具有栅电极15、源电极13和漏电极14。
场效应晶体管是电子有源器件,其具有以下功能:将电压Vg施加到栅电极,控制流经沟道层的电流Id,开关源电极与漏电极之间的电流Id。
图1示出示例性的顶栅结构,其中,在半导体沟道层11上按照所示顺序形成栅绝缘膜12和栅电极15。
图2示出示例性的反向错列结构。
相同的标号用于指示与图1所示的部件相似或相同的部件。
图2示出示例性的底栅结构,其中,在栅电极15上按照所示顺序形成栅绝缘膜12和半导体沟道层11。
TFT的结构并不受限于本实施例中的这些,可使用任意的顶/底栅结构或错列/平面结构。
术语“错列结构”和“平面结构”源于电极与沟道层和绝缘层间的界面之间的位置关系。
(栅绝缘层)
栅绝缘层12的材料可以是任何包含Ga作为主要成分的无定形氧化物。
包含Ga作为主要成分的示例性无定形氧化物包括:Ga2O3、Ga-In-O、Ga-Zn-O、Ga-Zn-O、Ga-In-Zn-O、Ga-Al-O、Ga-Si-O、Ga-Hf-O和Ga-Ti-O。
在本发明中,“包含某成分(元素)作为主要成分”是指在除了氧之外的元素中,所包含的该元素的量最大。
因此可知在以上描述中,“包含Ga作为主要成分”是指在除了氧之外的元素中,所包含的Ga元素的量最大。
此外,“包含某元素作为次要成分”是指在氧和主要成分元素之后,所包含的所述元素的量第三大。
在晶体管中,因为栅绝缘层与沟道层之间的界面的性质在很大程度上对这些特性有贡献,所以栅绝缘层的材料与沟道层的材料的组合是很重要的。
在这方面,具体说来,包含In作为主要成分的沟道层与包含Ga作为主要成分的栅绝缘层的组合是优选的。
此外,包含In作为主要成分的沟道层与包含Ga作为主要成分且包含In作为次要成分的栅绝缘层的组合是另一优选的示例。
如上所述,栅绝缘层材料与沟道层材料的那些组合之所以是优选的是由于形成了令人满意的界面。
如上所述的栅绝缘层与沟道层的组合使得能够实现具有极好的TFT特性(诸如高的导通/关断比率和高的饱和电流)并在小的滞后等方面具有极好的驱动稳定性的薄膜晶体管。
此外,还优选的是,包含Ga作为主要成分的无定形氧化物包含Ti、Hf、Zr、Y、La、Nb或Ta作为次要成分。
这是因为如上所述的次要成分可使得绝缘层具有较高的介电常数。
这可实现具有相对较大的导通电流的薄膜晶体管。
可通过对多个绝缘膜进行层叠来形成栅绝缘层。
例如,包含Ga作为主要成分的无定形氧化物可被层叠在普通的绝缘层(诸如SiO2或SiNx)上。
优选地,通过汽相方法(诸如溅射(SP)、脉冲激光沉积(PLD)、电子束沉积和原子层沉积)来形成由无定形氧化物构成的栅绝缘膜。
应注意:在汽相沉积方法中,从批量生产的角度考虑,SP是适合的。
然而,形成膜的方法并不受限于以上所述。可以不对基底有意加热而使形成膜时基底的温度几乎保持在室温。
(沟道层)
作为用于形成在本发明中使用的沟道层的无定形氧化物,可使用由式1表示的无定形半导体,诸如氧化铟、氧化锌、氧化锡、氧化铟锡、氧化铟锌、氧化锌锡或氧化铟锡锌。
((Sn1-xM4x)O2)a·((In1-YM3Y)2O3)b·(Zn1-zM2zO)c  (1)
其中,0≤x≤1,0≤Y≤1,0≤z≤1,0≤a≤1,0≤b≤1,0≤c≤1,并且a+b+c=1,
M4是原子序数小于Sn的IV族元素(Si、Ge或Zr),
M3是原子序数小于In的III族元素(B、Al、Ga或Y)或者是Lu,M2是原子序数小于Zn的II族元素(Mg或Ca)。
其中,具体说来,由以下的式2或3表示的那些是优选的。
((In1-yGay)2O3)b·((ZnO))c  (2)
0≤y≤1,0≤b≤1,0≤c≤1,
或者
(SnO2)a·((In2O3)b·((ZnO))c  (3)
0≤a≤1,0≤b≤1,0≤c≤1
例如,当通过相图来示出复合物时,可通过位于以SnO2、In2O和ZnO为顶点的三角形内部的单成分、二元或三元复合物来实现无定形氧化物膜。
取决于组成比率,可产生结晶氧化物膜。
例如,在包含上述三种化合物中的两种的二元复合物(位于上述三角形的边上的复合物)中,当基于In-Zn-O的复合物包括近似为30%原子百分比或更多的In时,该复合物可形成无定形膜。
具体说来,当使用包含Ga作为主要成分的栅绝缘层时,优选的是,使用包含In(Zn或Sn)作为主要成分并包含Ga作为次要成分的沟道层。
在这种情况下,具体说来,可实现表现出小的滞后以及极好的时间稳定性的TFT。
虽然原因并不确定,但是可能是,由于具有上述指定复合物的绝缘层,所以改善了界面特性,结果难以在界面捕集电荷。
另一原因可能是,当在绝缘层与沟道层之间造成原子(Ga等)的相互扩散时,其对于晶体管特性的影响较小。
例如,当通过相图来示出复合物时,通过位于以Ga2O3、In2O3和ZnO为顶点的三角形内部的三元复合物来形成沟道层是优选的示例。
更具体地说,由包含In、Ga和Zn的无定形氧化物形成的沟道层是更加优选的示例。
通过这种方式,当包含Ga的材料(诸如基于In-Ga-Zn-O的材料)被用于沟道层时,因为绝缘层和沟道层基于相同的材料***,所以能够以低成本来制造晶体管,并且对于环境的负荷较低。
无定形氧化物具有以下特点。
更具体地说,在普通的半导体中,电子迁移率由于载流子之间的散射等随着载流子浓度增加而下降。另一方面,在上述无定形氧化物半导体中,电子迁移率随着电子载流子浓度增加而增加。
当将电压施加到栅电极时,电子可被注入上述无定形氧化物沟道层,电流流经源电极与漏电极之间,晶体管切换到导通状态。
因为在无定形氧化物膜中,电子迁移率随着电子载流子浓度增加而增加,所以可使导通状态下的电流更大。更具体地说,可使饱和电流以及导通/关断比率更大。
优选地,通过汽相方法(诸如溅射(SP)、脉冲激光沉积(PLD)、以及电子束沉积)来形成无定形氧化物膜。
应注意:在汽相方法中,从批量生产的角度考虑,SP是适合的。
然而,形成膜的方法并不受限于这些。
可以不对基底有意加热而将形成膜时基底的温度几乎保持在室温。
当无定形氧化物用于沟道层时,为了获得令人满意的TFT特性,优选的是,使用电导率为小于或等于10S/cm并且大于或等于0.0001S/cm的无定形氧化物。
为了获得如上所述的电导率,取决于沟道层材料的组分,优选的是,形成电子载流子浓度近似1014-1018/cm3的无定形氧化物膜。
当电导率为10S/cm或更高时,无法形成常断的晶体管,无法使导通/关断比率高。
在极端情况下,即使施加了栅电压,源电极与漏电极之间的电流也不被导通/关断,而且不会观察到晶体管工作。另一方面,在绝缘体的情况下,换言之,当电导率为0.0001S/cm或更低时,无法使导通电流高。
在极端情况下,即使施加了栅电压,源电极与漏电极之间的电流也不被接通/关断,而且不会观察到晶体管工作。
一般地,通过在形成膜时控制氧分压来控制氧化物的电导率和载流子浓度。
更具体地说,通过控制氧分压,主要对薄膜中的氧缺位量进行控制,从而控制电子载流子浓度。
图7是示出当通过溅射形成基于In-Ga-Zn-O的氧化物薄膜时,载流子浓度对于氧分压的示例性依赖关系的曲线图。
实际中,通过精确地控制氧分压,可获得作为具有电子载流子浓度为1014-1018/cm3的半绝缘性质的无定形氧化物膜的半绝缘膜。通过将如上所述的薄膜用于沟道层,可形成令人满意的TFT。
如图7所示,通过以典型地近似0.005Pa的氧分压来形成膜,可获得半绝缘薄膜。
当氧分压为0.001Pa或更低时,形成的薄膜成为绝缘体,然而当氧分压为0.01Pa或更高时,电导率非常高,以致该膜不适于晶体管的沟道层。
如果能够获得令人满意的电导率以及到沟道层的电连接,则源电极13、漏电极14和栅电极15的材料不特别受限。
例如,可使用In2O3:Sn、ZnO等的透明导电膜或诸如Au、Pt、Al或Ni的金属。
作为基底10,可使用玻璃基底、塑料基底、塑料膜等。
因为上述沟道层和栅绝缘层对于可见光是透明的,所以如果透明材料被用作上述电极和基底的材料,则可使薄膜晶体管透明。
(TFT特性)
图3和图4各是示出根据本发明的场效应晶体管的典型特性的曲线图。
当在源电极与漏电极之间施加近似5V的电压Vd时,在0-5V的范围之内对栅电压Vg的调制可控制源电极与漏电极之间的电流Id,并将晶体管在导通与关断状态之间切换。
图3示出变化的Vg下示例性的Id-Vd特性,而图4示出当Vd为6V时的示例性Id-Vg特性(转移特性)。
(滞后)
图5和图6用于描述滞后。
图5是示出当包含Y作为主要成分的氧化物被用于栅绝缘层时的滞后的曲线图。
图6是示出当包含Ga作为主要成分的氧化物被用于栅绝缘层时的滞后的曲线图。
“滞后”是指如下特性:在评价TFT转移特性时,当如图5和图6所示,Vd固定而Vg(向上和向下)扫描时,Id在电压上升时与电压下降时之间具有不同的值。
因为当滞后较大时,针对预定Vg而获得的Id的值改变,所以优选的是具有小的滞后的器件。
当包含Y作为主要成分的氧化物被用于栅绝缘层时,所述器件表现出如图5所示的滞后特性。
与此相比,当包含Ga作为主要成分的无定形氧化物被用于栅绝缘层时,如图6所示,可获得具有小的滞后的器件。
关于通过将包含Ga作为主要成分的无定形氧化物用于栅绝缘层来减小滞后的事实的物理原因并不确定,但是假设在沟道层与绝缘层之间实现不大可能捕集载流子的界面。
尽管在基于示例的以下内容中更加具体地描述了本发明,但是本发明决不受限于此。
(示例1)
无定形Ga2O3绝缘层
在本示例中,制造了图1所示的顶栅类型的TFT器件。
该TFT器件具有由基于In-Ga-Zn-O的无定形氧化物构成的沟道层以及由无定形Ga2O3构成的栅绝缘层。
首先,在玻璃基底10(Corning #1737)上形成作为沟道层11的无定形氧化物膜。
在本示例中,在氩气和氧气的混合气体环境中,通过射频溅射来形成基于In-Zn-Ga-O的无定形氧化物膜。
使用图8所示的溅射设备。
在图8中,标号51、52、53、54、55、56、57和58分别指示样本、靶、真空泵、真空计、基底保持装置、为各个气体引入***设置的气体流速控制装置、压力控制装置和膜形成室。
设置有用于氩气、氧气以及氩气与氧气的混合气体(Ar:O2=80:20)的三个气体引入***。
利用能够独立控制各个气体的流速的气体流速控制装置56以及用于控制排放速度的压力控制装置57,能够在膜形成室中获得预定气体环境。
在本示例中,大小为2英寸的具有InGaO3(ZnO)的组分的多晶烧结材料被用作靶(材料源),施加的RF功率是100W。
膜形成时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:1。膜形成速率是12nm/min,基底的温度是25℃。
关于获得的膜,当在该膜上执行X射线衍射分析(薄膜方法,入射角=0.5度)时,没有检测到清楚的衍射峰,这表示制造的基于In-Zn-Ga-O的膜是无定形膜。
此外,作为使用椭圆偏振光谱进行图案分析的结果,发现该薄膜的均方根粗糙度(Rrms)近似为0.5nm,其膜厚度近似为60nm。
作为X射线荧光光谱分析(XRF)的结果,薄膜的金属组分比率为In:Ga:Zn=38:37:25。
电导率近似为10-1S/cm,电子载流子浓度为4×1016/cm3,估计的电子迁移率近似为2cm2/V·sec。
通过光吸收光谱分析,制造的无定形氧化物膜的禁带带隙能量近似为3eV。
接着,使用光刻和剥离技术来形成漏电极14和源电极13,并对其进行图案化。这些电极的材料是Au,厚度为30nm。
然后,使用光刻和剥离来形成栅绝缘层12,并对其进行图案化。
栅绝缘膜是通过高频RF溅射形成的Ga2O3膜,其厚度为150nm。
在本示例中,大小为2英寸的多晶Ga2O3的烧结材料被用作靶(材料源),施加的RF功率是160W。
形成膜时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:5。基底的温度是25℃。
关于形成的Ga2O3膜,测得相对介电常数近似为9,介电强度近似为4MV/cm。
此外,X射线衍射确认该薄膜是无定形的。
此外,使用光刻和剥离技术来形成栅电极15。
电极的沟道长度为50μm,而其沟道宽度为200μm。电极的材料是Au,厚度为30nm。
(比较示例1)
除了栅绝缘膜之外,比较示例1中的结构类似于上述示例的结构。栅绝缘膜是通过溅射形成的Y2O3膜,其厚度为150nm。Y2O3膜的相对介电常数近似为12。此外,X射线衍射确认该膜是多晶膜。
(比较示例2)
除了栅绝缘膜之外,比较示例2中的结构类似于上述示例的结构。栅绝缘膜是通过溅射形成的SiO2膜,其厚度为150nm。
SiO2膜的相对介电常数近似为4。此外,X射线衍射确认该膜是无定形膜。
TFT器件特性评价
图3和图4各示出在室温下测量的TFT器件的示例性电流-电压特性。图3示出Id-Vd特性,而图4示出Id-Vg特性。
如图3所示,当施加预定栅电压Vg,并且测量出随着变化的漏电压Vd的源-漏电流Id对漏电压Vd的依赖关系时,观察到在近似Vd=6V的情况下示出饱和(夹断)的典型半导体晶体管的行为。
关于增益特性,当施加Vd=4V时,栅电压VG的阈值近似为-0.5V。
当Vg=10V时,电流Id近似为1.0×10-5A。
晶体管的导通/关断比率高于106。此外,当从输出特性计算场效应迁移率时,在饱和区获得近似9cm2(Vs)-1的场效应迁移率。
用可见光来照射制造的器件,并且进行相同的测量。没有观察到晶体管特性的改变。
此外,本示例中的TFT的特性表征为:表现出的滞后小于比较示例1中的TFT的滞后。
图5和图6分别是所述示例与比较示例的Id-Vg的曲线图用于进行比较。图5示出比较示例1的示例性TFT特性,而图6示出本示例的示例性TFT特性。
通过按照这种方式将无定形Ga2O3用于栅绝缘层,可减少TFT的滞后。
此外,可实现尽管具有某种程度上较小的导通电流但是在稳定性方面优于比较示例1的TFT。这是因为,绝缘层的介电常数低于比较示例1的介电常数。
另一方面,因为本示例中栅绝缘层的介电常数高于比较示例2中的栅绝缘层的介电常数,所以可获得更大的导通电流。
尽管滞后是可比较的,但是有一种趋势,即工作较长时间段期间后的特性的改变较小。
如上所述,可认为能够实现稳定性极好的TFT,这是因为栅绝缘层的主要成分是Ga。
按照这种方式,通过使用由包含Ga作为主要成分的无定形氧化物构成的栅绝缘层,可实现具有相对较大的导通电流并表现出小的滞后的晶体管。
预期要在有机发光二极管等的驱动电路中使用本示例的具有相对较高的场效应迁移率的场效应晶体管。
(示例2)
无定形Ga-In-O绝缘层
在本示例中,制造图1所示的顶栅类型的TFT器件。
将包含Ga作为主要成分并包含In作为次要成分的无定形氧化物用作栅绝缘层。
首先,使用KrF受激准分子激光器通过PLD方法将基于In-Zn-Ga-O的无定形氧化物膜沉积于玻璃基底(Corning #1737)上。
将具有InGaO3(ZnO)4的组分的多晶烧结材料用作靶来沉积基于In-Zn-Ga-O的无定形氧化物膜。形成该膜时的氧分压为6Pa。
应注意:KrF受激准分子激光器的功率为1.5×10-3mj/cm2/脉冲,脉冲宽度是20nsec,重复频率是10Hz。此外,基底的温度是25℃。
作为X射线荧光光谱分析(XRF)的结果,该薄膜的金属组分比率为In:Ga:Zn=0.97:1.03:4。
此外,作为使用椭圆偏振光谱进行图案分析的结果,该薄膜的均方根粗糙度(Rrms)近似为0.6nm,其膜厚度近似为60nm。评估薄膜的电阻率,并表现出近似为50Ωcm的半绝缘性质。
关于获得的薄膜,当在该膜上实行X射线衍射(薄膜方法,入射角=0.5度)时,没有检测到清楚的衍射峰,因此,制造的基于In-Zn-Ga-O的膜是无定形膜。
使用光刻和剥离技术来形成漏电极14和源电极13,并对其进行图案化。这些电极的材料是Au,其厚度为30nm。
然后,使用光刻和剥离技术来形成栅绝缘层12,并对其进行图案化。栅绝缘膜是通过PLD形成的Ga-In-O膜。膜的厚度为150nm。
作为X射线荧光光谱分析(XRF)的结果,薄膜的金属组分比率为Ga:In=90:10。
关于形成的Ga2O3膜,测得相对介电常数近似为10,介电强度近似为3MV/cm。此外,X射线衍射确认该薄膜是无定形的。
此外,使用光刻和剥离技术来形成栅电极15。该电极的材料是Au,其厚度为50nm。电极的沟道长度为50μm,而其沟道宽度为200μm。
TFT器件特性评价
该示例的薄膜晶体管表现出在近似Vd=6V的情况下示出饱和(夹断)的典型半导体晶体管的行为。该晶体管的导通/关断比率高于106,场效应迁移率近似为7cm2(Vs)-1
此外,本示例的TFT表征为:表现出的滞后进一步小于示例1的滞后。
可认为能够实现稳定性极好的TFT,这是因为由包含Ga作为主要成分并包含In作为次要成分的无定形氧化物构成栅绝缘层。
(示例3)
无定形Ga-Hf-O绝缘层
在该示例中,制造图1所示的顶栅类型的TFT器件。
包含Ga作为主要成分并包含Hf作为次要成分的无定形氧化物被用作栅绝缘层。
除了栅绝缘层之外,制造本示例的TFT的方法及其结构类似于示例1中的那些。
栅绝缘膜是通过RF溅射形成的无定形Ga-Hf-O膜。该膜的厚度是150nm。
在本示例中,大小为2英寸的由多晶Ga2O3和HfO2的混合物构成的烧结材料被用作靶(材料源),施加的RF功率是160W。
形成膜时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:5。基底的温度是25℃。
作为X射线荧光光谱分析(XRF)的结果,薄膜的金属组分比率为Ga:Hf=64:36。关于形成的Ga2O3膜,测得相对介电常数近似为11,介电强度近似为3MV/cm。
TFT器件特性评价
本示例的薄膜晶体管表现出在近似Vd=6V的情况下示出饱和(夹断)的典型半导体晶体管的行为。晶体管的导通/关断比率大于106,场效应迁移率近似为8cm2(Vs)-1
此外,示例3的TFT表征为:因为将具有比示例1更高的介电常数的材料用于栅绝缘层,所以可获得更大的导通电流。
这是因为:通过使用包含Hf用作次要成分的栅绝缘层,可使栅绝缘层的介电常数更高。
所述滞后小于比较示例1的滞后,近似地与示例1的滞后是可比的。
可认为能够实现稳定性极好的TFT,这是因为包含Ga作为主要成分的无定形氧化物被用于栅绝缘层。
预期要在工作电路等的有机发光二极管中使用本示例中具有相对较大的导通电流的场效应晶体管。
(示例4)
底栅结构Ga-Si-O绝缘层
在本示例中,制造图2所示的底栅类型的TFT器件。
此外,将包含Ga作为主要成分的无定形氧化物用于栅绝缘层。
首先,通过溅射沉积,以200nm的厚度在玻璃基底10上形成由Ta构成的栅电极15。使用光刻和干蚀刻技术来执行图案化。
然后,作为栅绝缘层12,形成SiNx和Ga-Si-O的层叠膜。使用等离子CVD,形成厚度为100nm的由SiNx构成的绝缘层。
接着,通过溅射来层叠厚度为50nm的Ga-Si-O绝缘层。
大小为2英寸的由多晶Ga2O3和SiO2的混合物构成的烧结材料被用作靶(材料源),施加的RF功率是150W。形成该膜时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:5。基底的温度是25℃。
薄膜的金属组分比率近似为Ga:Si=6:4。
通过层叠两个层而形成的绝缘层具有对于均匀层来说相当于近似8的相对介电常数。该层的介电强度近似为6MV/cm。此外,X射线衍射确认该薄膜是无定形的。
然后,形成由基于In-Sn-O的氧化物构成的沟道层。在本示例中,形成沟道层的方法类似于示例1的方法。金属组分比率近似为In:Sn=4:6。
TFT器件特性评价
与比较示例1的情况相比,在形成多个器件时,本示例的TFT倾向于在特性方面具有更少的差异。
晶体管的导通/关断比率高于106,场效应迁移率近似为6cm2(Vs)-1
因为本示例的TFT的栅绝缘层具有高的介电强度,所以即使以所施加的高的栅电压来进行驱动,也可实现稳定的操作。
滞后与示例1中的一样小,这是令人满意的。
另一方面,TFT被驱动较长时间段时的稳定性与比较示例1和2的该稳定性相比是令人满意的,只是某种程度上不如示例1和2的稳定性。
认为示例1和2提供极好的稳定性,这是因为在各个示例中,沟道层和栅绝缘层包含Ga。
换言之,认为当TFT被驱动较长时间段时,栅绝缘层与沟道层之间的界面是稳定的。
(示例5)
塑料基底
在本示例中,在塑料基底上制造图1所示的顶栅类型的TFT器件。
将包含Ga作为主要成分并包含Zn作为次要成分的无定形氧化物用作栅绝缘层。
制造的方法和结构类似于示例1的情况。
然而,作为基底,使用了聚对苯二甲酸乙二醇酯(PET)膜。
沟道层由厚度为50nm的In-Ga-Zn-O膜形成,金属元素组分比率为In:Ga:Zn=2:2:6。通过RF溅射来形成该膜。大小为2英寸的由In2O3、Ga2O3和ZnO的混合物形成的烧结材料被用作靶(材料源),施加的RF功率是100W。
形成膜时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:1。基底的温度是25℃。
然而,由厚度为200nm的In-Ga-Zn-O膜形成栅绝缘膜,金属元素组分比率为In:Ga:Zn=0.9:8:1.1。通过RF溅射来形成该膜。
大小为2英寸的由In2O3、Ga2O3和ZnO的混合物形成的烧结材料被用作靶(材料源),施加的RF功率是100W。
因为靶的组分比率不同于形成沟道层时的组分比率,所以形成了包含Ga作为主要成分的薄膜。
形成膜时的总气压是0.4Pa,其中,气流比率是Ar:O2=100:2。基底的温度是25℃。
源电极、漏电极和栅电极各为由In-Zn-O膜形成的透明导电膜。金属元素的组分比率为In:Zn=9:1。其厚度为100nm。通过RF溅射来形成该膜。
大小为2英寸的由In2O3和ZnO的混合物形成的烧结材料被用作靶(材料源),施加的RF功率是50W。形成膜时的气体环境是Ar,总气压是0.5Pa。基底的温度是25℃。
TFT器件特性评价
在室温下测量在PET膜上形成的TFT。该晶体管的导通/关断比率大于103。场效应迁移率被计算为大约3cm2(Vs)-1。此外,TFT与示例1的情况相比具有令人满意的滞后特性。
在PET膜上形成的器件以30mm的曲率半径弯曲,对晶体管特性执行相同的测量。没有观察到晶体管特性的显著改变。此外,用可见光来照射该器件,并执行相同的测量,没有观察到晶体管特性的改变。
在本示例中形成的薄膜晶体管对于可见光是透明的,并形成在柔性的基底上。
因为基于相同材料***的材料来形成本示例的TFT的沟道层、栅绝缘层和电极,所以TFT表征为对于环境的负担较低。
根据本发明,因为可在较低的温度下形成薄膜,并且材料是无定形的,所以可在包括PET膜的柔性材料上形成TFT。更具体地说,可以在弯曲状态下进行开关。此外,因为该TFT对于波长为400nm或更高的可见光以及红外光是透明的,所以其可应用为LCD或有机EL显示器的开关器件。该TFT可应用于范围很广的产品,包括:柔性显示器、透视显示器、IC卡、ID标签。
根据本发明,薄膜晶体管表现出极好的TFT特性以及极好的工作稳定性。
具体说来,可实现具有小的栅极漏电流以及相对较大的导通电流的晶体管。
此外,该晶体管在被驱动时表现出小的滞后以及极好的时间稳定性。
本申请要求于2006年1月30日提交的第2006-020983号日本专利申请的优先权,其通过引用并入本文中。

Claims (6)

1.一种场效应晶体管,其具有栅电极、源电极和漏电极,所述场效应晶体管包括:
沟道层,由氧化物半导体形成,所述氧化物半导体包含从In、Zn和Sn组成的组中选择的至少一种;以及
栅绝缘层,布置在沟道层与栅电极之间,
其中,栅绝缘层包括无定形氧化物,所述无定形氧化物包含Ga作为主要成分。
2.如权利要求1所述的场效应晶体管,其中,所述无定形氧化物包含从In、Zn和Sn组成的组中选择的至少一种。
3.如权利要求1所述的场效应晶体管,其中,所述无定形氧化物包含从Ti、Hf、Zr、Y、La、Nb和Ta组成的组中选择的至少一种。
4.如权利要求1所述的场效应晶体管,其中,所述无定形氧化物包含In和Zn。
5.如权利要求1到4中的任何一个所述的场效应晶体管,其中,沟道层由下面的式1所表示的无定形氧化物形成:
((Sn1-xM4x)O2)a·((In1-YM3Y)2O3)b·(Zn1-zM2zO)c   (1)
其中,0≤x≤1,0≤Y≤1,0≤z≤1,0≤a≤1,0≤b≤1,0≤c≤1,并且a+b+c=1,
M4是原子序数小于Sn的周期表中的IV族元素(Si、Ge或Zr),
M3是原子序数小于In的周期表中的III族元素(B、Al、Ga或Y)或者是Lu,并且
M2是原子序数小于Zn的周期表中的II族元素(Mg或Ca)。
6.如权利要求5所述的场效应晶体管,其中,由下面的式2和式3之一所表示的无定形氧化物形成所述沟道层:
((In1-yGay)2O3)b·((ZnO))c      (2)
其中,0≤y≤1,0≤b≤1,0≤c≤1,
(SnO2)a·((In2O3)b·((ZnO))c    (3)
其中,0≤a≤1,0≤b≤1,0≤c≤1。
CN200780003782.2A 2006-01-30 2007-01-11 场效应晶体管 Expired - Fee Related CN101375405B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006020983A JP5177954B2 (ja) 2006-01-30 2006-01-30 電界効果型トランジスタ
JP020983/2006 2006-01-30
PCT/JP2007/050626 WO2007086291A1 (en) 2006-01-30 2007-01-11 Field effect transistor

Publications (2)

Publication Number Publication Date
CN101375405A true CN101375405A (zh) 2009-02-25
CN101375405B CN101375405B (zh) 2011-08-24

Family

ID=37891466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200780003782.2A Expired - Fee Related CN101375405B (zh) 2006-01-30 2007-01-11 场效应晶体管

Country Status (4)

Country Link
US (1) US7906780B2 (zh)
JP (1) JP5177954B2 (zh)
CN (1) CN101375405B (zh)
WO (1) WO2007086291A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844847A (zh) * 2010-04-16 2012-12-26 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9349875B2 (en) 2014-06-13 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499479B (zh) 2004-08-23 2010-11-03 株式会社半导体能源研究所 无线芯片及其制造方法
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5393058B2 (ja) * 2007-09-05 2014-01-22 キヤノン株式会社 電界効果型トランジスタ
JP5213429B2 (ja) * 2007-12-13 2013-06-19 キヤノン株式会社 電界効果型トランジスタ
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5219529B2 (ja) 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR100963003B1 (ko) 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
KR101496150B1 (ko) * 2008-08-19 2015-02-27 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP2010123836A (ja) * 2008-11-21 2010-06-03 Idemitsu Kosan Co Ltd In−Sn−Ln系半導体膜を有する薄膜トランジスタ
DE102009004491A1 (de) * 2009-01-09 2010-07-15 Merck Patent Gmbh Funktionelles Material für gedruckte elektronische Bauteile
JP5606682B2 (ja) * 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010110571A2 (en) 2009-03-23 2010-09-30 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
WO2011055856A1 (ja) 2009-11-05 2011-05-12 住友金属鉱山株式会社 透明導電膜の製造方法及び透明導電膜、それを用いた素子、透明導電基板並びにそれを用いたデバイス
KR101930230B1 (ko) * 2009-11-06 2018-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
WO2011102350A1 (ja) 2010-02-17 2011-08-25 住友金属鉱山株式会社 透明導電膜の製造方法及び透明導電膜、それを用いた素子、透明導電基板並びにそれを用いたデバイス
EP2369627B1 (en) * 2010-03-22 2017-01-25 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE112011101069B4 (de) * 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102134294B1 (ko) * 2010-04-02 2020-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) * 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101854421B1 (ko) 2010-04-23 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN102859705B (zh) 2010-04-23 2015-12-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) * 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9490179B2 (en) * 2010-05-21 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device
JP5627929B2 (ja) * 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
WO2011155302A1 (en) 2010-06-11 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011158704A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011158703A1 (en) 2010-06-18 2011-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
CN107452630B (zh) * 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
US8883555B2 (en) * 2010-08-25 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Electronic device, manufacturing method of electronic device, and sputtering target
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9331206B2 (en) * 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP6128775B2 (ja) * 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
US8685823B2 (en) * 2011-11-09 2014-04-01 International Business Machines Corporation Nanowire field effect transistor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103094354B (zh) * 2013-01-28 2015-08-12 合肥京东方光电科技有限公司 阵列基板及其制造方法、显示装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9825177B2 (en) * 2015-07-30 2017-11-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a semiconductor device using multiple etching mask
JP7086270B2 (ja) * 2019-03-13 2022-06-17 三菱電機株式会社 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331737A (en) * 1978-04-01 1982-05-25 Zaidan Hojin Handotai Kenkyu Shinkokai Oxynitride film and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3205167B2 (ja) * 1993-04-05 2001-09-04 キヤノン株式会社 電子源の製造方法及び画像形成装置の製造方法
JP2946189B2 (ja) * 1994-10-17 1999-09-06 キヤノン株式会社 電子源及び画像形成装置、並びにこれらの活性化方法
US6231412B1 (en) * 1996-09-18 2001-05-15 Canon Kabushiki Kaisha Method of manufacturing and adjusting electron source array
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4676046B2 (ja) 2000-05-10 2011-04-27 古河電気工業株式会社 GaN系絶縁ゲート形電界効果トランジスタ
US6936854B2 (en) * 2001-05-10 2005-08-30 Canon Kabushiki Kaisha Optoelectronic substrate
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4510342B2 (ja) * 2001-09-10 2010-07-21 シャープ株式会社 酸化物絶縁体材料およびその形成方法並びに半導体素子
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3833131B2 (ja) * 2002-03-25 2006-10-11 キヤノン株式会社 光伝送装置
WO2003098699A1 (en) * 2002-05-22 2003-11-27 Sharp Kabushiki Kaisha Semiconductor device and display comprising same
US6989556B2 (en) * 2002-06-06 2006-01-24 Osemi, Inc. Metal oxide compound semiconductor integrated transistor devices with a gate insulator structure
JP2004165387A (ja) * 2002-11-12 2004-06-10 Furukawa Electric Co Ltd:The GaN系電界効果トランジスタ
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7250627B2 (en) 2004-03-12 2007-07-31 Hewlett-Packard Development Company, L.P. Semiconductor device
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP2005268507A (ja) 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
US7105889B2 (en) * 2004-06-04 2006-09-12 International Business Machines Corporation Selective implementation of barrier layers to achieve threshold voltage control in CMOS device fabrication with high k dielectrics
JP4544518B2 (ja) * 2004-09-01 2010-09-15 キヤノン株式会社 電界励起型発光素子及び画像表示装置
US7972974B2 (en) * 2006-01-10 2011-07-05 Micron Technology, Inc. Gallium lanthanide oxide films
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102844847B (zh) * 2010-04-16 2015-09-23 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
US10529556B2 (en) 2010-04-16 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US8518761B2 (en) 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
CN102844847A (zh) * 2010-04-16 2012-12-26 株式会社半导体能源研究所 沉积方法及半导体装置的制造方法
US9698008B2 (en) 2010-04-16 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US9006046B2 (en) 2010-04-16 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Deposition method and method for manufacturing semiconductor device
US9812533B2 (en) 2010-04-23 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9202877B2 (en) 2010-04-23 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN103367167A (zh) * 2010-04-23 2013-10-23 株式会社半导体能源研究所 半导体装置的制造方法
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103367167B (zh) * 2010-04-23 2020-04-10 株式会社半导体能源研究所 半导体装置的制造方法
CN111326435A (zh) * 2010-04-23 2020-06-23 株式会社半导体能源研究所 半导体装置的制造方法
CN111326435B (zh) * 2010-04-23 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
US9349875B2 (en) 2014-06-13 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
US9685563B2 (en) 2014-06-13 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device

Also Published As

Publication number Publication date
JP2007201366A (ja) 2007-08-09
US7906780B2 (en) 2011-03-15
JP5177954B2 (ja) 2013-04-10
WO2007086291A1 (en) 2007-08-02
CN101375405B (zh) 2011-08-24
US20090174012A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
CN101375405B (zh) 场效应晶体管
EP2195850B1 (en) Oxide semiconductor thin-film transistor
US7453087B2 (en) Thin-film transistor and thin-film diode having amorphous-oxide semiconductor layer
KR101142327B1 (ko) 산화물막을 채널에 사용한 전계 효과형 트랜지스터 및 그 제조 방법
TWI422942B (zh) 薄膜電晶體及顯示器
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5393058B2 (ja) 電界効果型トランジスタ
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP4560502B2 (ja) 電界効果型トランジスタ
JP5196813B2 (ja) アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
JP5295170B2 (ja) アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法
JP5084160B2 (ja) 薄膜トランジスタ及び表示装置
KR101186858B1 (ko) 아모퍼스 산화물을 사용한 전계 효과형 트랜지스터
JP2010212696A (ja) アモルファス酸化物薄膜の気相成膜方法
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
KR20200060222A (ko) 비정질 박막 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110824

Termination date: 20190111

CF01 Termination of patent right due to non-payment of annual fee