CN101355406B - 分层的非规则低密度校验码译码器及译码处理方法 - Google Patents

Abstract

一种通信技术信道编码领域的分层的非规则低密度校验码译码器及译码处理方法，本发明中，第一存储单元将上次迭代的校验节点传递给信息节点的软值输出给译码处理模块。第二存储单元将信息节点的后验概率似然比更新值传递给译码处理模块。译码处理模块将本次迭代中校验更新值传递给第一存储单元，同时将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元。译码处理模块交织网络用于调整进入第二存储单元数据的顺序。迭代中止模块交织网络用于调整译码处理模块输出的硬判结果。迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。本发明大大提高了译码器的通用性、降低了译码过程的功耗以及硬件资源消耗。

Description

分层的非规则低密度校验码译码器及译码处理方法

技术领域

本发明涉及一种通信技术领域的译码器及译码处理方法，具体是一种分层的非规则低密度校验码译码器及译码处理方法。

背景技术

低密度校验码(Low Density Parity Check Codes，LDPC Codes)是1963年Gallager首先提出的一种编码技术，具有接近香农极限的性能，已经成为编码领域的一个研究热点，被广泛地应用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准、IEEE802.11n、IEEE802.16e等。目前的无线通信中，高数据速率的通信越来越受到人们的重视，因此结构简单，吞吐量高的LDPC译码器一直是LDPC码的研究重点。另外，在实际应用中，根据传递信息的不同以及不同的信道状况，需要使用不同码长和码率的码进行传输。因此支持灵活码长、灵活码率的LDPC译码器结构也是在译码器结构设计中需要考虑的重点之一。LDPC码译码器的结构有三种形式：串行结构、全并行结构和部分并行结构。部分并行结构LDPC译码器因为其适中的复杂度和硬件资源消耗而广泛应用。另外，对于LDPC译码器来说，不同的算法，例如置信传播算法、最小和算法、带修正最小和算法、分层置信传播算法、分层带修正最小和算法等，将会影响LDPC译码器的结构，同时影响译码器的各个方面，包括吞吐量，性能，资源使用等。

经对现有技术的文献检索发现，专利申请号为200710044708的中国专利，专利名称为“分层的低密度校验码译码器及译码处理方法”，提给出了一种基于修正最小和算法的低密度校验码译码器，该译码器主要由处理模块、第一存储单元、第二存储单元以及第一交织网络、第二交织网络组成，该译码器需要两个交织网络，由于交织网络的结构特点，使得该译码器会消耗比较多的硬件资源；同时，该译码器的处理模块不支持通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码；由于处理模块的结构限制，该译码器只能在特定的时刻输出译码结果，不利于动态调整吞吐量；并且，该译码器在给定的迭代次数下进行译码，即使已经译码得到了正确的码字，译码过程仍将继续，使得该译码器会消耗比较多的功耗。

发明内容

本发明针对现有技术的不足，提出一种分层的非规则低密度校验码译码器及译码处理方法，改进的译码器的译码处理模块只需要一个交织网络，节省了硬件资源消耗；另外，由于采用了***空闲时钟周期的方法，该译码器适用于通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码，通用性更好；本发明的译码器可以在译码过程的任意时刻输出译码结果，支持动态吞吐量调整；在译码迭代过程中，改进的译码器进行迭代中止的判断，当已经译码得到正确的码字时，译码过程结束，有利于降低译码器的功耗。

本发明是通过以下技术方案实现的：

本发明涉及一种分层的非规则低密度校验码译码器，包括：译码处理模块、第一存储单元、第二存储单元、译码处理模块交织网络、迭代中止模块交织网络和迭代中止处理模块，其中：

第一存储单元将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块，并存储译码处理模块传输过来的本次迭代中的检验更新值；

第二存储单元将信息节点的后验概率似然比传递给译码处理模块，并存储译码处理模块传输过来的信息节点的后验概率似然比更新值；

译码处理模块的个数等于译码器的并行度k，译码处理模块将本次迭代中由校验节点传递给信息节点的校验更新值传递给第一存储单元，将信息节点的后验概率似然比更新值经译码处理模块交织网络传递给第二存储单元，同时将译码硬判结果输出给迭代中止模块交织网络；

译码处理模块交织网络负责调整译码处理模块输出到第二存储单元的信息节点的后验概率似然比更新值的传输顺序；

迭代中止模块交织网络负责调整译码处理模块输出的硬判结果，并送入迭代中止处理模块；

迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。

所述的译码处理模块，包括：第一2选1选择器、比特信息计算模块、校验节点信息计算模块、信息节点后验概率似然比计算模块，其中：

第一2选1选择器在信道信息和从第二存储单元中读出的信息节点后验概率似然比之间进行选择，并将选择的结果输出给比特信息计算模块；

比特信息计算模块计算信息节点的比特更新值，传递给校验节点信息计算模块和信息节点后验概率似然比计算模块；

校验节点信息计算模块根据接收到的比特信息计算模块送来的信息节点的比特更新值，计算本次迭代的校验更新值，并传递给信息节点后验概率似然比计算模块和第一存储单元；

信息节点后验概率似然比计算模块根据比特信息计算模块传来的比特更新值以及校验节点信息计算模块传来的本次迭代的校验更新值来计算信息节点后验概率似然比更新值，并经译码处理模块交织网络输出给第二存储单元。

所述的第一2选1选择器对输入的数据进行选择，如果在译码过程中该信息节点第一次参与译码，则选择信道信息，否则选择从第二存储单元中读出的信息节点后验概率似然比。

所述的比特信息计算模块，包括：减法器、第一补码转化器和第一截位运算器，其中：

减法器将第一2选1选择器传来的信息节点后验概率似然比和第一存储单元读出的上一次迭代的校验更新值相减，得到信息节点的信息更新值，传递给第一补码转换器；

第一补码转换器将信息节点的信息更新值转换为符号位-绝对值形式的数字，并传输给第一截位运算器；

第一截位运算器对第一补码转换器的输出数据进行截位操作，将位宽变为原先预定的信息节点信息的位宽，以避免在累加的过程中可能会出现数据位宽变大的情况，即得到信息节点的比特更新值。

所述的校验节点信息计算模块，包括：缓存器、第一比较器、第一寄存器、第二2选1选择器、第二寄存器、第二比较器、乘法器、第二截位运算器和第二补码转换器，其中：

缓存器用于存放比特信息计算模块传输过来的信息节点的比特更新值，其长度等于与当前校验节点相连的信息节点的个数(即等于校验矩阵对应当前校验节点的行重RowWt)；

第一比较器的一个输入是当前的比特更新值，另一个输入是校验节点接收到信息中的当前最小值和当前次小值，第一比较器根据这两个输入对校验节点接收到信息的最小值和次小值进行更新，同时第一比较器将当前比特更新值的符号位与当前最小值和当前次小值的符号位分别进行异或运算，作为更新后最小值和次小值的符号位，第一比较器的输出通过第一寄存器传输给第二2选1选择器；当完成RowWt个数据的比较后，第一比较器的输出传递给第二寄存器，就是与当前校验节点相连的所有信息节点传递给它的信息中的最小值和次小值；

第二2选1选择器的输入是第一寄存器的输出，根据当前比较时刻选择用于比较的数据作为输出，如果当前时刻，传递给第一比较器的比特更新值是某个校验节点的第一个信息，则第二2选1选择器选择11…1作为当前最小值和当前次小值输出，其中1的个数等于数据的位宽；否则第二2选1选择器选择第一寄存器的输出，传递给第一比较器；

第二比较器接收第二寄存器的输出和缓存器的输出，第二比较器从校验节点的结果中选择值传递给信息节点，第二比较器的具体操作方式是：当来自缓存器的数据和最小值的相同时，第二比较器选取次小值，否则选取最小值；第二比较器还将选取出来的值的符号位与来自缓存器的数据的符号位进行异或运算，得到输出数据的符号位，第二比较器的输出传递给乘法器；

乘法器将第二比较器的输出乘以一个常数，该常数通过软件仿真得到，乘法器的输出再通过第二截位运算器，将校验更新值的位宽约束在一定范围内，之后再经过第二补码转换器，得到最终本次迭代的校验更新值。

所述的信息节点后验概率似然比计算模块，包括：第三补码转换器、加法器，其中：

第三补码转换器接收校验节点信息计算模块中的缓存器传输过来数据，将符号-绝对值形式的数据转换为补码形式；

加法器将第三补码转换器的输出和校验节点信息计算模块传输过来的本次迭代的校验更新值相加，得到信息节点后验概率似然比更新值，传递给译码处理模块交织网络，同时信息节点后验概率似然比更新值的符号位作为硬判结果传递给迭代中止模块交织网络。

所述的迭代中止处理模块，计算每个校验方程的校验结果，即将与该校验方程相关联的信息节点的硬判结果进行异或运算，如果校验结果为0，即当前硬判结果满足该校验方程，否则不满足；如果所有的校验方程的校验结果都为0，则译码过程已经收敛到合法码字，同时发送控制信号到译码处理模块，中止译码处理模块的工作。

所述的迭代中止处理模块，包括：第三寄存器、第四寄存器、第五寄存器、第三比较器、第三2选1选择器、累加器和第四比较器，其中：

第三寄存器将迭代中止模块交织网络送来的k比特硬判结果进行存储，然后传递给第三比较器；

第三2选1选择器根据当前比较时刻选择用于比较的数据作为输出，如果当前时刻，传递给第三比较器的硬判结果是某个子矩阵包含的校验方程的第一个信息，则第三2选1选择器选择00…0作为输出，其中0的个数等于译码器的并行度k，否则第三2选1选择器选择第四寄存器的输出，传递给第三比较器，当完成RowWt个数据的比较后，第三比较器的输出传递给第五寄存器。这就是当前子矩阵包含的校验方程的校验结果。

第三比较器根据两个输入，更新当前子矩阵包含的校验方程的校验结果，如果第三比较器两个输入的数据相同，相应子矩阵包含的校验方程的校验结果为0，否则为1，第三比较器的比较结果通过第四寄存器传递给第三2选1选择器；

第五寄存器将存储的校验结果输出给累加器；

累加器用于统计校验结果为0的子矩阵的个数，当所有子矩阵的校验结果都得到之后，累加器将统计的结果输出给第四比较器；

第四比较器的另一个输入是校验矩阵的子矩阵的个数，如果第四比较器的两个输入相同，则说明所有的子矩阵都满足，即译码过程已经译码得到收敛的码字，则使迭代中止信号为1，中止译码处理模块的工作，否则迭代中止信号置为0。

所述的译码处理模块交织网络，负责将译码处理模块得到的信息节点后验概率似然比更新值循环移位到正确的位置上，并存入第二存储单元。

所述的迭代中止模块交织网络，负责将上一次迭代的硬判结果循环移位到正确的位置，然后送入迭代中止模块进行处理。

本发明涉及一种分层的非规则低密度校验码译码处理方法，包括以下步骤：

步骤一，获得译码器的输入数据(信道值)；

步骤二，第一2选1选择器对信息节点后验概率似然比的输入数据进行选择，如果在译码过程中该信息节点第一次参与译码，则选择信道信息作为信息节点后验概率似然比，否则从第二存储单元中读出的数据作为当前迭代的信息节点后验概率似然比传递给译码处理模块；

步骤三，从第一存储单元读取上一次迭代中校验节点传递给信息节点的软值即校验更新值，传递给译码处理模块；

步骤四，比特信息计算模块读取出第一2选1选择器传来的信息节点后验概率似然比和第一存储单元读取的上一次迭代的校验更新值，得到信息节点的比特更新值，传递给校验节点信息计算模块，对于行重较大的校验节点，比特信息计算模块在读取出的信息节点后验概率似然比和校验更新值之后***等待时钟周期；

步骤五，校验节点信息计算模块根据传递给当前校验节点的所有信息节点的比特更新值，计算本次迭代的校验更新值，这个校验更新值存入第一存储单元；对于行重较大的校验节点，在校验节点信息计算模块读出信息节点的比特更新值前，***等待时钟周期；

步骤六，利用第四步计算得到的信息节点的比特更新值和第五步计算得到的本次迭代的校验更新值，计算信息节点的后验概率似然比更新值，传递给译码处理模块交织网络，同时信息节点后验概率似然比更新值的符号位作为硬判结果传递给迭代中止模块交织网络；

步骤七，迭代中止模块交织网络输出的数据送入迭代中止处理模块进行迭代中止处理，具体是：判断迭代次数是否达到预设值或者是否满足迭代中止条件，如果迭代次数达到预设值或满足迭代中止条件，则操作停止，否则，返回第二步开始下一次迭代。

所述的迭代中止处理，包括以下步骤：

第一步，获得上一次迭代的译码硬判结果，通过迭代中止模块交织网络将硬判结果调整到正确的位置；

第二步，计算每一个子矩阵包含的校验方程的校验结果；

第三步，如果满足中止条件，即所有的校验方程的校验结果都为0，停止译码过程，输出硬判结果；否则返回第一步，判断下一次译码结果的正确性。

所述比特信息计算模块在读取出的信息节点后验概率似然比和校验更新值之后***等待时钟周期，具体为：具体处理方法包括以下步骤：

比特信息计算模块在处理行重为RowWt1的信息节点时，从第一存储单元和第二存储单元读出相应的RowWt1个上一次迭代的校验更新值和RowWt1个信息节点后验概率似然比的时候，需要在校验更新值和信息节点后验概率似然比的后面***(RowWtl-RowWt2)个等待时钟周期，这些数据经过减法器、第一补码转换器、第一截位运算器送入校验节点信息计算模块，其中，RowWt0和RowWt2为相邻的两个校验节点的行重。

所述在校验节点信息计算模块读出信息节点的比特更新值前，***等待时钟周期，具体如下：在计算本次迭代的校验更新值时，从缓存器读出行重为RowWt1的校验节点相关的信息节点的比特更新值前，***(RowWtl-RowWt0)个等待时钟周期。

所述的***等待时钟周期的方法，来更新行重不同的校验节点信息值以及相应的信息节点的比特后验概率似然比值，是由于对于行重比较大的校验节点，需要更多的时钟周期来更新其相关的信息，会产生流水冲突，采用***等待时钟周期的方法可以避免流水冲突。采用了***等待时钟周期的方法使该译码器支持通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码。

本发明具有如下有益效果：

(1)译码过程只需一个译码处理模块交织网络，相对于现有的基于分层最小和修正算法的LDPC译码器所需的第一交织网络和第二交织网络，减小了一个交织网络，节省了硬件资源的消耗；

(2)由于采用了***等待时钟周期的处理方法，该译码器可以支持通过单位阵准循环移位扩展构造出来的任意行重的非规则低密度校验码；

(3)支持更加丰富的码率和码长；

(4)译码过程中存储信息节点后验概率似然比更新值，因此，可在任意时刻输出判决译码结果，支持动态吞吐量调整；

(5)具有迭代中止功能，能够提前中止已收敛码字的译码过程，节省功耗。

附图说明

图1是本发明中准循环扩展方法构造的LDPC码的H矩阵的结构示意图；

图2是本发明中的校验矩阵的结构示意图；

图3是本发明中校验矩阵的子矩阵的结构示意图；

图4是本发明译码器的***结构框图；

图5是本发明译码器中的译码处理模块的结构框图；

图6是本发明译码器中的迭代中止处理模块的结构框图。

具体实施方式

下面结合附图对本发明的实施例作详细说明：本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

如图1所示，是现有使用并行度为k的译码器所采用的准循环LDPC码的母矩阵及其扩展方法。需要构造的码字的大小为m*n，则相应的母矩阵的大小为(m/k)*(n/k)，母矩阵中的每一个元素扩展为一个k*k的矩阵。母矩阵中的0扩展成一个k*k的零矩阵；母矩阵中的1扩展成一个k*k的单元矩阵的循环移位形式，图中，左侧是母矩阵示意图，右侧是母矩阵中某非零元素扩展示意图。

如图2所示，是现有适用并行度为k的译码器的LDPC码校验矩阵结构图。校验矩阵包含(校验矩阵的行数/k)层，每层的行数为k，每一层称为子矩阵，h₀或h₁就是一个子矩阵的例子。

如图3所示，是校验矩阵中子矩阵的结构示意图。子矩阵在列方向被划分成N/k个小方阵(比如301，N为码长)，每个小方阵的列数为k。子矩阵中的小方阵有两种形式：零矩阵以及单位循环移位阵。其中单位循环移位阵的个数为该子矩阵的行重。对于非规则低密度校验码，子矩阵的行重不同，因为子矩阵中单位移位循环阵的个数也不相同。

如图4所示，本实施例涉及一种分层的非规则低密度校验码译码器，包括：k个译码处理模块、第一存储单元401、第二存储单元402和译码处理模块交织网络403、迭代中止模块交织网络404和迭代中止处理模块405，其中：

译码处理模块个数等于译码器的并行度k，第一存储单元401将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块。第二存储单元402将信息节点的后验概率似然比的更新值传递给译码处理模块。译码处理模块将本次迭代中由校验节点传递给信息节点的校验更新值传递给第一存储单元401，将信息节点的后验概率似然比更新值经译码处理模块交织网络403传递给第二存储单元402，同时将译码硬判结果输出给迭代中止模块交织网络404。译码处理模块交织网络403用于调整输出数据的顺序。迭代中止模块交织网络404用于调整译码处理模块输出的硬判结果，并送入迭代中止处理模块405。迭代中止处理模块405对该硬判结果进行校验，判断是否满足迭代中止的条件。

如图5所示，所述译码处理模块，包括：第一2选1选择模器501、比特信息计算模块、校验节点信息计算模块、信息节点后验概率似然比计算模块，其中：第一2选1选择模块501对输入的数据进行选择，并将选择的结果输出给比特信息计算模块。比特信息计算模块计算信息节点的比特更新值，传递给校验节点信息计算模块和信息节点后验概率似然比计算模块。校验节点信息计算模块根据接收到的比特信息计算模块送来的信息节点的比特更新值，计算本次迭代的校验更新值，并传递给信息节点后验概率似然比计算模块和第一存储单元401。信息节点后验概率似然比计算模块根据比特信息计算模块传来的比特更新值以及校验节点信息计算模块传来的本次迭代的校验更新值来计算信息节点后验概率似然比更新值，并经译码处理模块交织网络403输出给第二存储单元402。

所述译码处理模块，其执行流程如下：

(1)选择输入数据

第一2选1选择器501对输入的数据进行选择。如果在译码过程中该信息节点第一次参与译码，则选择信道信息llrChan，否则选择从第二存储单元402中读出的信息节点后验概率似然比。第一2选1选择器501的输出llrSum传递给比特信息计算模块。

(2)计算信息节点的比特更新值

如图5所示，比特信息计算模块包括减法器502、第一补码转化器503和第一截位运算器504，从第一存储单元读出的上一次迭代的校验更新值llr2MsgOld传递给减法器502，减法器502将第一2选1选择器501的输出llrSum和校验更新值llr2MsgOld相减，得到信息节点的信息更新值llrNewTmp。llrNewTmp传递给第一补码转换器503，将补码形式的数字转换成符号位-绝对值形式的数字llrNewUnsigned。由于累加的过程中可能会出现数据位宽变大的情况，因此需要将第一补码转换器503的输出送入到第一截位运算器504，将位宽改称原先预定的大小。第一截位运算器504出来的比特更新值llr2Check送入校验节点信息计算模块。

(3)计算校验节点传递给信息节点的校验更新值

如图5所示，校验节点信息更新模块包括：缓存器505、第一比较器506、第一寄存器507、第二2选1选择器508、第二寄存器509、第二比较器510、乘法器511、第二截位运算器512以及第二补码转换器513，其中第一截位运算器504的输出llr2Check按顺序存放进缓存器505中。缓存器505的长度等于H矩阵的最大行重。校验节点信息计算模块的操作又分为如下几步：

①计算与当前校验节点相连的所有信息节点的比特更新值的最小值和次小值。(本实施例采用LMMSA算法，所以需要计算与当前校验节点相连的比特更新值中的最小值和次小值。)

第一比较器506的一个输入是当前信息节点的比特更新值llr2Check，另一个输入为当前校验节点接收到信息节点的比特更新值的最小值和次小值。当llr2Check小于当前接收到的信息节点的比特更新值的最小值时，当前的次小值更换为最小值，最小值更换为该信息节点的比特更新值llr2Check；当llr2Check大于当前接收到的信息节点的比特更新值的最小值，小于当前接收到的信息节点的比特更新值的次小值时，当前的最小值不变，次小值更换为llr2Check；当llr2Check大于当前接收到的信息节点的比特更新值的次小值时，最小值和次小值不变。比较完之后，最小值和次小值的更新结果存入第一寄存器507中。

第二2选1选择器508为第一比较器506选择合适的比较数值。如果比特更新值llr2Check是传递给某个校验节点的第一个信息，则第二2选1选择器508选择11…1(1的个数等于数据的位宽)作为当前最小值和当前次小值输出，否则第二2选1选择器508选择第一寄存器507的输出。当完成RowWt个数据的比较后，第一比较器506的输出进入第二寄存器509中，这就是与当前校验节点相连的比特更新值中的最小值和次小值。

②计算校验节点传递给信息节点的更新值

第二寄存器509得到与当前校验节点相连的所有信息节点传递给它的信息中的最小值和次小值后，从缓存器505中按顺序取出相应的数据Q，同第一寄存器507传递过来的信息一起作为第二比较器510的输入。第二比较器510从校验节点的结果中选择合适的值传递给信息节点，具体操作方式是：当Q和最小值的大小相同时，第二比较器510将选取次小值，否则选取最小值。接下来第二比较器510将会把选取出来的值的符号位同Q的符号位进行异或运算作为这个模块输出值的符号位，而输出值的绝对值大小则是第二比较器510输出值的大小。

③乘性修正

第二比较器510的输出输入到乘法器511中进行乘性修正，即将其乘以一个系数alpha，乘法器511的输出就是校验节点传递给信息节点的校验更新值。

经过乘法器之后的输出送入第二截位运算器512。

④截位运算

从乘法器511出来的信息的位宽比校验更新值的位宽大，所以在进入第二补码转换器513之前，需要对该值进行的位宽进行调整，由第二截位运算器512调整为校验更新值的位宽。

⑤数字格式转换

将第二截位运算器512的输出送入第二补码转换器513，将符号位-绝对值形式的数字转换为补码形式的数字llr2Msg。

最后，从第二补码转化器513出来的信息llr2Msg即本次迭代的校验更新值，存入第一存储单元401。

(3)计算信息节点后验概率似然比更新值

如图5所示，信息节点后验概率似然比更新模块包括第三补码转换器514和加法器515。从缓存器505出来的数据Q进入第三补码转换器514中，由符号-绝对值形状转化为补码形式llrNew，送入加法器515。加法器515的另一个输入是校验更新值llr2Msg，两个值相减，得到信息节点后验概率似然比更新值llrSumNew。llrSumNew的符号位就即为硬判结果，输出给迭代中止模块交织网络404。同时，llrSumNew经过译码处理模块交织网络403之后存入第二存储单元402。

迭代中止处理模块将迭代中止模块交织网络404送来的硬判结果进行校验，判断是否满足迭代中止条件。

如图6所示，所述迭代中止处理模块，包括：第三寄存器601、第四寄存器602、第五寄存器603、第三比较器604、第三2选1选择器605、累加器606和第四比较器607。第三寄存器601将迭代中止模块交织网络404送来的k比特硬判结果进行存储，然后传递给第三比较器604。第三比较器604根据两个输入，更新当前子矩阵包含的校验方程的校验结果。如果第三比较器604两个输入的数据相同，相应子矩阵包含的校验方程的校验结果为0，否则为1。第三比较器604的比较结果传递给第四寄存器602。第四寄存器602的输出传递给第三2选1选择器605。第三2选1选择器605根据当前比较时刻选择合适的用于比较的数据作为输出，传递给第三比较器604。当完成RowWt个数据的比较后，第三比较器604的输出传递给第五寄存器603。这就是当前子矩阵包含的校验方程的校验结果。第五寄存器603将存储的校验结果输出给累加器606。累加器606用于统计校验结果为0的子矩阵的个数。当所有子矩阵的校验结果都得到之后，累加器606将统计的结果输出给第四比较器607。第四比较器607的另一个输入是校验矩阵的子矩阵的个数。如果第四比较器607的两个输入相同，则说明所有的子矩阵都满足，即译码过程已经译码得到收敛的码字，则使迭代中止信号为1，中止译码处理模块的工作，否则迭代中止信号等于0。

假设现在有一个码长为5376、码率为4/7的非规则低密度校验码，现在要对这个码进行译码，并行度为32，层数为72，即子矩阵的个数为72。该非规则低密度校验码的特点是第34层的行重为8，其余层的行重为7。

表一：译码处理模块

模块	个数
		译码处理模块	32

表二：译码存储单元的参数

存储单元	深度
		第一存储单元401	505
第二存储单元402	168

表三：译码处理模块中子模块数目

模块	数目
		第一2选1选择器块501	1
减法器502	1

第一补码转换器503	1
		第一截位运算器504	1
缓存器505	1
		第一比较器506	1
第一寄存器507	1
		第二2选1比较器508	1
第二寄存器509	1
		第二比较器510	1
乘法器511	1
		第二截位运算器512	1
第二补码转换器513	1
		第三补码转换器514	1
加法器515	1

表四：迭代中止处理模块中子模块的个数

模块	数目
		第三寄存器601	1
第四寄存器602	1
		第五寄存器603	1
第三比较器604	1
		第三2选1选择器605	1
累加器606	1
		第四比较器607	1

本实施例涉及的分层的非规则低密度校验码译码处理方法，具体如下：

步骤一，接收信道信息，信道信息将会被顺序的分割成168个子模块，每个子码块对应32个信息节点。

步骤二，第一2选1选择模块501会在接收到的信道信息子码块llrChan和第二存储单元402的输出之间进行选择，将选择结果llrSum送入译码处理模块。当前信息节点第一次参与译码，则选择相应的信道信息子码块作为输入，否则选择第二存储单元402的输出作为输入。第一次迭代结束之后，所有的信道信息子码块llrChan都被送入译码处理模块；

步骤三，从第一存储单元401读出的上一次迭代的校验更新值llr2MsgOld和信息节点后验概率似然比llrSum，传输给由译码处理模块处理；

步骤四，在处理过程中，译码处理模块首先得到信息节点的比特更新值llr2Check。根据信息节点的比特更新值llr2Check得到本次迭代校验节点传递给信息节点的校验更新值llr2Msg并存入第一存储单元401。接着，译码处理模块根据信息节点的比特更新值llr2Check和本次迭代校验节点传递给信息节点的校验更新值llr2Msg得到信息节点后验概率似然比更新值llrSumNew，经过译码处理模块交织网络403，然后存入第二存储单元402。如此循环72个周期，就完成了一次迭代。之后进入下一次迭代。依次类推，直到迭代结束。

进入译码处理模块的上一次迭代的校验更新值llr2MsgOld和信息节点后验概率似然比llrSum作为减法器502的两个输入相减，得到信息节点的信息更新值llrNewTmp。将llrNewTmp传递给第一补码转换器503，将补码形式的数字转换成符号位-绝对值形式的数字llrNewUnsigned。第一补码转换器503的输出送入到第一截位运算器504。第一截位运算器504出来的数据llr2Check按顺序存放进缓存器505中，缓存器505的长度为8。同时，比特更新值llr2Check传递给第一比较器506。

步骤五，校验节点信息计算模块中，第一比较器506的一个输入是当前信息节点的比特更新值llr2Check，另一个输入为当前校验节点接收到信息节点的比特更新值的最小值和次小值。当llr2Check小于当前接收到的信息节点的比特更新值的最小值时，当前的次小值更换为最小值，最小值更换为该信息节点的比特更新值llr2Check；当llr2Check大于当前接收到的信息节点的比特更新值的最小值，小于当前接收到的信息节点的比特更新值的次小值时，当前的最小值不变，次小值更换为llr2Check；当llr2Check大于当前接收到的信息节点的比特更新值的次小值时，最小值和次小值不变。比较完之后，最小值和次小值的更新结果存入第一寄存器507中。第一比较器506还将llr2Check的符号位与当前最小值和当前次小值的符号位分别进行异或运算，作为更新后最小值和次小值的符号位。

第二2选1选择器508为第一比较器506选择合适的比较数值。如果比特信息值llr2Check是传递给某个校验节点的第一个信息，则第二2选1选择器508选择11…1(1的个数等于数据的位宽)作为当前最小值和当前次小值输出，否则选择第一寄存器507的输出。当完成RowWt个数据的比较后，第一比较器506的输出进入第二寄存器509中，这就是与当前校验节点相连的所有信息节点传递给它的信息中的最小值和次小值。

第二寄存器509得到与当前校验节点相连的所有信息节点传递给它的信息中的最小值和次小值后，从缓存器505中按顺序取出相应的数据Q，同第二寄存器509传递过来的信息一起作为第二比较器510的输入。第二比较器510从校验节点的结果中选择合适的值传递给信息节点，具体操作方式是：当Q和最小值的大小相同时，第二比较器510将选取次小值，否则选取最小值。接下来第二比较器510将会把选取出来的值的符号位同Q的符号位进行异或运算作为这个模块输出值的符号位，而输出值的绝对值大小则是第二比较器510输出值的大小。

第二比较器510的输出输入到乘法器511中进行乘性修正，即乘以0.8125，乘法器511的输出就是校验节点传递给信息节点的校验更新值。

从乘法器511出来的信息的位宽比校验节点的更新值的位宽大，所以在进入第二补码转换器513之前，需要对该值进行的位宽进行调整，由第二截位运算器512调整为校验节点的位宽。

将第二截位运算器512的输出送入第二补码转换器513，将符号位-绝对值形式的数字转换为补码形式的数字llr2Msg，从第二补码转化器513出来的信息llr2Msg即位校验节点的更新值，存入第一存储单元401。

步骤六，从缓存器505出来的Q进入第三补码转换器514中，由符号-绝对值形状转化为补码形式llrNew，送入加法器515。加法器515的另一个输入是校验更新值llr2Msg，两个值相减，得到信息节点后验概率似然比更新值llrSumNew。llrSumNew的符号位就即为硬判结果，输出给迭代中止模块交织网络404。同时，llrSumNew经过译码处理模块交织网络403之后存入第二存储单元402。

步骤七，迭代中止处理模块中，第三寄存器601将迭代中止模块交织网络404送来的k比特硬判结果进行存储，然后传递给第三比较器604。第三比较器604根据两个输入，更新当前子矩阵包含的校验方程的校验结果。第三比较器604的比较结果传递给第四寄存器602。第四寄存器602的输出传递给第三2选1选择器605。第三2选1选择器605根据当前比较时刻选择合适的用于比较的数据作为输出，传递给第三比较器604。当完成RowWt个数据的比较后，第三比较器604的输出传递给第五寄存器603。第五寄存器603将存储的校验结果输出给累加器606。当所有子矩阵的校验结果都得到之后，累加器606将统计的结果输出给第四比较器607，第四比较器607的另一个输入是子矩阵个数72。如果第四比较器607的两个输入相同，说明译码过程已经译码得到收敛的码字，则使迭代中止信号为1，中止译码处理模块的工作，否则迭代中止信号置为0。

在本实施例中，有一个子矩阵中的校验节点的RowWt为8，其余都为7，对该校验节点***等待时钟周期的方法的处理具体如下：

在处理行重8的比特更新计算模块时，从第一存储单元401和第一2选1选择器得到501相应的8个校验节点更新值llr2MsgOld和8个信息节点后验概率似然比更新值llrSum的时候，需要在校验节点更新值和信息节点后验概率似然比更新值的后面个***1个等待时钟周期，这些数据经过减法器502、第一补码转换器503、第一截位运算器504送入校验节点信息计算模块。

送入校验节点信息计算模块之后，需要8个时钟周期来寻找行重为8的校验节点的最大值和最小值；同时，由于该译码器的流水操作，行重为7的前一个校验节点正从缓存器505读出相应的llr2Check来同第二寄存器509传递过来的信息一起作为第二比较器510的输入，计算该校验节点传递给信息节点的校验更新值，经过7个时钟周期之后，更新完成，此时将要从缓存器505中读取行重为8的校验节点的llr2Check来进行相应的校验节点值的更新。此时，需要从缓存器505读出的数据中加入1个等待时钟周期来等待第一寄存器507得到行重为8校验节点的最大值和最小值。当得到行重为8的校验节点的最大值和最小值之后，可以从缓存器505中读出相应的llr2Check同第二寄存器509传递过来的信息一起作为第二比较器510的输入，计算该校验节点传递给信息节点的校验更新值。因为我们在译码开始的时候，在行重为8的校验节点的相关的信息节点的比特更新值后添加了一个等待时钟周期，此时，第一比较器506和第一寄存器507寻找行重为7的下一个校验节点的最大值和最小值是所需要的时间为8个时钟周期。最后，当第一比较器506和第一寄存器507找到行重为7的下一个校验节点的最大值和最小值是，行重为8的校验节点也完成了校验节点传递给信息节点的校验更新值的计算。

所以从第二补码转换器513出来的行重为8的校验节点的更新值llr2Msg包括了一个等待时钟周期以及8有效数据，将8个有效数据存入第一存储单元前401。

信息节点后验概率似然比更新时，从第三补码转换器514出来的行重为8的信息节点后验概率似然比更新值包括了1个等待时钟周期以及8有效数据，其中，8个有效数据进入译码处理模块交织网络403，然后送入第二存储单元402。

在本实施例中，译码处理过程只需用一个交织网络，即译码处理模块交织网络，对数据的顺序进行调整。与背景技术里提到的分层的低密度校验码译码器所需的第一交织网络和第二交织网络相比，省去了一个交织网络，能够减少硬件资源消耗。

在本实施例中，改进的译码器采用了***空闲等待时钟周期的方法对一个特殊行重为8，其余行重为7的非规则低密度校验码进行处理，而背景技术里提到的分层的低密度校验码译码器不支持这种形式的非规则低密度校验码。

在本实施例中，由于第二存储单元存储的是信息节点后验概率似然比值，可在任意时刻输出译码结果，与背景技术里提到分层的低密度校验码译码器相比，支持动态吞吐量调整。

在本实施例中，改进的译码器具有可选的迭代中止处理模块。与背景技术里提到分层的低密度校验码译码器相比，在高信噪比下，可以提前结束译码过程，节省了译码器的功耗。

在本实施例中，改进的译码器与背景技术里提到分层的低密度校验码译码器相比，支持更加丰富的码率和码长。

Claims (10)

1.一种分层的非规则低密度校验码译码器，包括：译码处理模块、第一存储单元、第二存储单元，其特征在于，还包括：译码处理模块交织网络、迭代中止模块交织网络和迭代中止处理模块，其中：

第一存储单元将上次迭代的校验节点传递给信息节点的软值即校验更新值输出给译码处理模块，并存储译码处理模块传输过来的本次迭代中的检验更新值；

第二存储单元将信息节点的后验概率似然比传递给译码处理模块，并存储译码处理模块传输过来的信息节点的后验概率似然比更新值；

所述的译码处理模块的个数等于译码器的并行度k；该译码处理模块：

(1)根据信息节点后验概率似然比和第一存储单元读取的上一次迭代的校验更新值，得到信息节点的比特更新值；对于行重较大的校验节点，在读取出的信息节点后验概率似然比和校验更新值之后***等待时钟周期；

(2)根据传递给当前校验节点的所有信息节点的比特更新值，计算本次迭代的校验更新值，这个校验更新值存入第一存储单元；对于行重较大的校验节点，在读出信息节点的比特更新值前，***等待时钟周期；

(3)根据信息节点的比特更新值和校验更新值，计算信息节点的后验概率似然比更新值，传递给译码处理模块交织网络后，将其存入第二存储单元；

同时译码处理模块将译码硬判结果输出给迭代中止模块交织网络；

译码处理模块交织网络负责调整译码处理模块输出到第二存储单元的信息节点的后验概率似然比更新值的传输顺序；

迭代中止模块交织网络负责调整译码处理模块输出的硬判结果，并送入迭代中止处理模块；

迭代中止处理模块对该硬判结果进行校验，判断是否满足迭代中止的条件。

2.根据权利要求1所述的分层的非规则低密度校验码译码器，其特征是，所述的译码处理模块，包括：第一2选1选择器、比特信息计算模块、校验节点信息计算模块、信息节点后验概率似然比计算模块，其中：

第一2选1选择器在信道信息和从第二存储单元中读出的信息节点后验概率似然比之间进行选择，并将选择的结果作为当前迭代的信息节点后验概率似然比输出给比特信息计算模块；

比特信息计算模块计算信息节点的比特更新值，传递给校验节点信息计算模块和信息节点后验概率似然比计算模块；

校验节点信息计算模块根据接收到的比特信息计算模块送来的信息节点的比特更新值，计算本次迭代的校验更新值，并传递给信息节点后验概率似然比计算模块和第一存储单元；

信息节点后验概率似然比计算模块根据比特信息计算模块传来的比特更新值以及校验节点信息计算模块传来的本次迭代的校验更新值来计算信息节点后验概率似然比更新值，并经译码处理模块交织网络输出给第二存储单元。

3.根据权利要求2所述的分层的非规则低密度校验码译码器，其特征是，所述的第一2选1选择器对输入的数据进行选择，如果在译码过程中该信息节点第一次参与译码，则选择信道信息，否则选择从第二存储单元中读出的信息节点后验概率似然比。

4.根据权利要求2所述的分层的非规则低密度校验码译码器，其特征是，所述的比特信息计算模块，包括：减法器、第一补码转化器和第一截位运算器，其中：

减法器将第一2选1选择器传来的信息节点后验概率似然比和第一存储单元读出的上一次迭代的校验更新值相减，得到信息节点的信息更新值，传递给第一补码转换器；

第一补码转换器将信息节点的信息更新值转换为符号位-绝对值形式的数字，并传输给第一截位运算器；

第一截位运算器对第一补码转换器的输出数据进行截位操作，将位宽变为原先预定的信息节点信息的位宽，以避免在累加的过程中可能会出现数据位宽变大的情况，即得到信息节点的比特更新值。

5.根据权利要求2所述的分层的非规则低密度校验码译码器，其特征是，所述的校验节点信息计算模块，包括：缓存器、第一比较器、第一寄存器、第二2选1选择器、第二寄存器、第二比较器、乘法器、第二截位运算器和第二补码转换器，其中：

缓存器用于存放比特信息计算模块传输过来的信息节点的比特更新值，其长度等于与当前校验节点相连的信息节点的个数；

第一比较器的一个输入是当前的比特更新值，另一个输入是校验节点接收到信息中的当前最小值和当前次小值，第一比较器根据这两个输入对校验节点接收到信息的最小值和次小值进行更新，同时第一比较器将当前比特更新值的符号位与当前最小值和当前次小值的符号位分别进行异或运算，作为更新后最小值和次小值的符号位，第一比较器的输出通过第一寄存器传输给第二2选1选择器；当完成RowWt个数据的比较后，第一比较器的输出传递给第二寄存器，就是与当前校验节点相连的所有信息节点传递给它的信息中的最小值和次小值；RowWt为校验矩阵对应当前校验节点的行重；

第二2选1选择器的输入是第一寄存器的输出，根据当前比较时刻选择用于比较的数据作为输出，如果当前时刻，传递给第一比较器的比特更新值是某个校验节点的第一个信息，则第二2选1选择器选择11…1作为当前最小值和当前次小值输出，其中1的个数等于数据的位宽；否则第二2选1选择器选择第一寄存器的输出，传递给第一比较器；

第二比较器接收第二寄存器的输出和缓存器的输出，第二比较器从校验节点的结果中选择值传递给信息节点，第二比较器的具体操作方式是：当来自缓存器的数据和最小值的相同时，第二比较器选取次小值，否则选取最小值；第二比较器还将选取出来的值的符号位与来自缓存器的数据的符号位进行异或运算，得到输出数据的符号位，第二比较器的输出传递给乘法器；

乘法器将第二比较器的输出乘以一个常数，该常数通过软件仿真得到，乘法器的输出再通过第二截位运算器，将校验更新值的位宽约束在一定范围内，之后再经过第二补码转换器，得到最终本次迭代的校验更新值。

6.根据权利要求2所述的分层的非规则低密度校验码译码器，其特征是，所述的信息节点后验概率似然比计算模块，包括：第三补码转换器、加法器，其中：

第三补码转换器接收校验节点信息计算模块中的缓存器传输过来数据，将符号-绝对值形式的数据转换为补码形式；

加法器将第三补码转换器的输出和校验节点信息计算模块传输过来的本次迭代的校验更新值相加，得到信息节点后验概率似然比更新值，传递给译码处理模块交织网络，同时信息节点后验概率似然比更新值的符号位作为硬判结果传递给迭代中止模块交织网络。

7.根据权利要求1所述的分层的非规则低密度校验码译码器，其特征是，所述的迭代中止处理模块，包括：第三寄存器、第四寄存器、第五寄存器、第三比较器、第三2选1选择器、累加器和第四比较器，其中：

第三寄存器将迭代中止模块交织网络送来的k比特硬判结果进行存储，然后传递给第三比较器；

第三2选1选择器根据当前比较时刻选择用于比较的数据作为输出，如果当前时刻，传递给第三比较器的硬判结果是某个子矩阵包含的校验方程的第一个信息，则第三2选1选择器选择00…0作为输出，其中0的个数等于译码器的并行度k，否则第三2选1选择器选择第四寄存器的输出，传递给第三比较器，当完成RowWt个数据的比较后，第三比较器的输出传递给第五寄存器，这就是当前子矩阵包含的校验方程的校验结果；RowWt为校验矩阵对应当前校验节点的行重；

第三比较器根据两个输入，更新当前子矩阵包含的校验方程的校验结果，如果第三比较器两个输入的数据相同，相应子矩阵包含的校验方程的校验结果为0，否则为1，第三比较器的比较结果通过第四寄存器传递给第三2选1选择器；

第五寄存器将存储的校验结果输出给累加器；

累加器用于统计校验结果为0的子矩阵的个数，当所有子矩阵的校验结果都得到之后，累加器将统计的结果输出给第四比较器；

第四比较器的另一个输入是校验矩阵的子矩阵的个数，如果第四比较器的两个输入相同，则说明所有的子矩阵都满足，即译码过程已经译码得到收敛的码字，则使控制信号为1，中止译码处理模块的工作，否则控制信号置为0。

8.一种分层的非规则低密度校验码译码处理方法，其特征在于，包括以下步骤：

步骤一，获得译码器的输入数据或信道值；

步骤二，第一2选1选择器对信息节点后验概率似然比的输入数据进行选择，如果在译码过程中该信息节点第一次参与译码，则选择信道信息作为信息节点后验概率似然比，否则从第二存储单元中读出的数据作为当前迭代的信息节点后验概率似然比传递给译码处理模块；

步骤三，从第一存储单元读取上一次迭代中校验节点传递给信息节点的软值即校验更新值，传递给译码处理模块；

步骤四，译码处理模块读取出第一2选1选择器传来的信息节点后验概率似然比和第一存储单元读取的上一次迭代的校验更新值，得到信息节点的比特更新值，传递给校验节点信息计算模块，对于行重较大的校验节点，译码处理模块在读取出的信息节点后验概率似然比和校验更新值之后***等待时钟周期；

步骤五，校验节点信息计算模块根据传递给当前校验节点的所有信息节点的比特更新值，计算本次迭代的校验更新值，这个校验更新值存入第一存储单元；对于行重较大的校验节点，在校验节点信息计算模块读出信息节点的比特更新值前，***等待时钟周期；

步骤六，利用第四步计算得到的信息节点的比特更新值和第五步计算得到的本次迭代的校验更新值，计算信息节点的后验概率似然比更新值，传递给译码处理模块交织网络后，将其存入第二存储单元，同时信息节点后验概率似然比更新值的符号位作为硬判结果传递给迭代中止模块交织网络；

步骤七，迭代中止模块交织网络输出的数据送入迭代中止处理模块进行迭代中止处理，判断迭代次数是否达到预设值或者是否满足迭代中止条件，如果迭代次数达到预设值或满足迭代中止条件，则操作停止，否则，返回第二步开始下一次迭代。

9.根据权利要求8所述的分层的非规则低密度校验码译码处理方法，其特征是，所述在读取出的信息节点后验概率似然比和校验更新值之后***等待时钟周期，具体为：

在处理行重为RowWt1的信息节点时，从第一存储单元和第二存储单元读出相应的RowWt1个上一次迭代的校验更新值和RowWt1个信息节点后验概率似然比的时候，需要在校验更新值和信息节点后验概率似然比的后面***(RowWt1-RowWt2)个等待时钟周期，这些数据经过减法器、第一补码转换器、第一截位运算器送入校验节点信息计算模块，其中，RowWt0和RowWt2为相邻的两个校验节点的行重，RowWt1大于等于RowWt0同时也大于等于RowWt2。

10.根据权利要求8所述的分层的非规则低密度校验码译码处理方法，其特征是，所述在校验节点信息计算模块读出信息节点的比特更新值前，***等待时钟周期，具体如下：在计算本次迭代的校验更新值时，从缓存器读出行重为RowWt1的校验节点相关的信息节点的比特更新值前，***(RowWt1-RowWt0)个等待时钟周期，其中，RowWt0和RowWt2为相邻的两个校验节点的行重，RowWt1大于等于RowWt0同时也大于等于RowWt2。

Images