CN101339806A - 防止非易失性存储器中的数据丢失的设备和方法 - Google Patents

防止非易失性存储器中的数据丢失的设备和方法 Download PDF

Info

Publication number
CN101339806A
CN101339806A CNA2008101281079A CN200810128107A CN101339806A CN 101339806 A CN101339806 A CN 101339806A CN A2008101281079 A CNA2008101281079 A CN A2008101281079A CN 200810128107 A CN200810128107 A CN 200810128107A CN 101339806 A CN101339806 A CN 101339806A
Authority
CN
China
Prior art keywords
page
data
leaf
written
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101281079A
Other languages
English (en)
Other versions
CN101339806B (zh
Inventor
禹景久
李基镕
朴喜仙
姜仁鲜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101339806A publication Critical patent/CN101339806A/zh
Application granted granted Critical
Publication of CN101339806B publication Critical patent/CN101339806B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5643—Multilevel memory comprising cache storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

提供一种防止非易失性存储器中的数据丢失的设备和方法。所述设备包括：非易失性存储器，包括使用多个状态将比特信息写入到包括在第一块中的第一页和第二页的存储单元，使用至少两个比特实现所述多个状态；数据处理单元，在比特信息被写入到第一页之后，当比特信息被写入到第二页时，将第一页的比特信息写入到非易失性存储器中的第二块。

Description

防止非易失性存储器中的数据丢失的设备和方法
技术领域
根据本发明的设备和方法涉及防止非易失性存储器装置的数据丢失，更具体地讲，涉及一种可代表使用一个存储单元的多个页的比特信息的非易失性存储器。
背景技术
通常，非易失性存储器被广泛地用作在嵌入式***中存储和处理数据的存储装置，所述嵌入式***包括电器装置、通信装置和机顶盒。
作为常用的非易失性存储器的闪存可电删除和重写数据，并且由于它具有比磁盘存储装置低的功耗，与硬盘类似的快速存取时间以及小的内存足迹(footprint)，所以它可容易地适用于便携装置。
在这种非易失性存储器中存储数据比特的基本机制是存储单元。这种存储单元包括：单元场效应晶体管，包括控制栅、浮动栅、源极和漏极。在这种情况下，通过改变浮动栅的电容以改变存储单元的阈值电压来存储数据比特。此外，通过控制栅的字线施加选择电压来对存储单元进行解码。
典型的存储单元通过使用一个比特存储两个状态来提供存储容量。具体地讲，“1”表示删除，“0”表示写入。
显著降低非易失性存储器的每比特的价格的技术被公布在M.Bauer的文章“A Multilevel-Cell 32Mb Flash Memory”中，ISSCC技术文献文摘，第132-133页，1995年2月。该文章包括每个存储单元使用两个比特来存储四个状态的技术。
如上所述，具有每个存储单元使用两个比特来存储四个状态的性能的非易失性存储器通常被称为MLC(多级单元)，使用一个存储单元存储两页的数据比特。此外，与一个存储单元相应的两页的每一页分别被称为LSB(最低有效位)页和MSB(最高有效位)页，从LSB页开始存储数据比特。例如，两级MLC闪存使用两个比特来实现四个状态，所述四个状态包括00、01、10和11。
图1是示出现有技术的两级MLC非易失性存储器的状态的曲线图。
如图1所示，典型的两级MLC闪存具有初始状态11，随着电压增加，状态依次改变为10、00、10。因此，为了从状态11得到状态01，必须遵循11、10、00的状态顺序。此外，在每个状态中，高位指示MSB页，低位指示LSB页。
为了得到先前在图1中描述的从11至01的状态转变，在数据被写入MSB页时，在MSB页中可能发生错误(如图2和图3所示)，并且LSB页的一个状态仍可能被改变为0。虽然数据被正确地写入LSB页，但由于当数据被写入到MSB页时所发生的错误，所以可能发生LSB页的数据丢失。
在韩国专利2002-0092487A公开的闪存管理方法中，当请求对存储有效数据的页的写操作时，在与包括该页的数据块相应的日志块中发生写操作。当请求另一写操作时，写操作被写入日志块的空闲页。然而，本专利未提供这样一种方法：防止由于在将数据写入到MLC闪存的MSB页期间发生的错误而造成的共享存储单元的LSB页中的数据丢失。
发明内容
本发明的示例性实施例克服了上述缺点及上面没有描述的其它缺点。此外，本发明不需要克服上述缺点，并且本发明的示例性实施例可以不克服上述任何问题。
本发明提供一种防止非易失性存储器的数据丢失的设备；具体地讲，在MLC非易失性存储器中可防止由于MSB页的错误而造成的LSB页的数据丢失。
本发明还提供一种防止非易失性存储器的数据丢失的方法；具体地讲，在MLC非易失性存储器中可防止由于MSB页的错误而造成的LSB页的数据丢失。
本发明不应该被理解为仅限于上述对象，对于本领域技术人员来说，本发明的上述对象以及其他对象、特征和优点从下面的描述将变得清楚。
根据本发明一方面，提供一种防止非易失性存储器装置的数据丢失的设备，所述设备包括：非易失性存储器，包括使用多个状态将比特信息写入到包括在第一块中的第一页和第二页的存储单元，使用至少两个比特实现所述多个状态；数据处理单元，在比特信息被写入到第一页之后，当比特信息被写入到第二页时，将第一页的比特信息写入到非易失性存储器中的第二块。
根据本发明另一方面，提供一种防止非易失性存储器装置的数据丢失的方法，所述方法包括：将数据写入到非易失性存储器的第一页，所述非易失性存储器包括使用多个状态将比特信息写入到包括在第一块中的第一页和第二页的存储单元，使用至少两个比特实现所述多个状态；在数据被写入到第一页之后，在数据被写入到第二页期间，将第一页的数据写入到非易失性存储器中的第二块。
附图说明
通过参照附图对本发明示例性实施例进行详细描述，本发明的上述和其他方面将变得清楚，其中：
图1是示出现有技术的两级MLC非易失性存储器的状态的曲线图；
图2和图3是示出在将数据写入到图1所示的MSB页期间发生的错误的曲线图；
图4是示出根据本发明示例性实施例的防止非易失性存储器的数据丢失的设备的框图；
图5是示出根据本发明示例性实施例的LSB页和MSB页的框图；
图6是示出根据本发明示例性实施例的将数据写入到非易失性存储器的方法的流程图；
图7是示出根据本发明示例性实施例的从非易失性存储器恢复数据的方法的流程图。
具体实施方式
通过参照下面对示例性实施例和附图的详细描述，可更容易地理解本发明的优点和特征以及实现本发明的优点和特征的方法。然而，本发明可以以许多不同的形式实现，并不应该理解为限于这里阐述的示例性实施例。相反，提供这些示例性实施例从而使这一公开彻底和完整，并将向本领域的技术人员充分传达本发明的构思，本发明将仅由权利要求限定。贯穿说明书，相同的标号指示相同的部件。
以下，通过参照对防止非易失性存储器的数据丢失的设备和方法的示例性实施例进行解释的框图和流程图来对本发明进行描述。这里，可使用计算机程序指令执行流程图和流程图的组合的每个方框。因为这些计算机程序指令可加载到个人计算机、自定义计算机以及其他可编程的数据处理装置的处理器，计算机或可编程的数据处理装置的处理器执行的指令可作为执行流程图的方框所描述的功能的装置。这些计算机程序指令可加载到计算机以特定的方式实现功能。此外，这些计算机程序指令可加载到可由计算机使用或读取的存储器，或包括编程数据处理装置的计算机。
在可由计算机使用或读取的存储器中存储的指令可用于产生包括执行流程方框所描述的功能的指令的制造产品。由于计算机程序指令可加载到计算机或其他可编程数据处理装置，所以在计算机或其他可编程数据处理装置中执行的指令可提供执行流程方框所描述的功能的步骤。
此外，每个方框可代表包括多个执行特定逻辑功能的指令的模块、代码段、或者部分代码。应该注意到，在一些另外的执行的示例中，方框所提到的功能可能不按次序地执行。即，根据每个方框的功能，连续两个方框可平行执行，或者可按相反的次序执行。
图4是示出根据本发明示例性实施例的防止非易失性存储器的数据丢失的设备的框图。
如图4所示，根据本发明示例性实施例的防止非易失性存储器的数据丢失的设备的设备100可包括：非易失性存储器110、数据处理单元120和数据恢复单元130。
例如，非易失性存储器110是MLC非易失性存储器，所述MLC非易失性存储器包括使用由至少两个比特实现的多个状态将数据存储在多个页中的存储单元。
例如，当MLC非易失性存储器中的存储单元使用两个比特存储多个页的数据时，使用相同的存储单元存储数据比特的页被称为绑定页(bindedpage)。存储单元可将数据存储在包括在特定块中的页中的绑定的最低有效位(LSB)页和最高有效位(MSB)页中。因此，可以以随机方式定位LSB页和MSB页。虽然本发明示例性实施例提供使用可使用两个比特存储单元实现的四个状态来存储数据比特的例子，但该例子应被视为用于帮助理解本发明的例子，可使用多个状态来将数据比特存储在多个页中，所述多个状态可使用两个以上的比特得以实现。
例如，如图5所示，在存储单元使用两个比特将数据存储到多个页中的两级MLC非易失性存储器的情况下，同一个存储单元被用于第(4N+0)页和第(4N+2)页。在这种情况下，LSB页是第(4N+0)页，MSB页是第(4N+2)页。
此外，根据本发明示例性实施例的非易失性存储器110可包括：第一区域111，存储数据；第二区域112，由在以下部分中描述的数据处理单元120将在第一区域111中存储的数据存储在所述第二区域112；第三区域113，包括空闲块。这里，第一区域111、第二区域112和第三区域113可至少包括一个块。
数据处理单元120将数据存储到非易失性存储器110的第一区域111。由于MLC非易失性存储器作为根据本发明示例性实施例的非易失性存储器110的例子，所以数据处理单元120将数据存储在与一个存储单元相应的LSB页中，然后将数据存储在与LSB页共享存储单元的MSB页中。
数据处理单元120确定将被写入的页是LSB页还是MSB页。如果被写入的页是LSB页，则数据被写入该页。如果被写入的页是MSB页，则存储在绑定的LSB页中的数据被存储在非易失性存储器110的第二区域中。
如上所述，当数据处理单元120将数据写入到MSB页时，在不被写入的存储在绑定的LSB页中的数据被存储在第二区域112中。这是为了防止绑定的LSB页中的数据丢失，在将数据写入到绑定的MSB页期间可能发生所述数据丢失。
更详细地，为了将存储单元的状态从11改变为01，当在存储单元从11至10的状态转变期间发生错误时，LSB页的数据比特从正确值1改变为0。此外，当在存储单元从11至00的状态转变期间发生错误时，LSB页的数据比特从正确值1改变为0。
因此，根据本发明示例性实施例，当数据处理单元120将数据写入到MSB页时，数据处理单元120将存储在绑定的LSB页中的数据写入到非易失性存储器110的第二区域112。这是为了防止其他页的数据丢失，将数据写入到共享存储单元的MLC非易失性存储器中的绑定页中的一个期间发生的错误可造成所述数据丢失。
此外，由于数据处理单元120将存储在LSB页中的数据写入到非易失性存储器110中的可维护数据的第二区域112，所以在突然断电的情况下可安全恢复数据。
在由数据处理单元120对绑定的LSB页和MSB页中的一个的写操作期间发生错误时，数据恢复单元130可恢复数据。
更详细的描述，在将数据写入到绑定的LSB页期间发生错误时，数据恢复单元130将相应的LSB页中的有效数据复制到在第三区域113中分配的空闲块。
此外，在将数据写入到绑定的MSB页期间发生错误时，数据恢复单元130将MSB页中的有效页复制到第三区域113分配的空闲块，并将绑定的LSB页复制到第二区域112分配的空闲块。当数据处理单元120将数据写入到MSB页时，存储到绑定的LSB页的数据被写入第二区域112。因此，在MSB页存在错误的情况下，存储在绑定的LSB页中的数据可被安全恢复。
图6是示出根据本发明示例性实施例的将数据写入到非易失性存储器的方法的流程图。在假定用户请求对非易失性存储器的写操作的前提下，对图6所示的写入数据的方法进行解释。
如图6所示，根据本发明示例性实施例的数据写入方法包括：第一操作，数据处理单元120将数据写入到特定LSB页(S110)。在该操作中，由数据处理单元120写入的LSB页可被预定或可以是随机的。
数据处理单元120确定在将数据写入到LSB页期间是否发生错误(S120)，如果存在错误，则将相应的LSB页中的有效数据复制到在非易失性存储器110的第三区域113中分配的空闲块(S130)。如果数据写入成功，则在操作S140将数据写入到与操作S110的LSB页绑定的的MSB页。
在该操作中，数据处理单元120将数据写入到MSB页。同时，数据处理单元120将在操作S110中被写入LSB页的数据写入到非易失性存储器110的第二区域112中的块。
如上所述，数据处理单元120在将数据写入到MSB页期间将存储在绑定的LSB页中的数据写入到第二区域112，以防止在MSB页的写入期间包含正确数据的LSB页的数据丢失。
图7是示出根据本发明示例性实施例的在非易失性存储器中的数据恢复方法的流程图。图7所示的数据恢复方法可理解为在将数据写入到非易失性存储器期间在断电之后恢复数据的方法。
如图7所示，根据本发明示例性实施例的数据恢复方法包括：第一步骤，数据恢复单元130扫描非易失性存储器110的第一区域111(S210)。
在数据扫描之后，数据恢复单元130确定是否存在包含错误的页。如果在S220发现具有错误的页，则确定该具有错误的页是否为MSB页(S230)。在该操作中，数据恢复单元130可使用存储在写入到相应页的数据的尾部中的标记值来确定具有错误的页，然而，由于这可以是帮助理解本发明的例子，所以并不限于这种方法。
如果MSB页中发生错误，则数据恢复单元130将有效页复制到在第三区域113中分配的预定空闲块(S240)，并恢复LSB页中的数据，所述LSB页通过将数据复制到第二区域112与有错误的MSB页共享存储单元(S250)。从第二区域112复制LSB页的恢复数据，原因是如图6所描述，在MSB页数据的写操作期间，绑定的LSB页数据被复制到第二区域112。
因此，根据本发明示例性实施例的防止非易失性存储器中的数据丢失的装置和方法可防止可由在将数据写入共享存储单元的多页中的一页期间发生的错误造成的一页中的数据丢失。此外，只有LSB页可用于防止由于MSB页的错误而造成的LSB页中的数据丢失，然而，该方法只利用非易失性存储器的一半空间。因此，随着第二区域的重新使用，本发明达到非易失性存储器空间的接近100％的利用率。
第二区域112只可用于存储特定数据，而非存储整个页。在这种情况下，可减少将LSB页数据存储到第二区域112的总开销。
本发明示例性实施例中使用的术语“单元”表示包括现场可编程门阵列(FPGA)或专用集成电路(ASIC)的硬件组件，并执行特定操作。然而术语“单元”不限于软件或硬件。单元可被构造以存储在可寻址的存储装置中或可被构造以执行一个或多个处理器。例如，单元可以包括：软件组件、面向对象的软件组件、类组件和任务组件。单元还可以包括：进程、函数、属性、过程、子程序、程序代码段、驱动程序、固件、微码、电路、数据、数据库、数据结构、表、数组和变量。在组件和单元中提供的功能可被组合为更少的组件和单元，或者可进一步被分离成另外的组件和单元。
尽管参照本发明示例性实施例具体表示和描述了本发明，但本领域的技术人员应该理解，本发明的范围由权利要求给出，而不是由前面的描述给出，落入权利要求范围内的所有的变化或者等同物被认为是包含在其中。因此，应该理解，上述的实施例在所有方面只是示出的目的，并不应该被理解为限制性目的。
如上所述，根据本发明的防止非易失性存储器的数据丢失的设备和方法，可观察到下列效果的一项或多项。
在MLC非易失性存储器中，LSB页数据被存储在另一区域，以防止由于MSB页错误而造成的LSB页的数据丢失。
此外，在MLC非易失性存储器的情况下，因为可避免由于MSB页错误而造成的LSB页的数据丢失，所以可提高MLC非易失性存储器的利用率。

Claims (16)

1、一种防止非易失性存储器装置的数据丢失的设备，包括：
非易失性存储器，包括使用多个状态将比特信息写入到包括在第一块中的第一页和第二页的存储单元，使用至少两个比特实现所述多个状态；
数据处理单元，在比特信息被写入到第一页之后，当比特信息被写入到第二页时，将第一页的比特信息写入到非易失性存储器中的第二块。
2、如权利要求1所述的设备，其中，第一页是最低有效位页，第二页是最高有效位页。
3、如权利要求1所述的设备，其中，非易失性存储器使用四个状态来表示第一页和第二页的比特信息，使用两个比特实现所述四个状态。
4、如权利要求1所述的设备，其中，如果将被写入的页是第一页，则数据处理单元写入数据，如果被写入的页不是第一页，则数据处理单元将已被写入到第一页的数据写入到第二块。
5、如权利要求4所述的设备，其中，当将数据写入到第一页期间发生错误时，数据处理单元将现有的有效页复制到非易失性存储器中的空闲块。
6、如权利要求1所述的设备，还包括：数据恢复单元，使用已写入到第二块的数据来恢复非易失性存储器的数据。
7、如权利要求6所述的设备，其中，数据恢复单元对非易失性存储器的第二块进行扫描，并且如果页包含错误，则确定第一页和第二页中哪页是有错误的页。
8、如权利要求7所述的设备，其中，数据恢复单元将现有块的有效页复制到非易失性存储器的空闲块，并且如果有错误的页是第二页，则将第一页从第二块复制到空闲块。
9、一种防止非易失性存储器装置的数据丢失的方法，包括：
将数据写入到非易失性存储器的第一页，所述非易失性存储器包括使用多个状态将比特信息写入到包括在第一块中的第一页和第二页的存储单元，使用至少两个比特实现所述多个状态；
在数据被写入到第一页之后，在数据被写入到第二页期间，将第一页的数据写入到非易失性存储器中的第二块。
10、如权利要求9所述的方法，其中，第一页是最低有效位页，第二页是最高有效位页。
11、如权利要求9所述的方法，其中，非易失性存储器使用四个状态来表示第一页和第二页的比特信息，使用两个比特实现所述四个状态。
12、如权利要求9所述的方法，其中，将第一页的数据写入到第二块的步骤包括：如果将被写入的页是第一页，则写入数据，如果被写入的页不是第一页，则将已被写入到第一页的数据写入到第二块。
13、如权利要求12所述的方法，其中，将已被写入到第一页的数据写入到第二块的步骤包括：当将数据写入到第一页期间发生错误时，将现有的有效页复制到非易失性存储器中的空闲块。
14、如权利要求9所述的方法，还包括：使用已写入到第二块的数据来恢复非易失性存储器的数据。
15、如权利要求14所述的方法，其中，恢复数据的步骤包括：对非易失性存储器的数据块进行扫描，并且如果页包含错误，则确定第一页和第二页中哪页包含错误。
16、如权利要求15所述的方法，其中，恢复数据的步骤包括：将现有块的有效页复制到非易失性存储器的空闲块，并且如果有错误的页是第二页，则将第一页从第二块复制到空闲块。
CN200810128107.9A 2007-07-04 2008-07-03 防止非易失性存储器中的数据丢失的设备和方法 Active CN101339806B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0067075 2007-07-04
KR1020070067075A KR101300821B1 (ko) 2007-07-04 2007-07-04 비휘발성 메모리의 데이터 손실을 방지하기 위한 장치 및방법
KR1020070067075 2007-07-04

Publications (2)

Publication Number Publication Date
CN101339806A true CN101339806A (zh) 2009-01-07
CN101339806B CN101339806B (zh) 2015-08-19

Family

ID=40213846

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810128107.9A Active CN101339806B (zh) 2007-07-04 2008-07-03 防止非易失性存储器中的数据丢失的设备和方法

Country Status (3)

Country Link
US (1) US8423706B2 (zh)
KR (1) KR101300821B1 (zh)
CN (1) CN101339806B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789422A (zh) * 2012-06-25 2012-11-21 记忆科技(深圳)有限公司 固态硬盘的数据写入方法及***
CN107037984A (zh) * 2013-12-27 2017-08-11 威盛电子股份有限公司 数据储存装置及其数据写入方法
CN107665174A (zh) * 2016-07-27 2018-02-06 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储***
CN108614744A (zh) * 2016-12-09 2018-10-02 北京京存技术有限公司 基于NAND flash的掉电保护方法和装置
WO2023071701A1 (zh) * 2021-10-26 2023-05-04 苏州浪潮智能科技有限公司 一种日志记录方法、装置及电子设备

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101662827B1 (ko) * 2010-07-02 2016-10-06 삼성전자주식회사 쓰기 패턴에 따라 데이터 블록의 쓰기 모드를 선택하는 메모리 시스템 및 그것의 데이터 쓰기 방법
US8738844B2 (en) * 2011-04-14 2014-05-27 Macronix International Co., Ltd. Program method, data recovery method, and flash memory using the same
KR101979392B1 (ko) 2012-05-17 2019-05-16 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102006995B1 (ko) 2012-11-22 2019-08-02 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR101994672B1 (ko) 2012-12-04 2019-07-01 삼성전자 주식회사 저장 장치 및 저장 장치의 동작 방법
KR20140100330A (ko) * 2013-02-06 2014-08-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
KR102106959B1 (ko) * 2013-02-21 2020-05-07 에프아이오 세미컨덕터 테크놀로지스, 엘엘씨 멀티 레벨 셀 비휘발성 메모리 시스템
KR20140147582A (ko) 2013-06-20 2014-12-30 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
CN107341071A (zh) * 2013-08-23 2017-11-10 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
KR20160075165A (ko) 2014-12-19 2016-06-29 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6347051B2 (en) * 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US20060161725A1 (en) * 2005-01-20 2006-07-20 Lee Charles C Multiple function flash memory system
KR100389867B1 (ko) 2001-06-04 2003-07-04 삼성전자주식회사 플래시 메모리 관리방법
US7010645B2 (en) 2002-12-27 2006-03-07 International Business Machines Corporation System and method for sequentially staging received data to a write cache in advance of storing the received data
KR100638638B1 (ko) 2004-09-03 2006-10-26 명지대학교 산학협력단 플래시 메모리의 제어 방법
US7275140B2 (en) * 2005-05-12 2007-09-25 Sandisk Il Ltd. Flash memory management method that is resistant to data corruption by power loss
JP4842563B2 (ja) * 2005-05-16 2011-12-21 パナソニック株式会社 メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法
KR100721012B1 (ko) 2005-07-12 2007-05-22 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것의 프로그램 방법
KR100894809B1 (ko) * 2006-09-22 2009-04-24 삼성전자주식회사 메모리 시스템 및 그것의 프로그램 방법
KR100850515B1 (ko) 2007-01-24 2008-08-05 삼성전자주식회사 멀티레벨 셀 플래시 메모리를 갖는 메모리 시스템 및그것의 프로그램 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102789422A (zh) * 2012-06-25 2012-11-21 记忆科技(深圳)有限公司 固态硬盘的数据写入方法及***
CN107037984A (zh) * 2013-12-27 2017-08-11 威盛电子股份有限公司 数据储存装置及其数据写入方法
CN107665174A (zh) * 2016-07-27 2018-02-06 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储***
CN107665174B (zh) * 2016-07-27 2021-04-27 爱思开海力士有限公司 具有非易失性存储器和易失性存储器的存储***
CN108614744A (zh) * 2016-12-09 2018-10-02 北京京存技术有限公司 基于NAND flash的掉电保护方法和装置
CN108614744B (zh) * 2016-12-09 2021-12-03 北京兆易创新科技股份有限公司 基于NAND flash的掉电保护方法和装置
WO2023071701A1 (zh) * 2021-10-26 2023-05-04 苏州浪潮智能科技有限公司 一种日志记录方法、装置及电子设备

Also Published As

Publication number Publication date
US8423706B2 (en) 2013-04-16
US20090013139A1 (en) 2009-01-08
KR101300821B1 (ko) 2013-08-26
CN101339806B (zh) 2015-08-19
KR20090002812A (ko) 2009-01-09

Similar Documents

Publication Publication Date Title
CN101339806B (zh) 防止非易失性存储器中的数据丢失的设备和方法
US7573754B2 (en) Nonvolatile memory, apparatus and method for determining data validity of the same
KR20130010343A (ko) 플래시 메모리 장치
CN112997139B (zh) 存储器子***中的数据擦除
US20230289285A1 (en) Managing power loss recovery using an oldest section write policy for an address mapping table in a memory sub-system
US20220066651A1 (en) Asychronous power loss handling using dummy writes in memory devices
US11940912B2 (en) Managing power loss recovery using a dirty section write policy for an address mapping table in a memory sub-system
CN111984462B (zh) 无预警断电复原管理方法、记忆装置、控制器及电子装置
JP4634404B2 (ja) 不揮発性メモリ、そのためのデータ有効性を判断する装置及び方法
US11740987B2 (en) Automatic chip initialization retry
US12014074B2 (en) System and method for storing dump data
US11698867B2 (en) Using P2L mapping table to manage move operation
US11942160B2 (en) Performing a program operation based on a high voltage pulse to securely erase data
US20240071462A1 (en) Efficient periodic backend refresh reads for reducing bit error rate in memory devices
US20230186995A1 (en) Performing data integrity checks to identify defective wordlines
US20240069748A1 (en) Reducing bit error rate in memory devices
US11929138B2 (en) Recovery management of retired super management units
US20240062840A1 (en) Read verification cadence and timing in memory devices
TW202343241A (zh) 用以存取一快閃記憶體模組的方法、快閃記憶體控制器以及電子裝置
CN113126899A (zh) 完全多平面操作启用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant