KR20140100330A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20140100330A
KR20140100330A KR1020130013506A KR20130013506A KR20140100330A KR 20140100330 A KR20140100330 A KR 20140100330A KR 1020130013506 A KR1020130013506 A KR 1020130013506A KR 20130013506 A KR20130013506 A KR 20130013506A KR 20140100330 A KR20140100330 A KR 20140100330A
Authority
KR
South Korea
Prior art keywords
data
write request
host
memory device
write
Prior art date
Application number
KR1020130013506A
Other languages
English (en)
Inventor
이진혁
우영재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130013506A priority Critical patent/KR20140100330A/ko
Priority to US14/155,570 priority patent/US20140223084A1/en
Publication of KR20140100330A publication Critical patent/KR20140100330A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 불 휘발성 메모리 장치 및 메모리 제어기를 포함하는 메모리 시스템의 동작 방법을 제공하며, 상기 동작 방법은 호스트 쓰기 요청이 랜덤 쓰기 요청인 지의 여부를 판별하고, 상기 호스트 쓰기 요청이 랜덤 쓰기 요청인 경우, 상기 불 휘발성 메모리 장치의 선택된 워드 라인의 하위 페이지를 상기 불 휘발성 메모리 장치의 복구 가능한 데이터로 프로그램하고, 상기 하위 페이지의 프로그램 이후 상기 입력된 쓰기 요청에 대응하는 쓰기 데이터를 상기 선택된 워드 라인의 상위 페이지에 프로그램하는 것을 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 불 휘발성 메모리 장치를 포함하는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
반도체 메모리는, 일반적으로, 위성에서 소비자 전자 기술까지의 범위에 속하는 마이크로프로세서를 기반으로 한 응용 및 컴퓨터와 같은 디지털 로직 설계의 가장 필수적인 마이크로 전자 소자이다. 그러므로, 높은 집적도 및 빠른 속도를 위한 축소(scaling)를 통해 얻어지는 프로세스 향상 및 기술 개발을 포함한 반도체 메모리의 제조 기술의 진보는 다른 디지털 로직 계열의 성능 기준을 확립하는 데 도움이 된다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치와 불 휘발성 반도체 메모리 장치로 나뉘어진다. 휘발성 반도체 메모리 장치에 있어서, 로직 정보는 스태틱 랜덤 액세스 메모리의 경우 쌍안정 플립-플롭의 로직 상태를 설정함으로써 또는 다이나믹 랜덤 액세스 메모리의 경우 커패시터의 충전을 통해 저장된다. 휘발성 반도체 메모리 장치의 경우, 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단될 때 데이터는 소실된다.
MROM, PROM, EPROM, EEPROM, PRAM, 등과 같은 불 휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 불 휘발성 메모리 데이터 저장 상태는 사용되는 제조 기술에 따라 영구적이거나 재프로그램 가능하다. 불 휘발성 반도체 메모리 장치는 컴퓨터, 항공 전자 공학, 통신, 그리고 소비자 전자 기술 산업과 같은 넓은 범위의 응용에서 프로그램 및 마이크로코드의 저장을 위해서 사용된다. 단일 칩에서 휘발성 및 불 휘발성 메모리 저장 모드들의 조합이 빠르고 재프로그램 가능한 불 휘발성 메모리를 요구하는 시스템에서 불 휘발성 RAM (nvRAM)과 같은 장치들에서 또한 사용 가능하다. 게다가, 응용 지향 업무를 위한 성능을 최적화시키기 위해 몇몇 추가적인 로직 회로를 포함하는 특정 메모리 구조가 개발되어 오고 있다.
불 휘발성 반도체 메모리 장치에 있어서, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 않아서 일반 사용자들이 기억 내용을 새롭게 하기가 용이하지 않다. 이에 반해, EEPROM, PRAM, 등과 같은 불 휘발성 반도체 메모리 장치들은 전기적으로 소거 및 쓰기가 가능하므로 계속적인 갱신이 필요한 시스템 프로그래밍(system programming)이나 보조 기억 장치로의 응용이 확대되고 있다.
본 발명의 목적은 프로그램 성능을 향상시킬 수 있는 메모리 시스템 및 그것의 동작 방법을 제공하는 것이다.
본 발명의 일 특징은 불 휘발성 메모리 장치 및 메모리 제어기를 포함하는 메모리 시스템의 동작 방법을 제공하는 것이며, 상기 동작 방법은 호스트 쓰기 요청이 랜덤 쓰기 요청인 지의 여부를 판별하고, 상기 호스트 쓰기 요청이 랜덤 쓰기 요청인 경우, 상기 불 휘발성 메모리 장치의 선택된 워드 라인의 하위 페이지를 상기 불 휘발성 메모리 장치의 복구 가능한 데이터로 프로그램하고, 상기 하위 페이지의 프로그램 이후 상기 입력된 쓰기 요청에 대응하는 쓰기 데이터를 상기 선택된 워드 라인의 상위 페이지에 프로그램하는 것을 포함한다.
예시적인 실시예에 있어서, 상기 복구 가능한 데이터는 상기 불 휘발성 메모리 장치의 메모리 블록들 중 가비지 콜렉션 대상인 메모리 블록에 저장된 유휴 데이터이다.
예시적인 실시예에 있어서, 상기 가비지 콜렉션 대상인 메모리 블록은 마지막 유효 데이터에 대응하는 쓰기 데이터가 정상적으로 프로그램된 후 소거된다.
예시적인 실시예에 있어서, 상기 복구 가능한 데이터는 상기 메모리 제어기의 메타 데이터이다.
예시적인 실시예에 있어서, 상기 상위 페이지가 상기 쓰기 데이터로 프로그램될 때 파워-오프가 발생한 후, 상기 상위 페이지에 대응하는 하위 페이지의 데이터는 상기 가비지 콜렉션 대상인 메모리 블록으로부터 복구된다.
예시적인 실시예에 있어서, 상기 동작 방법은 상기 호스트 쓰기 요청이 랜덤 쓰기 요청이 아닌 경우, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 지의 여부를 판별하고, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 것으로 판별될 때, 상기 쓰기 데이터의 첫 번째 페이지 데이터가 프로그램될 저장 공간의 하위 페이지를 백업하고, 상기 쓰기 데이터를 순차적으로 프로그램하는 것을 더 포함한다.
예시적인 실시예에 있어서, 상기 동작 방법은 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하지 않는 것으로 판별될 때, 상기 불 휘발성 메모리 장치에 상기 쓰기 데이터를 순차적으로 프로그램하는 것을 더 포함한다.
예시적인 실시예에 있어서, 상기 동작 방법은 상기 호스트 쓰기 요청이 랜덤 쓰기 요청인 경우, 상기 가비지 콜렉션 대상인 메모리 블록이 존재하는 지의 여부를 판별하는 것을 더 포함한다.
예시적인 실시예에 있어서, 상기 동작 방법은 상기 가비지 콜렉션 대상인 메모리 블록이 존재하지 않을 때, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 지의 여부를 판별하고, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 것으로 판별될 때, 상기 쓰기 데이터가 프로그램될 저장 공간의 하위 페이지를 백업하고, 상기 쓰기 데이터를 프로그램하는 것을 더 포함한다.
예시적인 실시예에 있어서, 상기 동작 방법은 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하지 않는 것으로 판별될 때, 상기 쓰기 데이터를 프로그램하는 것을 더 포함한다.
본 발명의 예시적인 실시예들에 의하면, LSB 페이지에 복구 가능한 데이터를 프로그램하고 MSB 페이지에 유저 데이터를 프로그램함으로써 LSB 페이지 백업 동작을 생략하는 것이 가능하며, 그 결과 메모리 시스템의 성능 및 수명을 향상시킬 수 있다.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다.
도 3은 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
도 4는 본 발명의 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법을 개략적으로 보여주는 흐름도이다.
도 5는 도 4의 랜덤 쓰기 요청시 데이터 흐름을 보여주는 도면이다.
도 6은 본 발명에 따른 메모리 시스템의 MSB 프로그램 동작에서 프로그램 페일 또는 파워-오프가 발생한 경우를 보여주는 도면이다.
도 7은 본 발명의 다른 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법을 개략적으로 보여주는 흐름도이다.
도 8은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다.
도 9는 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 10은 도 9에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이다.
도 11은 도 9에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
도 12는 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다.
도 13은 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다.
도 14는 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.
도 15는 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
도 16은 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 17은 도 15의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소를 나타낸다.
본 명세서에서 ‘및/또는’이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, ‘연결되는/결합되는’이란 표현은 다른 구성요소와 직접적으로 연결되거나 다른 구성요소를 통해 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 ‘포함한다’ 또는 ‘포함하는’으로 언급된 구성요소, 단계, 동작 및 소자는 하나 이상의 다른 구성요소, 단계, 동작, 소자 및 장치의 존재 또는 추가를 의미한다.
도 1은 본 발명의 예시적인 실시예에 따른 메모리 시스템을 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(1000)은 메모리 제어기(1200)와 멀티-비트/멀티-레벨 메모리 장치로서 불 휘발성 메모리 장치(1400)를 포함한다. 메모리 제어기(1200)는 외부(예를 들면, 호스트)로부터의 요청(예를 들면, 쓰기 요청, 읽기 요청, 등)에 응답하여 불 휘발성 메모리 장치(1400)를 제어한다. 메모리 제어기(1200)는 외부 요청없이 내부적인 요청(예를 들면, 서든 파워-오프와 관련된 동작, 웨어-레벨링 동작, 읽기 교정 (read reclaim) 동작, 등)에 따라 불 휘발성 메모리 장치(1400)를 제어한다. 메모리 제어기(1200)의 내부적인 요청에 대응하는 동작은 호스트의 요청이 처리된 후 호스트의 타임아웃 구간 내에서 행해질 것이다. 또는, 메모리 제어기(1200)의 내부적인 요청에 대응하는 동작은 메모리 제어기(1200)의 유휴 시간에 행해질 수 있다. 불 휘발성 메모리 장치(1400)는 메모리 제어기(1200)의 제어에 응답하여 동작하며, 데이터 정보를 저장하는 일종의 저장 매체로서 사용된다. 저장 매체는 하나 또는 그 보다 많은 메모리 칩들로 구성될 수 있다. 불 휘발성 메모리 장치(1400)와 메모리 제어기(1200)는 하나 또는 그 보다 많은 채널들을 통해 통신한다. 불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치를 포함한다.
불 휘발성 메모리 장치(1400)가 셀 당 2-비트 데이터를 저장하는 메모리 장치인 경우, 각 워드 라인에 연결된 메모리 셀들에는 2-페이지 데이터(이하, LSB 페이지 데이터 및 MSB 페이지 데이터라 칭함)가 저장될 것이다. 불 휘발성 메모리 장치(1400)의 MSB 페이지 프로그램 동작 동안 파워-오프가 발생하거나 MSB 페이지 프로그램 페일이 발생하는 경우, LSB 페이지 데이터가 변형될 수 있다. 그러한 까닭에, 불 휘발성 메모리 장치(1400)의 MSB 페이지 프로그램 동작이 수행되기 이전에, LSB 페이지 데이터를 별도의 저장 공간에 백업할 필요가 있다. 다시 말해서, MSB 페이지 프로그램 동작은 LSB 페이지 데이터를 읽고, 읽혀진 LSB 페이지 데이터를 별도의 저장 공간에 프로그램하고, MSB 페이지 데이터를 프로그램하는 동작들을 포함할 것이다. 이러한 프로그램 방식은 LSB 페이지 데이터에 대한 추가적인 읽기 및 쓰기 동작들로 인해 성능 및 수명 저하를 초래할 것이다.
본 발명의 경우, 메모리 제어기(1200)는 LSB 페이지에는 복구 가능한 데이터가 프로그램되고 MSB 페이지에는 호스트에 의해서 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 이러한 경우, 호스트에 의해서 쓰기 요청된 데이터 즉, MSB 페이지 데이터 프로그램시 파워-오프가 발생하거나 MSB 페이지 데이터의 프로그램 실패가 발생하더라도, LSB 페이지에 프로그램된 데이터는 복구될 수 있다. 그 이유는 LSB 페이지에 복구 가능하는 데이터가 프로그램되어 있기 때문이다. 여기서, LSB 페이지에 프로그램된 복구 가능하는 데이터는 가비지 콜렉션 데이터, 메타 데이터, 또는 그와 같은 것일 것이다. 가비지 콜렉션 데이터는 가비지 콜렉션 대상의 메모리 블록에 저장된 유효한 데이터일 것이다. 가비지 콜렉션 대상의 메모리 블록에 저장된 유효한 데이터는 가비지 콜렉션이 행해질 때까지 유효하게 유지될 것이다. 따라서, 호스트에 의해서 쓰기 요청된 데이터 즉, MSB 페이지 데이터 프로그램시 파워-오프가 발생하거나 MSB 페이지 데이터의 프로그램 실패가 발생하더라도, LSB 페이지에 프로그램된 데이터를 복구하는 것이 가능하다. 또한, MSB 페이지 데이터의 프로그램 동작시 LSB 페이지 데이터를 별도의 저장 공간으로 복사할 필요가 없다.
예시적인 실시예에 있어서, 메모리 제어기(1200)와 불 휘발성 메모리 장치(1400)는 멀티-미디어 카드(multi-media card: MMC)를 구성하거나, 휴대용 전자 장치의 보드에 직접 실장되는 내장형 멀티-미디어 카드(embedded MMC: eMMC)를 구성할 것이다.
도 2는 도 1에 도시된 메모리 제어기를 개략적으로 보여주는 블록도이다. 도 2를 참조하면, 메모리 제어기(1200)는 제 1 인터페이스로서 호스트 인터페이스(1210), 제 2 인터페이스로서 메모리 인터페이스(1220), 중앙 처리 장치(1230), 버퍼 메모리(1240), 그리고 ECC 회로(1250)를 포함한다.
호스트 인터페이스(1210)는 외부(또는, 호스트)와 인터페이스하도록 구성된다. 메모리 인터페이스(1220)는 도 1에 도시된 불 휘발성 메모리 장치(1400)와 인터페이스하도록 구성된다. CPU(1230)는 메모리 제어기(1200)의 전반적인 동작을 제어하도록 구성된다. 예를 들면, CPU(1230)는 플래시 변환 계층(Flash Translation Layer: FTL)과 같은 펌웨어를 운용하도록 구성된다. 플래시 변환 계층(FTL)은 다양한 기능들을 수행한다. 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 동작, 읽기 교정 동작, 에러 정정 동작, 등을 수행하는 다양한 계층들을 포함할 것이다.
CPU(1230) (또는, CPU(1230)에 의해서 운용되는 플래시 변환 계층(FTL))은 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, CPU(1230) (또는, CPU(1230)에 의해서 운용되는 플래시 변환 계층(FTL))은 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 이는 이후 상세히 설명될 것이다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, CPU(1230) (또는, CPU(1230)에 의해서 운용되는 플래시 변환 계층(FTL))은 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, CPU(1230) (또는, CPU(1230)에 의해서 운용되는 플래시 변환 계층(FTL))은 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 이는 이후 상세히 설명될 것이다.
예시적인 실시예에 있어서, 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지의 여부는 호스트에 의해서 쓰기 요청된 데이터의 크기를 기준으로 판별될 수 있다. 하지만, 본 발명이 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다.
버퍼 메모리(1240)는 호스트 인터페이스(1210)를 통해 외부로 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 메모리 인터페이스(1220)를 통해 불 휘발성 메모리 장치(1400)로부터 전달되는 데이터를 임시 저장하는 데 사용된다. 버퍼 메모리(1240)는 불 휘발성 메모리 장치(1400)를 제어하는 데 필요한 정보(예를 들면, 어드레스 맵핑 정보, 등)를 저장하는 데 사용된다. 예를 들면, 버퍼 메모리(1240)는 DRAM, SRAM, 또는 DRAM과 SRAM의 조합으로 구성될 수 있다. 하지만, 버퍼 메모리(1240)로서 사용되는 메모리 장치가 여기에 개시된 것에 국한되지 않음은 잘 이해될 것이다. ECC 회로(1250)는 불 휘발성 메모리 장치(1400)에 저장될 데이터를 부호화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 복호화하도록 구성될 것이다.
예시적인 실시예에 있어서, 메모리 제어기(1200)는, 비록 도면에는 도시되지 않았지만, 불 휘발성 메모리 장치(1400)에 저장될 데이터를 랜덤화하도록 그리고 불 휘발성 메모리 장치(1400)로부터 읽혀진 데이터를 디-랜덤화하도록 구성된 랜덤화기를 더 포함할 것이다. 랜덤화기의 일예가 미국특허공개번호 제2010/0088574호에 "DATA STORAGE SYSTEM AND DEVICE WITH RANDOMIZER/DE-RANDOMIZER"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
예시적인 실시예에 있어서, 호스트 인터페이스(1210)는 컴퓨터 버스 표준들, 스토리지 버스 표준들, iFCPPeripheral 버스 표준들, 등 중 하나 또는 그 보다 많은 것들의 조합으로 구성될 수 있다. 컴퓨터 버스 표준들(computer bus standards)은 S-100 bus, Mbus, Smbus, Q-Bus, ISA, Zorro II, Zorro III, CAMAC, FASTBUS, LPC, EISA, VME, VXI, NuBus, TURBOchannel, MCA, Sbus, VLB, PCI, PXI, HP GSC bus, CoreConnect, InfiniBand, UPA, PCI-X, AGP, PCIe, Intel QuickPath Interconnect, Hyper Transport, 등을 포함한다. 스토리지 버스 표준들(Storage bus standards)은 ST-506, ESDI, SMD, Parallel ATA, DMA, SSA, HIPPI, USB MSC, FireWire(1394), Serial ATA, eSATA, SCSI, Parallel SCSI, Serial Attached SCSI, Fibre Channel, iSCSI, SAS, RapidIO, FCIP, 등을 포함한다. iFCPPeripheral 버스 표준들(iFCPPeripheral bus standards)은 Apple Desktop Bus, HIL, MIDI, Multibus, RS-232, DMX512-A, EIA/RS-422, IEEE-1284, UNI/O, 1-Wire, I2C, SPI, EIA/RS-485, USB, Camera Link, External PCIe, Light Peak, Multidrop Bus, 등을 포함한다.
도 3은 도 1에 도시된 불 휘발성 메모리 장치를 개략적으로 보여주는 블록도이다.
불 휘발성 메모리 장치(1400)는, 예를 들면, 낸드 플래시 메모리 장치일 것이다. 하지만, 본 발명이 낸드 플래시 메모리 장치에 국한되지 않음은 잘 이해될 것이다. 예를 들면, 불 휘발성 메모리 장치(1400)는 노아 플래시 메모리 장치, 저항성 램(Resistive Random Access Memory: RRAM) 장치, 상변화 메모리(Phase-Change Memory: PRAM) 장치, 자기저항 메모리(Magnetoresistive Random Access Memory: MRAM) 장치, 강유전체 메모리(Ferroelectric Random Access Memory: FRAM) 장치, 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory: STT-RAM), 또는 그와 같은 것으로 구성될 수 있다. 또한, 본 발명의 불 휘발성 메모리 장치(1400)는 3차원 어레이 구조를 갖도록 구현될 수 있다. 3차원 어레이 구조를 갖는 불 휘발성 메모리 장치는 수직 낸드 플래시 메모리 장치라 불린다. 본 발명은 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치 뿐만 아니라, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash, "CTF"라 불림) 메모리 장치에도 모두 적용 가능하다.
도 3을 참조하면, 불 휘발성 메모리 장치(1400)는 메모리 셀 어레이(1410), 어드레스 디코더(1420), 전압 발생기(1430), 제어 로직(1440), 페이지 버퍼 회로(1450), 그리고 입출력 인터페이스(1460)를 포함한다.
메모리 셀 어레이(1410)는 행들(예를 들면, 워드 라인들)과 열들(예를 들면, 비트 라인들)의 교차 영역들에 배열된 메모리 셀들을 포함할 것이다. 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장할 것이다. 어드레스 디코더(1420)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)의 행들(예를 들면, 워드 라인들, 스트링 선택 라인(들), 접지 선택 라인(들), 공통 소오스 라인, 등)의 선택 및 구동을 행한다. 전압 발생기(1430)는 제어 로직(1440)에 의해서 제어되며, 각 동작에 필요한 전압들(예를 들면, 고전압, 프로그램 전압, 읽기 전압, 검증 전압, 소거 전압, 패스 전압, 벌크 전압, 등)을 발생한다. 전압 발생기(1430)에 의해서 생성된 전압들은 어드레스 디코더(1420)를 통해 메모리 셀 어레이(1410)에 제공된다. 제어 로직(1440)은 불 휘발성 메모리 장치(1400)의 전반적인 동작을 제어하도록 구성된다.
페이지 버퍼 회로(1450)는 제어 로직(1440)에 의해서 제어되며, 메모리 셀 어레이(1410)로부터 데이터를 읽도록 또는 프로그램 데이터에 따라 메모리 셀 어레이(1410)의 열들(예를 들면, 비트 라인들)을 구동하도록 구성된다. 페이지 버퍼 회로(1450)는 비트 라인들 또는 비트 라인 쌍들에 각각 대응하는 복수의 페이지 버퍼들로 구성될 것이다. 페이지 버퍼들 각각은 복수의 래치들을 포함한다. 입출력 인터페이스(1460)는 제어 로직(1440)에 의해서 제어되며, 외부(예를 들면, 도 2의 메모리 제어기(1210))와 인터페이스하도록 구성된다. 비록 도면에는 도시되지 않았지만, 입출력 인터페이스(1460)는 페이지 버퍼들을 선택하기 위한 열 선택기, 데이터를 입력받는 입력 버퍼, 데이터를 출력하는 출력 버퍼, 그리고 그와 같은 것을 포함할 것이다.
도 4는 본 발명의 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법을 개략적으로 보여주는 흐름도이다. 도 5는 도 4의 랜덤 쓰기 요청시 데이터 흐름을 보여주는 도면이다. 이하, 본 발명의 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법이 참조 도면들에 의거하여 상세히 설명될 것이다.
S100 단계에서, 메모리 시스템(1000)은 호스트로부터 쓰기 요청을 입력받는다. S110 단계에서, 메모리 시스템(1000)의 메모리 제어기(1200)는 호스트의 쓰기 요청이 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청인 경우, 절차는 S120 단계로 진행할 것이다. S120 단계에서, 메모리 제어기(1200)는 LSB 페이지의 복사가 요구되는 지의 여부를 판별할 것이다. 예를 들면, 메모리 제어기(1200)는 현재 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 MSB 페이지인 지의 여부를 판별할 것이다. 이는 이전에 쓰여진 데이터의 마지막 페이지 데이터가 LSB 페이지 데이터임을 의미한다. LSB 페이지 데이터의 복사없이 MSB 페이지 데이터가 프로그램되는 경우, LSB 페이지 데이터는 MSB 페이지 데이터의 프로그램 페일 또는 MSB 페이지 프로그램 동작시 파워-오프가 발생할 때 손상될 것이다.
순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 MSB 페이지 데이터인 경우, 절차는 S130 단계로 진행할 것이다. S130 단계에서, 순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 프로그램될 저장 공간의 LSB 페이지 데이터는 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)의 별도의 저장 공간으로 복사될 것이다. 이후, 절차는 S140 단계로 진행할 것이다. S120 단계를 다시 참조하면, 순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 LSB 페이지 데이터인 경우, 절차는 S140 단계로 진행할 것이다. S140 단계에서, 호스트에 의해서 쓰기 요청된 데이터, 즉 순차 쓰기 데이터는 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)에 순차적으로 프로그램될 것이다. 이후, 절차는 종료될 것이다.
다시 S110 단계를 참조하면, 호스트의 쓰기 요청이 순차 쓰기 요청이 아닌 경우, 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청인 경우, 절차는 S150 단계로 진행할 것이다. S150 단계에서, 메모리 제어기(1200)는 LSB 페이지에 복구 가능한 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 예를 들면, 도 5를 참조하면, 호스트의 쓰기 요청이 랜덤 쓰기 요청인 경우, 먼저, 메모리 제어기(1200)는 가비지 콜렉션 대상의 메모리 블록(이하, 희생 블록이라 칭함)과 쓰기 요청된 데이터가 저장될 메모리 블록(이하, 쓰기 블록이라 칭함)을 선택할 것이다. 그 다음에, 메모리 제어기(1200)는 희생 블록의 유효한 페이지 데이터가 쓰기 블록의 LSB 페이지에 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다(①). 여기서, 희생 블록로부터 복사된 LSB 페이지 데이터는 복구 가능한 데이터일 것이다. 즉, 가비지 콜렉션 대상인 희생 블록에 저장된 유효 데이터가 희생 블록이 소거되기 전까지 유효하게 유지될 것이다.
희생 블록의 유효한 페이지 데이터가 쓰기 블록의 LSB 페이지에 프로그램된 후, 절차는 S160 단계로 진행할 것이다. S160 단계에서, 메모리 제어기(1200)는 MSB 페이지에 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 예를 들면, 도 5를 참조하면, 메모리 제어기(1200)는 희생 블록의 유효한 페이지 데이터가 프로그램된 쓰기 블록의 저장 공간에 쓰기 요청된 데이터가 MSB 페이지 데이터로서 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다(②). 이후, 절차는 종료될 것이다.
앞서의 설명에 따르면, 쓰기 블록에 프로그램된 그리고 희생 블록으로부터 복사된 LSB 페이지 데이터는 MSB 페이지 데이터의 프로그램 페일 또는 MSB 페이지 프로그램 동작시 파워-오프가 발생할 때 희생 블록으로부터 복구될 것이다. 따라서, MSB 페이지 데이터의 프로그램 동작시 LSB 페이지에 대한 백업 동작이 생략될 것이다.
예시적인 실시예에 있어서, 랜덤 쓰기 동작이 요청될 때마다, 희생 블록의 유효한 데이터는 쓰기 블록에 LSB 페이지 데이터로서 프로그램되고 쓰기 요청된 데이터는 희생 블록의 유효 데이터가 LSB 페이지에 프로그램된 저장 공간에 MSB 페이지 데이터로서 프로그램될 것이다.
예시적인 실시예에 있어서, 희생 블록의 마지막 유효한 데이터가 복사되는 경우, 희생 블록은 마지막 유효한 데이터가 프로그램된 저장 공간에 호스트의 쓰기 요청된 데이터로서 MSB 페이지 데이터가 프로그램된 후 소거될 것이다.
도 6은 본 발명에 따른 메모리 시스템의 MSB 프로그램 동작에서 프로그램 페일 또는 파워-오프가 발생한 경우를 보여주는 도면이다.
도 6을 참조하면, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 먼저, 쓰기 블록의 LSB 페이지에는 희생 블록의 유효한 데이터가 프로그램될 것이다(①). 그 다음에, 쓰기 요청된 데이터(WRD1)는 희생 블록의 유효 데이터가 LSB 페이지에 프로그램된 저장 공간에 MSB 페이지 데이터로서 프로그램될 것이다(②). 앞서 설명된 동작들은 랜덤 쓰기 동작이 요청될 때마다 반복될 것이다. 예를 들면, 호스트의 쓰기 요청된 데이터(WRD2)가 랜덤 쓰기 데이터인 경우, 쓰기 블록의 LSB 페이지에는 희생 블록의 유효한 데이터가 프로그램될 것이다(③). 그 다음에, 쓰기 요청된 데이터(WRD2)는 희생 블록의 유효 데이터가 LSB 페이지에 프로그램된 저장 공간에 MSB 페이지 데이터로서 프로그램될 것이다(④). 만약 쓰기 요청된 데이터(WRD2)의 프로그램 동작시 파워-오프가 발생하거나 쓰기 요청된 데이터(WRD2)의 프로그램 실패가 발생하면, LSB 페이지 데이터는 변경/손상될 것이다. 하지만, 변경/손실될 LSB 페이지 데이터가 희생 블록에 저장되어 있기 때문에, 변경/손상된 LSB 페이지 데이터는 희생 블록으로부터 복구될 것이다.
예시적인 실시예에 있어서, 희생 블록의 유효 데이터 대신 메모리 제어기(1200)의 메타 데이터가 랜덤 쓰기 요청시 LSB 페이지 데이터로서 사용될 수 있다.
예시적인 실시예에 있어서, 희생 블록의 유효 데이터는 읽기 동작과 프로그램 동작을 통해 쓰기 블록에 저장될 것이다. 이때, 희생 블록으로부터 읽혀진 유효 데이터는 메모리 제어기(1200)로 제공되고, 메모리 제어기(1200)는 읽혀진 데이터에 대한 에러 정정 동작을 수행하고, 에러 정정된 데이터가 불 휘발성 메모리 장치(1400)로 제공될 것이다. 불 휘발성 메모리 장치(1400)에 제공된 에러 정정된 데이터는 LSB 페이지 데이터로서 쓰기 블록에 저장될 것이다. 또는, 희생 블록으로부터 읽혀진 유효 데이터는 메모리 제어기(1200)의 에러 정정 동작 없이 불 휘발성 메모리 장치(1400) 내의 읽기 동작과 프로그램 동작을 통해 쓰기 블록에 저장될 것이다.
예시적인 실시예에 있어서, 호스트의 쓰기 요청이 랜덤 쓰기 요청이고 희생 블록이 빈번한 덮어쓰기로 인해 존재하지 않는 경우, 랜덤 쓰기 데이터는 LSB 페이지 또는 MSB 페이지에 프로그램될 것이다. 이때, 랜덤 쓰기 데이터가 MSB 페이지에 쓰여지는 경우, 이전에 쓰여진 LSB 페이지 데이터는 불 휘발성 메모리 장치(1400)의 별도의 저장 공간에 복사될 것이다. 이전에 쓰여진 LSB 페이지 데이터가 불 휘발성 메모리 장치(1400)의 별도의 저장 공간에 복사된 후, MSB 페이지 프로그램 동작이 수행될 것이다.
도 7은 본 발명의 다른 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법을 개략적으로 보여주는 흐름도이다. 이하, 본 발명의 다른 예시적인 실시예에 따른 메모리 시스템의 프로그램 방법이 참조 도면들에 의거하여 상세히 설명될 것이다.
S200 단계에서, 메모리 시스템(1000)은 호스트로부터 쓰기 요청을 입력받는다. S210 단계에서, 메모리 시스템(1000)의 메모리 제어기(1200)는 호스트의 쓰기 요청이 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청인 경우, 절차는 S220 단계로 진행할 것이다. S220 단계에서, 메모리 제어기(1200)는 LSB 페이지의 복사가 요구되는 지의 여부를 판별할 것이다. 예를 들면, 메모리 제어기(1200)는 현재 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 MSB 페이지인 지의 여부를 판별할 것이다. 이는 이전에 쓰여진 데이터의 마지막 페이지 데이터가 LSB 페이지 데이터임을 의미한다. LSB 페이지 데이터의 복사없이 MSB 페이지 데이터가 프로그램되는 경우, LSB 페이지 데이터는 MSB 페이지 데이터의 프로그램 페일 또는 MSB 페이지 프로그램 동작시 파워-오프가 발생할 때 손상될 것이다.
순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 MSB 페이지 데이터인 경우, 절차는 S230 단계로 진행할 것이다. S230 단계에서, 순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 프로그램될 저장 공간의 LSB 페이지 데이터는 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)의 별도의 저장 공간으로 복사될 것이다. 이후, 절차는 S240 단계로 진행할 것이다. S220 단계를 다시 참조하면, 순차 쓰기 요청시 입력된 데이터의 첫 번재 페이지 데이터가 LSB 페이지 데이터인 경우, 절차는 S240 단계로 진행할 것이다. S240 단계에서, 호스트에 의해서 쓰기 요청된 데이터, 즉 순차 쓰기 데이터는 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)에 순차적으로 프로그램될 것이다. 이후, 절차는 종료될 것이다.
다시 S210 단계를 참조하면, 호스트의 쓰기 요청이 순차 쓰기 요청이 아닌 경우, 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청인 경우, 절차는 S250 단계로 진행할 것이다. S250 단계에서, 메모리 제어기(1500)는 희생 블록이 존재하는 지의 여부를 판별할 것이다. 앞서 설명된 바와 같이, 작업 특성 상 덮어쓰기 동작이 자주 발생하는 경우, 희생 블록이 존재하지 않을 수 있다. 이러한 경우, 절차는 S280 단계로 진행할 것이다. 만약 희생 블록이 존재하면, 절차는 S260 단계로 진행할 것이다. S260 단계에서, 메모리 제어기(1200)는 LSB 페이지에 복구 가능한 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 이는 도 4 및 도 5를 참조하여 설명된 것과 실질적으로 동일하게 행해지면, 그것에 대한 설명은 그러므로 생략될 것이다. 희생 블록의 유효한 페이지 데이터가 쓰기 블록의 LSB 페이지에 프로그램된 후, 절차는 S270 단계로 진행할 것이다. S270 단계에서, 메모리 제어기(1200)는 MSB 페이지에 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치(1400)를 제어할 것이다. 이는 도 4 및 도 5를 참조하여 설명된 것과 실질적으로 동일하게 행해지면, 그것에 대한 설명은 그러므로 생략될 것이다. 이후, 절차는 종료될 것이다.
다시 S250 단계를 참조하면, 희생 블록이 존재하지 않는 경우, 절차는 S280 단계로 진행할 것이다. S280 단계에서, 메모리 제어기(1200)는 LSB 페이지의 복사가 요구되는 지의 여부를 판별할 것이다. LSB 페이지의 복사가 요구되는 경우, 절차는 S290 단계로 진행할 것이다. S290 단계에서, 랜덤 쓰기 요청시 입력된 데이터가 프로그램될 저장 공간의 LSB 페이지 데이터는 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)의 별도의 저장 공간으로 복사될 것이다. S300 단계에서, 호스트에 의해서 쓰기 요청된 데이터, 즉 랜덤 쓰기 데이터는 MSB 페이지 데이터로서 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)에 프로그램될 것이다. 이후, 절차는 종료될 것이다. 만약 LSB 페이지의 복사가 요구되지 않는 경우, 절차는 S310 단계로 진행할 것이다. S310 단계에서, 호스트에 의해서 쓰기 요청된 데이터, 즉 랜덤 쓰기 데이터는 LSB 페이지 데이터로서 메모리 제어기(1200)의 제어하에 불 휘발성 메모리 장치(1400)에 프로그램될 것이다. 이후, 절차는 종료될 것이다.
도 8은 본 발명의 실시예에 따른 컴퓨팅 시스템을 개략적으로 보여주는 블록도이다. 컴퓨팅 시스템은 처리 유니트(2101), 사용자 인터페이스(2202), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(2303), 메모리 제어기(2404), 그리고 저장 매체(2505)를 포함한다.
메모리 제어기(2404)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(2505)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 메모리 제어기(2404)는 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, 메모리 제어기(2404)는 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 메모리 제어기(2404)는 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 메모리 제어기(2404)는 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다.
저장 매체(2505)에는 처리 유니트(2101)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(2404)를 통해 저장될 것이다. 컴퓨팅 시스템이 모바일 장치인 경우, 컴퓨팅 시스템의 동작 전압을 공급하기 위한 배터리(2606)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 잘 이해될 것이다.
도 9는 본 발명의 실시예에 따른 반도체 드라이브를 개략적으로 보여주는 블록도이다.
도 9를 참조하면, 반도체 드라이브(4000)(SSD)는 저장 매체(4100)와 제어기(4200)를 포함할 것이다. 저장 매체(4100)는 복수의 채널들(CH0~CHn-1)을 통해 제어기(4200)와 연결될 것이다. 각 채널에는 복수의 불 휘발성 메모리들이 공통으로 연결될 것이다. 제어기(4200)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 저장 매체(4100)의 각 불 휘발성 메모리 장치는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 제어기(4200)는 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, 제어기(4200)는 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(4200)는 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(4200)는 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다.
도 10은 도 9에 도시된 반도체 드라이브를 이용한 스토리지를 개략적으로 보여주는 블록도이고, 도 11은 도 9에 도시된 반도체 드라이브를 이용한 스트리지 서버를 개략적으로 보여주는 블록도이다.
본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지를 구성하는 데 사용될 수 있다. 도 10에 도시된 바와 같이, 스토리지는 도 9에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들을 포함할 것이다. 본 발명의 실시예에 따른 반도체 드라이브(4000)는 스토리지 서버를 구성하는 데 사용될 수 있다. 도 11에 도시된 바와 같이, 스토리지 서버는 도 9에서 설명된 것과 실질적으로 동일하게 구성되는 복수의 반도체 드라이브들(4000), 그리고 서버(4000A)를 포함할 것이다. 또한, 이 분야에 잘 알려진 RAID 제어기(4000B)가 스토리지 서버에 제공될 수 있음은 잘 이해될 것이다.
도 12는 본 발명에 따른 모비낸드를 개략적으로 보여주는 블록도이다. 도 19를 참조하면, 모비낸드(5000)는 적어도 하나의 낸드 플래시 메모리 장치(5100) 및 제어기(5200)를 포함할 수 있다. 모비낸드(5000)는 MMC 4.4(다른 말로, eMMC) 규격을 지원한다.
낸드 플래시 메모리 장치(5100)는 SDR(Sing Data Rate) 낸드 혹은 DDR(Double Data Rate) 낸드일 수 있다. 예시적인 실시 예에 있어서, 낸드 플래시 메모리 장치(5100)는 단품의 낸드 플래시 메모리 장치들을 포함할 수 있다. 여기서, 단품의 낸드 플래시 메모리 장치들은 하나의 패키지(예를 들어, FBGA, Fine-pitch Ball Grid Array)에 적층되어 구현될 수 있다.
제어기(5200)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 낸드 플래시 메모리 장치(5100)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 제어기(5200)는 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, 제어기(5200)는 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 낸드 플래시 메모리 장치(5100)를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(5200)는 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 낸드 플래시 메모리 장치(5100)를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(5200)는 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 낸드 플래시 메모리 장치(5100)를 제어할 것이다.
메모리 제어기(5200)는 복수의 채널들을 통하여 플래시 메모리 장치(5100)에 연결된다. 제어기(5200)는 적어도 하나의 제어기 코어(5210), 호스트 인터페이스(5220) 및 낸드 인터페이스(5230)를 포함한다. 적어도 하나의 제어기 코어(5210)는 모비낸드(3000)의 전반적인 동작을 제어한다. 호스트 인터페이스(5220)는 제어기(5210)와 호스트의 인터페이싱을 수행한다. 낸드 인터페이스(5230)는 낸드 플래시 메모리 장치(5100)와 제어기(5200)의 인터페이싱을 수행한다. 예시적인 실시 예에 있어서, 호스트 인터페이스(5220)는 병렬 인터페이스(예를 들어, MMC 인터페이스)일 수 있다. 다른 실시 예에 있어서, 모비낸드(5000)의 호스트 인터페이스(5220)는 직렬 인터페이스(예를 들어, UHS-II, UFS 인터페이스)일 수 있다.
모비낸드(5000)는 호스트로부터 전원 전압들(Vcc, Vccq)을 제공받는다. 여기서, 제 1 전원 전압(Vcc: 3.3V)은 낸드 플래시 메모리 장치(5100) 및 낸드 인터페이스(5230)에 제공되고, 제 2 전원 전압(Vccq: 1.8V/3.3V)은 제어기(5200)에 제공된다. 예시적인 실시 예에 있어서, 모비낸드(5000)는 외부 고전압(Vpp)을 옵션적으로 제공받을 수 있다.
본 발명에 따른 모비낸드(5000)는 대용량의 데이터를 저장하는 데 유리할 뿐 아니라, 향상된 읽기 동작 특성을 갖는다. 본 발명의 실시 예에 따른 모비낸드(5000)는 소형 및 저전력이 요구되는 모바일 제품(예를 들어, 갤럭시S, 갤럭시노트, 아이폰 등)에 응용 가능하다.
도 13은 본 발명에 따른 통신장치를 개략적으로 보여주는 블록도이다. 도 20을 참조하면, 모바일 장치(6000)는 통신 유닛(6100), 제어기(6200), 메모리 유닛(6300), 디스플레이 유닛(6400), 터치 스크린 유닛(6500), 및 오디오 유닛(6600)을 포함한다. 메모리 유닛(6300)은 적어도 하나의 디램(6310), 적어도 하나의 원낸드(6320), 및 적어도 하나의 모비낸드(6330)를 포함한다.
모바일 장치에 대한 좀더 자세한 것은 미국 공개 번호들 US 2010/0010040, US 2010/0062715, US 2010/0309237, 그리고 US 2010/0315325에서 설명되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
도 14는 본 발명의 실시예에 따른 반도체 드라이브가 적용되는 시스템을 개략적으로 보여주는 도면이다.
도 14에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 드라이브는 메일 서버(8100)에도 적용될 수 있다.
도 15는 본 발명의 실시예에 따른 메모리 카드(memory card)를 개략적으로 보여주는 블록도이다.
메모리 카드는 예를 들어, MMC 카드, SD카드, 멀티유즈(multiuse) 카드, 마이크로 SD카드, 메모리 스틱, 컴팩트 SD 카드, ID 카드, PCMCIA 카드, SSD카드, 칩카드(chipcard), 스마트카드(smartcard), USB카드 등일 수 있다.
도 15를 참조하면, 메모리 카드는 외부와의 인터페이스를 수행하는 인터페이스부(9221), 버퍼 메모리를 갖고 메모리 카드의 동작을 제어하는 제어기(9222), 하나 또는 그 보다 많은 불 휘발성 메모리 장치들(9207)을 포함할 것이다. 제어기(9222)는 프로세서로서, 불 휘발성 메모리 장치(9207)의 라이트 동작 및 리드 동작을 제어할 수 있다. 구체적으로, 제어기(9222)는 데이터 버스(DATA)와 어드레스 버스(ADDRESS)를 통해서 불 휘발성 메모리 장치(9207) 및 인터페이스부(9221)와 커플링되어 있다. 인터페이스부(9221)는 호스트와 메모리 카드 사이에 데이터 교환을 수행하기 위한 카드 프로토콜(예를 들어, SD/MMC)을 통해 호스트와 인터페이싱한다.
제어기(9222)는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 불 휘발성 메모리 장치(9207)는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 제어기(9222)는 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, 제어기(9222)는 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 불 휘발성 메모리 장치(9207)를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(9222)는 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 불 휘발성 메모리 장치(9207)를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 제어기(9222)는 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치(9207)를 제어할 것이다.
도 16은 본 발명의 실시예에 따른 디지털 스틸 카메라(digital still camera)를 개략적으로 보여주는 블록도이다.
도 16을 참조하면, 디지털 스틸 카메라는 바디(9301), 슬롯(9302), 렌즈(9303), 디스플레이부(9308), 셔터 버튼(9312), 스트로브(strobe)(9318) 등을 포함한다. 특히, 슬롯(9308)에는 메모리 카드(9331)가 삽입될 수 있고, 메모리 카드(9331)는 도 1에서 설명된 메모리 제어기 및 불 휘발성 메모리 장치를 포함할 것이다.
메모리 제어기는 도 2에 도시된 것과 실질적으로 동일하게 구성되고, 불 휘발성 메모리 장치는 도 3에 도시된 불 휘발성 메모리 장치로 구성될 것이다. 예를 들면, 메모리 제어기는 호스트의 쓰기 요청이 랜덤 쓰기 요청인 지 또는 순차 쓰기 요청인 지의 여부를 판별할 것이다. 호스트의 쓰기 요청이 순차 쓰기 요청일 때, 메모리 제어기는 호스트에 의해서 쓰기 요청된 데이터가 LSB 및 MSB 페이지들에 순차적으로 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 이러한 경우, 쓰기 요청된 데이터의 첫 번째 페이지 데이터가 이전에 쓰여진 마지막 페이지 데이터에 영향을 주는 지의 여부에 따라 마지막 페이지 데이터가 별도의 저장 공간으로 복사될 수 있다. 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 메모리 제어기는 호스트에 의해서 쓰기 요청된 데이터를 프로그램하기에 앞서 복구 가능한 LSB 페이지 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다. 즉, 호스트의 쓰기 요청이 랜덤 쓰기 요청일 때, 메모리 제어기는 LSB 페이지에는 복구 가능한 데이터가 프로그램되도록 그리고 MSB 페이지에는 호스트의 쓰기 요청된 데이터가 프로그램되도록 불 휘발성 메모리 장치를 제어할 것이다.
메모리 카드(9331)가 접촉형(contact type)인 경우, 메모리 카드(9331)가 슬롯(9308)에 삽입될 때 메모리 카드(9331)와 회로 기판 상의 특정 전기 회로가 전기적으로 접촉하게 된다. 메모리 카드(9331)가 비접촉형(non-contact type)인 경우, 무선 신호를 통해서 메모리 카드(9331)가 액세스될 것이다.
도 17는 도 15의 메모리 카드가 사용되는 다양한 응용 분야들을 보여주는 도면이다.
도 17을 참조하면, 메모리 카드(9331)는 비디오 카메라(VC), 텔레비전(TV), 오디오 장치(AD), 게임장치(GM), 전자 음악 장치(EMD), 휴대폰(HP), 컴퓨터(CP), PDA(Personal Digital Assistant), 보이스 레코더(voice recorder)(VR), PC 카드(PCC), 등에 사용될 수 있다.
본 발명의 실시예에 있어서, 메모리 셀들은 가변 저항 메모리 셀로 구성될 수 있으며, 예시적인 가변 저항 메모리 셀 및 그것을 포함한 메모리 장치가 미국특허번호 제7529124호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명의 다른 실시예에 있어서, 메모리 셀들은 전하 저장층을 갖는 다양한 셀 구조들 중 하나를 이용하여 구현될 수 있다. 전하 저장층을 갖는 셀 구조는 전하 트랩층을 이용하는 전하 트랩 플래시 구조, 어레이들이 다층으로 적층되는 스택 플래시 구조, 소오스-드레인이 없는 플래시 구조, 핀-타입 플래시 구조, 등을 포함할 것이다.
전하 저장층으로서 전하 트랩 플래시 구조를 갖는 메모리 장치가 미국특허 제6858906호, 미국공개특허 제2004-0169238호, 그리고 미국공개특허 제2006-0180851호에 각각 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다. 소오스/드레인이 없는 플래시 구조는 대한민국특허 제673020호에 게재되어 있으며, 이 출원의 레퍼런스로 포함될 것이다.
본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 제어기는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
1200: 메모리 제어기
1400: 저장 매체

Claims (10)

  1. 불 휘발성 메모리 장치 및 메모리 제어기를 포함하는 메모리 시스템의 동작 방법에 있어서:
    호스트 쓰기 요청이 랜덤 쓰기 요청인 지의 여부를 판별하고,
    상기 호스트 쓰기 요청이 랜덤 쓰기 요청인 경우, 상기 불 휘발성 메모리 장치의 선택된 워드 라인의 하위 페이지를 상기 불 휘발성 메모리 장치의 복구 가능한 데이터로 프로그램하고,
    상기 하위 페이지의 프로그램 이후 상기 입력된 쓰기 요청에 대응하는 쓰기 데이터를 상기 선택된 워드 라인의 상위 페이지에 프로그램하는 것을 포함하는 동작 방법.
  2. 제 1 항에 있어서,
    상기 복구 가능한 데이터는 상기 불 휘발성 메모리 장치의 메모리 블록들 중 가비지 콜렉션 대상인 메모리 블록에 저장된 유휴 데이터인 동작 방법.
  3. 제 2 항에 있어서,
    상기 가비지 콜렉션 대상인 메모리 블록은 마지막 유효 데이터에 대응하는 쓰기 데이터가 정상적으로 프로그램된 후 소거되는 동작 방법.
  4. 제 1 항에 있어서,
    상기 복구 가능한 데이터는 상기 메모리 제어기의 메타 데이터인 동작 방법.
  5. 제 2 항에 있어서,
    상기 상위 페이지가 상기 쓰기 데이터로 프로그램될 때 파워-오프가 발생한 후, 상기 상위 페이지에 대응하는 하위 페이지의 데이터는 상기 가비지 콜렉션 대상인 메모리 블록으로부터 복구되는 동작 방법.
  6. 제 1 항에 있어서,
    상기 호스트 쓰기 요청이 랜덤 쓰기 요청이 아닌 경우, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 지의 여부를 판별하고,
    상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 것으로 판별될 때, 상기 쓰기 데이터의 첫 번째 페이지 데이터가 프로그램될 저장 공간의 하위 페이지를 백업하고,
    상기 쓰기 데이터를 순차적으로 프로그램하는 것을 더 포함하는 동작 방법.
  7. 제 1 항에 있어서,
    상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하지 않는 것으로 판별될 때, 상기 불 휘발성 메모리 장치에 상기 쓰기 데이터를 순차적으로 프로그램하는 것을 더 포함하는 동작 방법.
  8. 제 2 항에 있어서,
    상기 호스트 쓰기 요청이 랜덤 쓰기 요청인 경우, 상기 가비지 콜렉션 대상인 메모리 블록이 존재하는 지의 여부를 판별하는 것을 더 포함하는 동작 방법.
  9. 제 8 항에 있어서,
    상기 가비지 콜렉션 대상인 메모리 블록이 존재하지 않을 때, 상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 지의 여부를 판별하고,
    상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하는 것으로 판별될 때, 상기 쓰기 데이터가 프로그램될 저장 공간의 하위 페이지를 백업하고,
    상기 쓰기 데이터를 프로그램하는 것을 더 포함하는 동작 방법.
  10. 제 9 항에 있어서,
    상기 호스트 쓰기 요청에 대응하는 쓰기 데이터가 하위 페이지 백업 동작을 수반하지 않는 것으로 판별될 때, 상기 쓰기 데이터를 프로그램하는 것을 더 포함하는 동작 방법.
KR1020130013506A 2013-02-06 2013-02-06 메모리 시스템 및 그것의 동작 방법 KR20140100330A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130013506A KR20140100330A (ko) 2013-02-06 2013-02-06 메모리 시스템 및 그것의 동작 방법
US14/155,570 US20140223084A1 (en) 2013-02-06 2014-01-15 Memory system and related method of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130013506A KR20140100330A (ko) 2013-02-06 2013-02-06 메모리 시스템 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20140100330A true KR20140100330A (ko) 2014-08-14

Family

ID=51260308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130013506A KR20140100330A (ko) 2013-02-06 2013-02-06 메모리 시스템 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US20140223084A1 (ko)
KR (1) KR20140100330A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190044174A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN112835517A (zh) * 2021-01-22 2021-05-25 珠海妙存科技有限公司 提升mlc nand性能的方法、装置及介质

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8751755B2 (en) 2007-12-27 2014-06-10 Sandisk Enterprise Ip Llc Mass storage controller volatile memory containing metadata related to flash memory storage
US9699263B1 (en) 2012-08-17 2017-07-04 Sandisk Technologies Llc. Automatic read and write acceleration of data accessed by virtual machines
US9501398B2 (en) 2012-12-26 2016-11-22 Sandisk Technologies Llc Persistent storage device with NVRAM for staging writes
US9612948B2 (en) 2012-12-27 2017-04-04 Sandisk Technologies Llc Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device
US9239751B1 (en) 2012-12-27 2016-01-19 Sandisk Enterprise Ip Llc Compressing data from multiple reads for error control management in memory systems
US9454420B1 (en) 2012-12-31 2016-09-27 Sandisk Technologies Llc Method and system of reading threshold voltage equalization
US9870830B1 (en) 2013-03-14 2018-01-16 Sandisk Technologies Llc Optimal multilevel sensing for reading data from a storage medium
US9236886B1 (en) 2013-03-15 2016-01-12 Sandisk Enterprise Ip Llc Universal and reconfigurable QC-LDPC encoder
US9244763B1 (en) 2013-03-15 2016-01-26 Sandisk Enterprise Ip Llc System and method for updating a reading threshold voltage based on symbol transition information
US9367246B2 (en) 2013-03-15 2016-06-14 Sandisk Technologies Inc. Performance optimization of data transfer for soft information generation
US9159437B2 (en) 2013-06-11 2015-10-13 Sandisk Enterprise IP LLC. Device and method for resolving an LM flag issue
US9384126B1 (en) 2013-07-25 2016-07-05 Sandisk Technologies Inc. Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems
US9524235B1 (en) 2013-07-25 2016-12-20 Sandisk Technologies Llc Local hash value generation in non-volatile data storage systems
US9639463B1 (en) 2013-08-26 2017-05-02 Sandisk Technologies Llc Heuristic aware garbage collection scheme in storage systems
US9235509B1 (en) 2013-08-26 2016-01-12 Sandisk Enterprise Ip Llc Write amplification reduction by delaying read access to data written during garbage collection
US9442662B2 (en) 2013-10-18 2016-09-13 Sandisk Technologies Llc Device and method for managing die groups
US9298608B2 (en) 2013-10-18 2016-03-29 Sandisk Enterprise Ip Llc Biasing for wear leveling in storage systems
US9436831B2 (en) 2013-10-30 2016-09-06 Sandisk Technologies Llc Secure erase in a memory device
US9263156B2 (en) 2013-11-07 2016-02-16 Sandisk Enterprise Ip Llc System and method for adjusting trip points within a storage device
US9703816B2 (en) 2013-11-19 2017-07-11 Sandisk Technologies Llc Method and system for forward reference logging in a persistent datastore
US9520197B2 (en) 2013-11-22 2016-12-13 Sandisk Technologies Llc Adaptive erase of a storage device
US9520162B2 (en) 2013-11-27 2016-12-13 Sandisk Technologies Llc DIMM device controller supervisor
US9582058B2 (en) 2013-11-29 2017-02-28 Sandisk Technologies Llc Power inrush management of storage devices
US9235245B2 (en) 2013-12-04 2016-01-12 Sandisk Enterprise Ip Llc Startup performance and power isolation
US9703636B2 (en) 2014-03-01 2017-07-11 Sandisk Technologies Llc Firmware reversion trigger and control
US9448876B2 (en) 2014-03-19 2016-09-20 Sandisk Technologies Llc Fault detection and prediction in storage devices
US9390814B2 (en) 2014-03-19 2016-07-12 Sandisk Technologies Llc Fault detection and prediction for data storage elements
US9454448B2 (en) 2014-03-19 2016-09-27 Sandisk Technologies Llc Fault testing in storage devices
US9626400B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Compaction of information in tiered data structure
US9390021B2 (en) 2014-03-31 2016-07-12 Sandisk Technologies Llc Efficient cache utilization in a tiered data structure
US9626399B2 (en) 2014-03-31 2017-04-18 Sandisk Technologies Llc Conditional updates for reducing frequency of data modification operations
US9697267B2 (en) 2014-04-03 2017-07-04 Sandisk Technologies Llc Methods and systems for performing efficient snapshots in tiered data structures
US10372613B2 (en) 2014-05-30 2019-08-06 Sandisk Technologies Llc Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device
US10146448B2 (en) 2014-05-30 2018-12-04 Sandisk Technologies Llc Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device
US10656840B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Real-time I/O pattern recognition to enhance performance and endurance of a storage device
US10114557B2 (en) 2014-05-30 2018-10-30 Sandisk Technologies Llc Identification of hot regions to enhance performance and endurance of a non-volatile storage device
US10162748B2 (en) 2014-05-30 2018-12-25 Sandisk Technologies Llc Prioritizing garbage collection and block allocation based on I/O history for logical address regions
US9703491B2 (en) 2014-05-30 2017-07-11 Sandisk Technologies Llc Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device
US10656842B2 (en) 2014-05-30 2020-05-19 Sandisk Technologies Llc Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device
US9652381B2 (en) 2014-06-19 2017-05-16 Sandisk Technologies Llc Sub-block garbage collection
US9443601B2 (en) 2014-09-08 2016-09-13 Sandisk Technologies Llc Holdup capacitor energy harvesting
US10025685B2 (en) * 2015-03-27 2018-07-17 Intel Corporation Impedance compensation based on detecting sensor data
US9952779B2 (en) 2016-03-01 2018-04-24 Apple Inc. Parallel scheduling of write commands to multiple memory devices
KR102474937B1 (ko) * 2016-03-21 2022-12-07 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR102664674B1 (ko) * 2016-06-10 2024-05-16 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102641107B1 (ko) 2016-07-29 2024-02-27 삼성전자주식회사 스토리지 장치, 이를 포함하는 시스템 및 그 동작 방법
US10269421B2 (en) 2016-11-30 2019-04-23 Sandisk Technologies Llc Latch caching of sequential data
KR20180076605A (ko) * 2016-12-28 2018-07-06 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN109739853A (zh) * 2018-12-21 2019-05-10 北京金山安全软件有限公司 数组处理方法、装置、电子设备及存储介质
US10839896B2 (en) 2018-12-21 2020-11-17 Micron Technology, Inc. Programming multiple-level memory cells with multiple-pass

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101300821B1 (ko) * 2007-07-04 2013-08-26 삼성전자주식회사 비휘발성 메모리의 데이터 손실을 방지하기 위한 장치 및방법
KR20100124087A (ko) * 2009-05-18 2010-11-26 삼성전자주식회사 메모리 컨트롤러, 그것을 포함하는 메모리 시스템 그리고 그것의 동작 방법
US9753847B2 (en) * 2009-10-27 2017-09-05 Western Digital Technologies, Inc. Non-volatile semiconductor memory segregating sequential, random, and system data to reduce garbage collection for page based mapping
US8700949B2 (en) * 2010-03-30 2014-04-15 International Business Machines Corporation Reliability scheme using hybrid SSD/HDD replication with log structured management
US9053809B2 (en) * 2011-11-09 2015-06-09 Apple Inc. Data protection from write failures in nonvolatile memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190044174A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
CN112835517A (zh) * 2021-01-22 2021-05-25 珠海妙存科技有限公司 提升mlc nand性能的方法、装置及介质
CN112835517B (zh) * 2021-01-22 2022-11-25 珠海妙存科技有限公司 提升mlc nand性能的方法、装置及介质

Also Published As

Publication number Publication date
US20140223084A1 (en) 2014-08-07

Similar Documents

Publication Publication Date Title
KR20140100330A (ko) 메모리 시스템 및 그것의 동작 방법
US9672104B2 (en) Memory system and read reclaim method thereof
US10169227B2 (en) Memory controller and memory system including the same
KR102089613B1 (ko) 불 휘발성 메모리 장치 및 그것을 포함한 메모리 시스템
KR101818176B1 (ko) 메모리 시스템 및 그것의 동작 방법
US9183938B2 (en) Nonvolatile memory device and method of programming nonvolatile memory device
KR101941270B1 (ko) 멀티-레벨 메모리 장치를 제어하는 메모리 제어기 및 그것의 에러 정정 방법
KR101923157B1 (ko) 메모리 시스템 및 그것의 프로그램 방법
KR20130049332A (ko) 메모리 시스템 및 그것의 동작 방법
US9564241B2 (en) Memory system and user device including the same
KR20120076083A (ko) 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
US9189384B2 (en) Memory system and memory managing method thereof
KR102340094B1 (ko) 메모리 시스템 및 그의 동작 방법
CN113806241A (zh) 存储装置及其操作方法
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US10515693B1 (en) Data storage apparatus and operating method thereof
US20240143216A1 (en) Storage device managing metadata memory blocks each storing metadata units, and method of operating the same
US20130223156A1 (en) Nonvolatile memory device and memory system including the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid