CN101324873B - 兼容型非标准位宽串行周边接口及接口间的数据传输方法 - Google Patents
兼容型非标准位宽串行周边接口及接口间的数据传输方法 Download PDFInfo
- Publication number
- CN101324873B CN101324873B CN2008100404160A CN200810040416A CN101324873B CN 101324873 B CN101324873 B CN 101324873B CN 2008100404160 A CN2008100404160 A CN 2008100404160A CN 200810040416 A CN200810040416 A CN 200810040416A CN 101324873 B CN101324873 B CN 101324873B
- Authority
- CN
- China
- Prior art keywords
- data
- bit
- serial peripheral
- peripheral interface
- shift register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 192
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 abstract description 3
- 230000009191 jumping Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 238000001514 detection method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000009365 direct transmission Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种兼容型非标准位宽串行周边接口及接口间的数据传输方法,所述接口包括位宽为128比特的数据发送寄存器和数据接收寄存器、位宽为8至128比特的移位寄存器;所述方法包括:数据发送寄存器将获取的数据复制至移位寄存器;当前时钟信号跳变时刻,移位寄存器发送位发送1比特数据,其余数据依次向发送位方向移动一个比特位,接收位接收1比特数据;检测移位寄存器接收满信号的电平;移位寄存器将接收的数据发送至数据接收寄存器;检测各数据发送寄存器接收的数据是否全部被复制至移位寄存器。本发明实现128比特位范围内非固定位宽的待传输数据在不打包的情况下进行传输,传输时间较短,操作也比较方便,可广泛应用于通信***中。
Description
技术领域
本发明涉及数据传输技术,特别是涉及一种兼容型非标准位宽串行周边接口及接口间的数据传输方法。
背景技术
串行周边接口(SPI,Serial Peripheral interface)是由美国摩托罗拉公司推出的一种同步串行传输规范,常作为单片机外设芯片串行扩展接口。如图1所示,串行周边接口包括8比特位或16比特位数据发送(TXD,TransmittedExchange Data)寄存器、8比特位或16比特位数据接收(RXD,ReceiveExchange Data)寄存器以及8比特位或16比特位移位(shift)寄存器;其中,数据发送寄存器将从微处理器接收的数据发送至移位寄存器;数据接收寄存器将从移位寄存器接收的数据发送至本地微处理器;移位寄存器根据时钟产生器产生的时钟信号,向外部发送从数据发送寄存器接收的数据,向数据接收寄存器发送从外部接收的数据。一般情况下,数据发送寄存器、数据接收寄存器和移位寄存器的位数相同,均为8比特位或16比特位。
串行周边接口采用全双工通信方式传输数据,但是,只能传输固定位宽的数据,比如,8比特位数据或16比特位数据。如果数据位宽超过8比特位或者16比特位,则只能被打包成8的倍数,再进行传输。比如,串行周边接口传输的数据位宽为8比特位,为了传输128比特位的数据,需要打包成16个数据包,配置16次,才能完成128比特位数据的传输。
由此可见,现有技术中串行周边接口一次只能传输8比特位或16比特位的经打包的数据,而且在串行周边接口固定后,无法进行位宽调整;如果要传输超过8比特位或16比特位的数据,只能进行多次打包、多次配置,才能完成数据的传输过程,这样就导致了操作麻烦、传输时间长的问题。
发明内容
有鉴于此,本发明的主要目的在于提供一种兼容型非标准位宽串行周边接口及接口间的数据传输方法,实现128比特位范围内非固定位宽的待传输数据在不打包的情况下进行传输,传输时间较短,操作也比较方便。
为了达到上述第一目的,本发明提出的技术方案为:
一种兼容型非标准位宽串行周边接口,包括数据发送寄存器、数据接收寄存器、移位寄存器,数据发送寄存器和数据接收寄存器的位宽均为128比特,移位寄存器的位宽为m比特,8≤m≤128,且m为自然数;其中,
所述数据发送寄存器,用于接收来自微处理器的未经打包的数据,并将所接收数据中未经复制的m比特复制到移位寄存器;
所述移位寄存器,用于接收数据发送寄存器发送的数据,如果移位寄存器接收满信号为低电平,则,在当前时钟信号第一次跳变时,将位于发送位的数据发送至另一串行周边接口,自身内部其余数据按比特位依次向发送位移动一个比特位;在当前时钟信号第二次跳变时,接收位接收所述另一串行周边接口发送的数据;如果移位寄存器接收满信号为高电平,则,将自身内部从所述另一串行周边接口接收的数据发送至数据接收寄存器;
所述数据接收寄存器,用于将从移位寄存器自身内部从所述另一串行周边接口接收接收的数据发送至微处理器。
为了达到上述第二目的,本发明提出的技术方案为:
一种兼容型非标准位宽串行周边接口间的数据传输方法,所述数据在主串行周边接口和主串行周边接口选定的从串行周边接口间进行传输,各串行周边接口中的数据发送寄存器位宽、数据接收寄存器位宽均为128比特,移位寄存器位宽为m比特,8≤m≤128,且m为自然数;连接各串行周边接口各自的微处理器分别检测本地的未经打包的待传输数据位宽是否大于128比特,如果是,则选取128比特数据发送至本地的数据发送寄存器;如果不是,则将待传输数据发送至本地的数据发送寄存器;所述方法包括以下步骤:
a、判断各串行周边接口数据发送寄存器中未经复制的数据的位宽是否大于m比特,如果是,则将未经复制的数据的m比特位复制至本地的移位寄存器;如果不是,则将未经复制的数据复制至本地的移位寄存器;
b、在主串行周边接口时钟产生器生成的当前时钟信号第一次跳变时刻,主串行周边接口移位寄存器发送位向选定的从串行周边接口发送1比特数据,主串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;同时,选定的从串行周边接口移位寄存器发送位向主串行周边接口发送1比特数据,选定的从串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;在当前时钟信号第二次跳变时刻,主串行周边接口移位寄存器接收位接收从串行周边接口发送的1比特数据,选定的从串行周边接口移位寄存器接收位接收主串行周边接口发送的1比特数据;
c、检测各串行周边接口移位寄存器接收满信号是否为高电平,如果不是,则将时钟产生器生成的下一个时钟信号作为当前时钟信号,返回步骤b;如果是,则执行步骤d;
d、各串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器中未被占用的m个比特位;
e、检测各串行周边接口数据发送寄存器从本地的微处理器接收的数据是否全部被复制至移位寄存器,如果不是,则返回步骤a,直至各串行周边接口数据发送寄存器接收的数据均被复制并发送至移位寄存器。
综上所述,本发明提出的一种兼容型非标准位宽串行周边接口及接口间的数据传输方法,将数据发送寄存器和数据接收寄存器配置为128比特位,将移位寄存器配置为8至128比特位之间任意比特的位宽,实现了位宽在128比特范围内待传输数据的直接传输,位宽不再固定为8比特或16比特,这样,超过8比特位或16比特位的待传输数据不必经过多次配置;另外,连接串行周边接口的微处理器也不再对待传输数据进行打包处理;基于上述原因,本发明提出的串行周边接口和数据传输方法,具有传输时间较短,操作方便的优点。
附图说明
图1为兼容型非标准位宽周边串行接口组成结构图。
图2为工作在主工作模式下的串行周边接口的组成结构图。
图3为主从模式下主和从串行周边接口间的总体组成结构图。
图4为主串行周边接口与从串行周边接口之间的连接关系示意图。
图5为兼容型非标准位宽串行周边接口间的数据传输方法流程图。
图6为本实施例串行周边接口基本结构示意图。
图7为主串行周边接口、从串行周边接口间的数据传输时序图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图及具体实施例对本发明作进一步地详细描述。
本发明所述一种兼容型非标准位宽串行周边接口包括数据发送寄存器、数据接收寄存器、移位寄存器,数据发送寄存器和数据接收寄存器的位宽均为128比特,移位寄存器的位宽为m比特,8≤m≤128,且m为自然数;其中,
数据发送寄存器,用于接收来自微处理器的未经打包的数据,并将所接收数据中未经复制的m比特复制到移位寄存器;
移位寄存器,用于接收数据发送寄存器发送的数据,如果移位寄存器接收满信号为低电平,则,在当前时钟信号第一次跳变时,将位于发送位的数据发送至另一串行周边接口,自身内部其余数据按比特位依次向发送位移动一个比特位;在当前时钟信号第二次跳变时,接收位接收另一串行周边接口发送的数据;如果移位寄存器接收满信号为高电平,则,将自身内部从另一串行周边接口接收的数据发送至数据接收寄存器;;
数据接收寄存器,用于将来自移位寄存器的m比特数据发送至微处理器。
通常情况下,串行周边接口工作在主从模式下。图2为工作在主工作模式下的串行周边接口的组成结构图。如图2所示,当串行周边接口作为主串行周边接口时,还包括时钟产生器,用于生成主串行周边接口和连接主串行周边接口的从串行周边接口传输数据时所需的同步时钟信号。
图3为主从模式下主和从串行周边接口间的总体组成结构图。如图3所示,在主从模式下,通常有一个主串行周边接口和至少一个从串行周边接口。串行周边接口有4种端口,包括从串行周边接口使能端(SS,Slave Select)、主出从入端(MOSI,Master Output Slave Input)、主入从出端(MISO,MasterInput Slave Output)和同步时钟端(SCLK,Synchronization Clock);其中,从串行周边接口使能端由主串行周边接口控制,用于选择与主串行周边接口进行通信的从串行周边接口;主出从入端用于传输由主串行周边接口向从串行周边接口发送的数据;主入从出端用于传输由从串行周边接口向主串行周边接口发送的数据;同步时钟端用于传输同步时钟信号,该时钟信号由主串行周边接口时钟产生器生成。这里,从串行周边接口同步时钟端时钟信号也是由主串行周边接口时钟产生器生成的。
图4为主串行周边接口与从串行周边接口之间的连接关系示意图。实际应用中,在同一时间内,主串行周边接口通过从串行周边接口使能端只能选定一个与自己进行通信的从串行周边接口。主串行周边接口移位寄存器、从串行周边接口移位寄存器以全双工方式工作,主串行周边接口和从串行周边接口通过各自的移位寄存器的接收和发送,实现数据传输。
实际应用中,本发明所述一种兼容型非标准位宽串行周边接口可直接传输位宽在128比特以内的任意位宽的数据。
本发明中,数据发送寄存器、移位寄存器和数据接收寄存器的位宽扩展为现有技术,不再赘述。
图5为兼容型非标准位宽串行周边接口间的数据传输方法流程图。如图5所示,本发明所述一种兼容型非标准位宽串行周边接口间的数据传输方法中,数据在主串行周边接口和主串行周边接口选定的从串行周边接口间进行传输,且传输的数据不需经过打包处理,各串行周边接口中的数据发送寄存器位宽、数据接收寄存器位宽均为128比特,移位寄存器位宽为m比特,8≤m≤128,且m为自然数;连接各串行周边接口的微处理器分别检测本地的未经打包的待传输数据位宽是否大于128比特,如果是,则选取128比特数据发送至本地的数据发送寄存器;如果不是,则将待传输数据发送至本地的数据发送寄存器;所述方法包括以下步骤:
51、判断各串行周边接口数据发送寄存器中未经复制的数据的位宽是否大于m比特,如果是,则将未经复制的数据的m比特位复制至本地的移位寄存器;如果不是,则将未经复制的数据复制至本地的移位寄存器。
本发明方法中,所述步骤51中,判断各串行周边接口数据发送寄存器中未经复制的数据的位宽是否大于m比特,如果是,则将未经复制的数据的最高m比特复制至本地的移位寄存器,或者,将未经复制的数据的最低m比特复制至本地的移位寄存器。
需要注意的是,微处理器中同一块待传输数据在传输过程中,如果各串行周边接口数据发送寄存器中未经复制的数据的位宽大于m比特,则,要么选择未经复制的数据的最高m比特复制至本地的移位寄存器,要么选择未经复制的数据的最低m比特复制至本地的移位寄存器;对于同一块待传输数据,不能采用如下方式:将一段数据中未经复制的数据的最高m比特复制至本地的移位寄存器的传输方式,将另一段数据中未经复制的数据的最低m比特复制至本地的移位寄存器。
52、在主串行周边接口时钟产生器生成的当前时钟信号第一次跳变时刻,主串行周边接口移位寄存器发送位向选定的从串行周边接口发送1比特数据,主串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;同时,选定的从串行周边接口移位寄存器发送位向主串行周边接口发送1比特数据,选定的从串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;在当前时钟信号第二次跳变时刻,主串行周边接口移位寄存器接收位接收从串行周边接口发送的1比特数据,选定的从串行周边接口移位寄存器接收位接收主串行周边接口发送的1比特数据。
本发明方法中,所述步骤52中,各串行周边接口移位寄存器发送位为第m比特位,接收位为第0比特位;或者,各串行周边接口移位寄存器发送位为第0比特位,接收位为第m比特位。
需要注意的是,微处理器中同一块待传输数据在传输过程中,各串行周边接口移位寄存器发送位只能为第m比特位或第0比特位,相应地,接收位只能为第0比特位或第m比特位。
53、检测各串行周边接口移位寄存器接收满信号是否为高电平,如果不是,则将时钟产生器生成的下一个时钟信号作为当前时钟信号,返回步骤52;如果是,则执行步骤54;
54、各串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器中未被占用的m个比特位;
本发明方法中,所述步骤54中,各串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器中未被占用的最高m个比特位或最低m个比特位。
需要注意的是,微处理器中同一块待传输数据在传输过程中,各串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器中未被占用的最高或最低m个比特位。
55、检测各串行周边接口数据发送寄存器从本地的微处理器接收的数据是否全部被复制至移位寄存器,如果不是,则返回步骤51,直至各串行周边接口数据发送寄存器接收的数据均被复制并发送至移位寄存器。
实际应用中,连接各串行周边接口的微处理器分别检测未经打包的待传输数据位宽是否大于128比特时,如果待传输数据位宽大于128比特,则选取最高128比特数据或最低128比特数据发送至本地的数据发送寄存器。
实际应用中,如果微处理器的检测结果为未经打包的待传输数据位宽大于128比特位,则选择最高或最低128比特数据进行传输,经过上述步骤51~55之后,数据传输方法管理***将返回微处理器,对剩余的未传输数据重新执行位宽检测,然后,再次进行各串行周边接口间的数据传输,如此循环往复,直至微处理器中未经打包的待传输数据全部传输完毕。
同样值得注意的是,对于位宽大于128比特的同一块待传输数据,采用上述方法进行传输时,要么选取最高128比特数据发送至本地的数据发送寄存器,要么选取最低128比特数据发送至本地的数据发送寄存器,不能同时采取两种选取数据方式,即同一块待传输数据中,一段数据选取最高128比特数据发送至本地的数据发送寄存器,另一端数据选取最低128比特数据发送至本地的数据发送寄存器。
实施例
图6为本实施例串行周边接口基本结构示意图。如图6所示,本实施例中,主串行周边接口和从串行周边接口的数据发送寄存器位宽、移位寄存器位宽和数据接收寄存器位宽均为128比特。在主串行周边接口中,还包括一个时钟产生器,用于生成主周边接口移位寄存器和从周边接口移位寄存器进行数据移位时所需的同步时钟信号。假设主串行周边接口、从串行周边接口发送和接收的数据均为128比特。
本实施例中,主串行周边接口和选定的从周边接口间的数据传输方法,包括如下步骤:
1、连接各串行周边接口的微处理器将128比特未经打包的待传输数据通过APB总线发送至本地的数据发送寄存器;
实际应用中,当串行周边传输空(SPTE,Serial Peripheral TransmitEmpty)信号由高电平跳变为低电平时,各微处理器向本地的数据发送寄存器写入数据,各数据发送寄存器写满后,各微处理器的SPTE信号由低电平跳变为高电平,表示传输完成。
2、主串行周边接口数据发送寄存器将从本地的微处理器获取的数据复制至本地的移位寄存器,从串行周边接口数据发送寄存器将从本地的微处理器获取的数据复制至本地的移位寄存器;
3、在主串行周边接口时钟产生器生成的当前时钟信号上升沿时刻,主串行周边接口移位寄存器第127比特位向从串行周边接口发送1比特数据,其余数据依次向第127比特位方向移动一个比特位,第0比特位为空位;同时,从串行周边接口移位寄存器第127比特位向主串行周边接口发送1比特数据,第其余数据依次向第127比特位方向移动一个比特位,第0比特位为空位;在当前时钟信号下降沿,主串行周边接口移位寄存器第0比特位接收从串行周边接口发送的1比特数据,从串行周边接口移位寄存器第0比特位接收主串行周边接口发送的1比特数据。
图7为主串行周边接口、从串行周边接口间的数据传输时序图。如图7所示,在时钟相位(CPHA,Clock Phase)为0的情况下,时钟极性(CPOL,ClockPolarity)分别为0、1时,各串行周边接口移位寄存器内数据传输情况;SCLK是主串行周边接口时钟产生器生成的同步时钟信号;SS为从串行周边接口片选信号,低电平表示有效信号;Bit(0)~Bit(127)表示主串行周边接口移位寄存器、从串行周边接口移位寄存器的128个比特位;长点划线表示各移位寄存器中各比特位采样时刻,MOSI和MISO数据变化时刻为移位时刻。
4、检测移位寄存器接收满信号是否为高电平,如果不是,则将时钟产生器生成的下一个时钟信号作为当前时钟信号,返回步骤3;如果是,则执行步骤5;
5、主串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器,从串行周边接口移位寄存器将接收数据发送至本地的数据接收寄存器。
6、主串行周边接口数据接收寄存器将接收的数据通过APB总线发送至本地的微处理器,从串行周边接口数据接收器将接收的数据通过APB总线发送至本地的微处理器。
实际应用中,如果需要传输位宽小于128比特的数据,例如,待传输数据为48比特,微处理器发送的48比特数据可存储在本地的串行周边接口数据发送寄存器第80比特位~第127比特位;串行周边接口从外部接收的数据经过本地的移位寄存器移位之后,可存储在数据接收寄存器的第0比特位~第47比特位。
综上所述,以上仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (7)
1.一种兼容型非标准位宽串行周边接口,其特征在于,所述串行周边接口包括数据发送寄存器、数据接收寄存器、移位寄存器,数据发送寄存器和数据接收寄存器的位宽均为128比特,移位寄存器的位宽为m比特,8≤m≤128,且m为自然数;其中,
所述数据发送寄存器,用于接收来自微处理器的未经打包的数据,并将所接收数据中未经复制的m比特复制到移位寄存器;
所述移位寄存器,用于接收数据发送寄存器发送的数据,如果移位寄存器接收满信号为低电平,则,在当前时钟信号第一次跳变时,将位于发送位的数据发送至另一串行周边接口,自身内部其余数据按比特位依次向发送位移动一个比特位;在当前时钟信号第二次跳变时,接收位接收所述另一串行周边接口发送的数据;如果移位寄存器接收满信号为高电平,则,将自身内部从所述另一串行周边接口接收的数据发送至数据接收寄存器;
所述数据接收寄存器,用于将来自移位寄存器自身内部从所述另一串行周边接口接收的数据发送至微处理器。
2.根据权利要求1所述的串行周边接口,其特征在于,所述串行周边接口作为主串行周边接口时,还包括时钟产生器;
所述时钟产生器,用于生成主串行周边接口和连接主串行周边接口的从串行周边接口传输数据时所需的同步时钟信号。
3.一种兼容型非标准位宽串行周边接口间的数据传输方法,所述数据在主串行周边接口和主串行周边接口选定的从串行周边接口间进行传输,其特征在于,各串行周边接口中的数据发送寄存器位宽、数据接收寄存器位宽均为128比特,移位寄存器位宽为m比特,8≤m≤128,且m为自然数;连接各串行周边接口各自的微处理器分别检测本地的未经打包的待传输数据位宽是否大于128比特,如果是,则选取128比特数据发送至本地的数据发送寄存器;如果不是,则将待传输数据发送至本地的数据发送寄存器;所述方法包括以下步骤:
a、判断各串行周边接口数据发送寄存器中未经复制的数据的位宽是否大于m比特,如果是,则将未经复制的数据的m比特复制至本地的移位寄存器;如果不是,则将未经复制的数据复制至本地的移位寄存器;
b、在主串行周边接口时钟产生器生成的当前时钟信号第一次跳变时刻,主串行周边接口移位寄存器发送位向选定的从串行周边接口发送1比特数据,主串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;同时,选定的从串行周边接口移位寄存器发送位向主串行周边接口发送1比特数据,选定的从串行周边接口移位寄存器中其余的数据按比特位依次向发送位方向移动一个比特位;在当前时钟信号第二次跳变时刻,主串行周边接口移位寄存器接收位接收从串行周边接口发送的1比特数据,选定的从串行周边接口移位寄存器接收位接收主串行周边接口发送的1比特数据;
c、检测各串行周边接口移位寄存器接收满信号是否为高电平,如果不是,则将时钟产生器生成的下一个时钟信号作为当前时钟信号,返回步骤b;如果是,则执行步骤d;
d、各串行周边接口移位寄存器将接收的数据发送至本地的数据接收寄存器中未被占用的m个比特位;
e、检测各串行周边接口数据发送寄存器从本地的微处理器接收的数据是否全部被复制至移位寄存器,如果不是,则返回步骤a,直至各串行周边接口数据发送寄存器接收的数据均被复制并发送至移位寄存器。
4.根据权利要求3所述的方法,其特征在于,所述选取128比特数据为选取微处理器中位宽大于128比特的待发送数据的最高128比特或最低128比特。
5.根据权利要求3所述的方法,其特征在于,步骤a中,所述未经复制的数据的m比特为各串行周边接口数据发送寄存器中未经复制的位宽大于m比特的数据的最高m比特或最低m比特。
6.根据权利要求3所述的方法,其特征在于,步骤b中,所述各串行周边接口移位寄存器发送位为第m比特位,接收位为第0比特位;或者,所述各串行周边接口移位寄存器发送位为第0比特位,接收位为第m比特位。
7.根据权利要求3所述的方法,其特征在于,步骤d中,所述未被占用的m个比特位为各串行周边接口数据接收寄存器中未被占用的最高m个比特位或最低m个比特位。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100404160A CN101324873B (zh) | 2008-07-08 | 2008-07-08 | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100404160A CN101324873B (zh) | 2008-07-08 | 2008-07-08 | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101324873A CN101324873A (zh) | 2008-12-17 |
CN101324873B true CN101324873B (zh) | 2010-04-21 |
Family
ID=40188417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100404160A Active CN101324873B (zh) | 2008-07-08 | 2008-07-08 | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101324873B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106055510A (zh) * | 2016-06-15 | 2016-10-26 | 中国电子科技集团公司第五十八研究所 | 一种基于fpga配置总线位宽自动检测的控制*** |
TWI690806B (zh) * | 2017-05-22 | 2020-04-11 | 義隆電子股份有限公司 | 串列周邊介面之資料傳送裝置與資料接收裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304912B1 (en) * | 1997-07-24 | 2001-10-16 | Fujitsu Limited | Process and apparatus for speeding-up layer-2 and layer-3 routing, and for determining layer-2 reachability, through a plurality of subnetworks |
CN1882902A (zh) * | 2003-11-25 | 2006-12-20 | 爱特梅尔股份有限公司 | 用于改进数据吞吐量的写入缓冲器的串行***接口(spi)装置 |
CN1975699A (zh) * | 2006-12-22 | 2007-06-06 | 威盛电子股份有限公司 | 串行周边接口控制装置、***及其判断方法 |
CN1983230A (zh) * | 2005-12-14 | 2007-06-20 | 联发科技股份有限公司 | 串行周边接口装置 |
CN101127023A (zh) * | 2006-08-17 | 2008-02-20 | 四川维肯电子有限公司 | 一种多总线接口的通用异步串口扩展芯片 |
CN201063161Y (zh) * | 2007-06-08 | 2008-05-21 | 威盛电子股份有限公司 | 串行***接口主设备 |
-
2008
- 2008-07-08 CN CN2008100404160A patent/CN101324873B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6304912B1 (en) * | 1997-07-24 | 2001-10-16 | Fujitsu Limited | Process and apparatus for speeding-up layer-2 and layer-3 routing, and for determining layer-2 reachability, through a plurality of subnetworks |
CN1882902A (zh) * | 2003-11-25 | 2006-12-20 | 爱特梅尔股份有限公司 | 用于改进数据吞吐量的写入缓冲器的串行***接口(spi)装置 |
CN1983230A (zh) * | 2005-12-14 | 2007-06-20 | 联发科技股份有限公司 | 串行周边接口装置 |
CN101127023A (zh) * | 2006-08-17 | 2008-02-20 | 四川维肯电子有限公司 | 一种多总线接口的通用异步串口扩展芯片 |
CN1975699A (zh) * | 2006-12-22 | 2007-06-06 | 威盛电子股份有限公司 | 串行周边接口控制装置、***及其判断方法 |
CN201063161Y (zh) * | 2007-06-08 | 2008-05-21 | 威盛电子股份有限公司 | 串行***接口主设备 |
Non-Patent Citations (2)
Title |
---|
Richiard Herveille.SPI Core Specifications.www.opencores.org/?do=svnget&project=simple_spi&file=%2Ftrunk%2Fdoc%2Fsimple_spi.pdf.2003,1-14. * |
杨美刚等.SPI接口及其在数据交换中的应用.通信技术40 11.2007,40(11),385-387. * |
Also Published As
Publication number | Publication date |
---|---|
CN101324873A (zh) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6823469B2 (en) | User equipment (UE) having a hybrid parallel/serial bus interface | |
US6381293B1 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
JP4949816B2 (ja) | 双方向通信回路、双方向通信システム及び双方向通信回路の通信方法 | |
US6914954B2 (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
US8867573B2 (en) | Transferring data between asynchronous clock domains | |
US7475273B2 (en) | Hybrid parallel/serial bus interface | |
CN107832250B (zh) | 一种基于spi的主从通讯时序方法 | |
EP3323051B1 (en) | Spi interface with less-than-8-bit bytes and variable packet size | |
JP2008234222A (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
US8190793B2 (en) | FIFO serial control device, semiconductor device, and serial data transfer method that indicates inclusion or non-inclusion of end data of serial data | |
CN101324873B (zh) | 兼容型非标准位宽串行周边接口及接口间的数据传输方法 | |
CN109344113B (zh) | 一种芯片间通讯的数据派发方法及*** | |
US6078962A (en) | Bi-directional asynchronous transfer scheme using a single handshake | |
US8427955B2 (en) | Method and apparatus for transferring data | |
CN114880270B (zh) | Spi设备及其数据传输方法 | |
JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
Janardhan et al. | Multi-Channel UART Controller with FIFO and FPGA | |
KR20160100363A (ko) | 오직 수신기 클록에 의한 CCIe 수신기 로직 레지스터 기입 | |
WO2003046391A2 (en) | Base station having a hybrid parallel/serial bus interface | |
CN117687947A (zh) | 基于PCIe读取位流的方法及装置 | |
JP5241625B2 (ja) | シリアル通信システム | |
WO2003046737A1 (en) | User equipment (ue) having a hybrid parallel/serial bus interface | |
WO2003047113A1 (en) | Method of transferring data | |
US20050289273A1 (en) | Communication apparatus using inter integrated circuit bus and communication method thereof | |
JP2009037550A (ja) | マスタースレーブカードシステムとその処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |