CN101320078A - 一种扫描链故障诊断***、方法及诊断向量生成装置 - Google Patents
一种扫描链故障诊断***、方法及诊断向量生成装置 Download PDFInfo
- Publication number
- CN101320078A CN101320078A CNA2008101161791A CN200810116179A CN101320078A CN 101320078 A CN101320078 A CN 101320078A CN A2008101161791 A CNA2008101161791 A CN A2008101161791A CN 200810116179 A CN200810116179 A CN 200810116179A CN 101320078 A CN101320078 A CN 101320078A
- Authority
- CN
- China
- Prior art keywords
- fault
- diagnosis
- vector
- measured
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种扫描链故障诊断***、方法及诊断向量生成装置。该扫描链故障诊断方法包括：确定待测芯片的扫描链的时序故障类型；根据待测扫描链的时序故障类型，建立诊断向量生成装置；对所述诊断向量生成装置求解，获取可同时区分多个故障对的时序故障诊断向量，并将该时序故障诊断向量存储于诊断向量集合；将所述诊断向量集合中的时序故障诊断向量逐一加载至待测芯片得到故障响应，并依据故障响应，对待检测芯片进行扫描链故障诊断。其能够在没有任何面积和布线开销的情况下对发生时序故障的扫描链进行诊断，且不改变传统的扫描链诊断流程。
Description
技术领域
本发明涉及集成电路领域，属于一种逻辑集成电路的时序故障定位方法，特别是涉及一种扫描链故障诊断***、方法及诊断向量生成装置。
背景技术
近年来集成电路的设计广泛采用深亚微米和超深亚微米工艺以提升性能。同时，随着工艺尺度的缩小，芯片的缺陷密度逐渐增加，每代工艺中的量产学习过程也变得更加复杂。因此，在电路设计过程中广泛采用扫描设计技术以提升电路的可测性(Design-For-Testability，DFT)和可诊断性，从而提升芯片质量以及芯片生产的优良率。
扫描设计技术是一种广泛采用的结构化可测试性设计(DFT)技术。该技术中基于扫描的逻辑诊断已经成为量产加速阶段(yield ramp-up)不可缺少的手段，通过逻辑诊断可以帮助失效分析设备快速寻找到引起失效的缺陷位置，从而加速失效分析过程。
通过扫描设计技术，在电路中***一种称为扫描链的移位寄存器结构，通过扫描链可以非常方便地实现测试数据的有效传递以及内部状态的有效导出。
在电路中实现的扫描又分为“全扫描”和“部分扫描”两种。全扫描是将电路中所有的时序单元都置换为扫描单元，并且接入一个或者多个扫描链中，这样可以非常容易地实现故障的控制和传导。部分扫描则是选择性地组成扫描链，例如可以将关键路径上的时序单元以及难于满足扫描结构要求的单元排除在扫描链之外，以确保芯片满足面积和性能方面的要求。
扫描测试的实现过程是：读入电路网表并且实施设计规则检查(DesignRule Check，DRC)，确保符合扫描测试的设计规则；将电路中原有的触发器或者锁存器置换为特定类型的扫描触发器或者锁存器(如多路选择D触发器，时钟控制的扫描触发器，以及电平敏感的扫描设计)，并且将这些扫描单元链接成一个或者多个扫描链，这一过程称之为测试综合；测试向量自动生成(Automatic Test Pattern Generation，ATPG)工具根据***的扫描电路以及形成的扫描链自动产生测试向量；故障仿真器(Fault Simulator，FS)对这些测试向量实施评估并且确定故障覆盖率情况。
而现有技术中，扫描单元及其控制电路可能会占到芯片总面积的30％。即使是在存储部件占多数的面积的微处理器芯片中，扫描电路及其控制逻辑所占的硅片面积相对于组合逻辑电路来说仍然很大。这使得在扫描单元及其控制电路上发生的故障可能占到故障总数的50％。因此扫描链故障诊断对于芯片故障诊断具有重大意义。
从测试角度而言，发现扫描链中的扫描单元是否存在故障并不困难。只要将flush向量(0011)移入并直接移出扫描链即可判断扫描链是否存在故障。
但从诊断角度而言，定位故障扫描单元却具有很大的挑战性。首先，扫描链中的故障效果只有通过扫描输出才能直接观察到；其次，扫描链中的故障效果会因为扫描移位而具有全局性。这是因为在向量移入过程中，故障扫描单元的上游将会被污染，而在移出过程中，故障扫描单元的下游会被污染，所以经过扫描移入移出过程后整条扫描链已被污染。
为解决定位故障扫描单元中存在的问题，目前有三类可行的方案，第一类方案就是专门为待测扫描链生成一组诊断向量；第二类方案将已有的失效向量注入故障模拟器，通过比较失效向量和故障模拟器的响应进行诊断；最后一类方案就是通过修改电路中的触发器单元提高电路的可诊断性。
在第一类方案中，测试向量生成方法可分成三种，一种是将待测扫描单元的故障效果通过组合逻辑传播给输出或者传播给可以正常观测的伪输出；第二种方法是把可以反映故障效果的逻辑值通过组合逻辑传播给待测扫描单元。对于以上两种方法只要在待测扫描单元上发现了与期望响应不相同的结果，就可以认为该待测扫描单元是存在故障的。第三种方法不是确定性测试生成方法，而是从功能向量中选取可以使得待测扫描链中所有扫描单元置1和置0概率相当的功能向量，通过比较失效芯片各输出的0、1出现概率和期望输出的0、1出现概率推断出故障扫描单元的位置。
这类方案得到的诊断分辨率与电路结构相关，无法保证诊断的精度。
第二类方案不需要为待测扫描链生成专门的诊断向量，而是利用已有的测试向量和这些向量的失效响应进行故障模拟。在诊断过程中，故障被注入到模拟器中，并施加向量得到相应的失效响应。通过比较从模拟器得到的失效响应和从测试设备上得到的实际失效响应估计故障注入位置与实际故障发生位置是否相同，如果相同则诊断过程结束，如果不同则反复迭代上述过程，直到得出满意的诊断结果。
这类方案虽然可以准确定位故障，但故障被注入到模拟器中并施加向量后，通常会得到大部分相同的失效响应，而无法确定故障的真正位置，只有通过反复迭代，才能得出满意的诊断结果。这会给电路带来很大开销，占据大量时间和资源。
第三类方案是通过修改电路设计提高电路的可诊断性。大致分成两种方法，第一种方法为扫描单元提供旁路扫描链，使得扫描单元的扫描输出结果可以传播到多条扫描链上。第二种方法是为扫描单元提供某种置位的机制，在故障发生时，故障扫描链里的扫描单元被置成某种特殊的向量。这种特殊向量在移出过程中可以敏化一类或者几类故障。
通过修改电路设计的方法来提高电路的可诊断性可以确保逻辑诊断的精度，并在诊断速度上较前两类有较大的提高。
但是，现有的第三类方案，仅仅诊断扫描链上存在的故障。一旦扫描链上发生失效，后续的组合逻辑诊断过程也就无法进行，组合逻辑中的失效信息就不能够通过逻辑诊断获得；另外，第三类方案会给电路设计带来额外的面积和布线开销，更重要的是，特殊的可测性设计会改变传统的工业流程，所以这种方法很少在工业界得到应用。
发明内容
本发明的目的在于提供一种扫描链故障诊断***、方法及诊断向量生成装置。其在没有任何面积和布线开销的情况下对发生时序故障的扫描链进行诊断，且不改变传统的扫描链诊断流程。
为实现本发明的目的，本发明提供了一种扫描链故障诊断***，包括：诊断向量生成装置，诊断向量获取模块和故障诊断模块，其中：
所述诊断向量生成装置，通过模拟发生时序故障时待测芯片的电路的逻辑状态，被用来生成时序故障诊断向量；
所述故障诊断模块，通过分析从测试设备上得到的响应结果，进行故障定位；
所述诊断向量获取模块，利用所述诊断向量生成装置获取所述时序故障诊断向量并存储该时序故障诊断向量，并将该时序故障诊断向量传给所述故障诊断模块进行扫描链故障诊断。
所述诊断向量生成装置还包括：时序故障类型判断模块和***控制模块，其中：
所述时序故障类型判断模块，用于判断待测扫描链的时序故障的类型；
所述***控制模块，用于根据不同情况，调用***中的各个模块协调工作。
所述诊断向量生成装置包括：输入译码器，两个结构完全一致的经过时序展开后的待测芯片电路副本，模拟扫描单元故障模型，输入模块，以及约束电路模块，其中：
所述模拟扫描单元故障模型，用于模拟待测芯片电路副本中的扫描单元，其中不同的时序故障类型对应不同的模拟扫描单元故障模型，模拟扫描单元故障模型由时序故障类型确定；
所述输入模块，用于向所述电路副本输入向量；
所述约束电路模块，用于对诊断向量生成装置中的电路进行约束。
所述约束电路模块，包括两个异或门和一个或门，其中：
一异或门的输入端，用于对应连接待测芯片电路副本的组合逻辑电路的原始输出；
另一异或门的输入端，用于对应连接每个所述模拟扫描单元故障模型的输出；
所述或门的输入端，用于对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
所述诊断向量获取模块，利用固定型故障测试生成工具生成所述或门输出上发生固定为0故障的测试向量，作为时序故障诊断向量。
为实现本发明的目的，本发明还提供了一种诊断向量生成装置，包括：两个结构完全一致的经过时序展开后的待测芯片电路副本，模拟扫描单元故障模型，输入模块，以及约束电路模块，其中：
所述模拟扫描单元故障模型，用于根据测定的时序故障类型，模拟待测芯片电路副本中的扫描单元；
所述输入模块，用于向所述电路副本输入向量；
所述约束电路模块，用于对所述诊断向量生成装置中的电路进行约束。
所述诊断向量生成装置，还包括输入译码器。
所述模拟扫描单元故障模型，为过缓上升故障模型、过缓下降故障模型、过速上升故障模型、或过速下降故障模型的一种或任意组合。
所述输入模块，包括原始输入子模块和伪输入子模块，其中：
所述原始输入子模块，用于产生加载到待测芯片原始输入端的向量；所述伪输入子模块，用于产生加载到待测芯片伪输入端的向量，该向量通过扫描移位加载到待测芯片的扫描单元上；
原始输入子模块及伪输入子模块分别输出到电路副本的逻辑状态一致。
所述约束电路模块，包括两个异或门和一个或门，其中：
一异或门的输入端，用于对应连接待测芯片电路副本的组合逻辑电路的原始输出；
另一异或门的输入端，用于对应连接每个所述模拟扫描单元故障模型的输出；
所述或门的输入端，用于对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
为实现本发明的目的，本发明还提供了一种扫描链故障诊断方法，包括步骤：
步骤A、根据待测扫描链的时序故障类型，建立诊断向量生成装置；
步骤B、对所述诊断向量生成装置求解，获取可同时区分多个故障对的时序故障诊断向量，并将该时序故障诊断向量存储于诊断向量集合；
步骤C、将所述诊断向量集合中的时序故障诊断向量逐一加载至待测芯片得到故障响应，依据该故障响应，对待检测芯片进行扫描链故障诊断。
所述步骤A之前，还包括步骤：
步骤A’.确定待测扫描链的时序故障类型，其中待测芯片的扫描链为待测扫描链。
所述步骤A包括步骤：
步骤A1.根据待测芯片的时序故障类型，建立模拟扫描单元故障模型；
步骤A2.利用所述模拟扫描单元故障模型，建立诊断向量生成装置。
所述步骤A2包括步骤：
步骤A21.将待测芯片经过时序展开得到待测芯片电路副本，该电路副本包括伪输入的扫描链，伪输出的扫描链，以及待测芯片的组合逻辑电路及其原始输入和原始输出，并用所述模拟扫描单元故障模型模拟扫描链上的扫描单元；
步骤A22.用两个完全一样的所述待测芯片电路副本，分别模拟扫描单元发生时序故障时的待测芯片的电路的逻辑状态；
步骤A23.使用一异或门将两个所述待测芯片电路副本中待测芯片的组合逻辑电路的原始输出对应连接到异或门的输入端；使用另一异或门将两个所述待测芯片电路副本中伪输出端的模拟扫描单元故障模型的输出对应连接到异或门的输入端；
步骤A24.使用一个或门将所述两个异或门的输出对应连接到或门的输入端；
步骤A25.将输入译码器的输出端对应连接到所述模拟扫描单元故障模型的故障注入端。
所述步骤B包括步骤：
步骤B1.利用固定型故障测试生成工具，对所述步骤A建立的诊断向量生成装置求解，若可解，则存储该解，并进入步骤B2；若不可解，则进入步骤B4；
步骤B2.将已被步骤B1得到的解，所区分的候选对从候选对集合中删除；
步骤B3.判断候选对集合是否为空；若是，时序故障诊断向量生成过程结束；若否，则返回步骤B1；
步骤B4.余下的不可区分的候选对为等价故障对，存储于等价故障对集合。
所述时序故障诊断向量，包括：测试向量，原始输出和伪输出，其中：
所述测试向量，包括原始输入和伪输入；
所述原始输出，是指所述电路副本的组合逻辑电路的输出；
所述伪输出，是指所述电路副本中输出端模拟扫描单元故障模型的输出。
所述步骤C包括步骤：
步骤C1，将所述诊断向量集合中的时序故障诊断向量中的所述测试向量逐一加载至待测芯片；
步骤C2，判断待测芯片的故障响应与时序故障诊断向量中的所述伪输出和所述原始输出是否相同，若是，则转到步骤C3；否则返回步骤C1；
步骤C3，依据该时序故障诊断向量对应的解，确定实际故障的位置。
本发明的有益效果在于：
1、利用本发明提出的扫描链故障诊断方法可以有效的诊断扫描链中存在的时序故障。
2、利用本发明提出的扫描链故障诊断方法不会给电路带来任何的硬件开销也不会改变现有的设计测试流程。
3、利用本发明提出的扫描链故障诊断方法，任何通用的固定型故障测试生成工具都可以用作扫描链诊断向量的生成。
4、利用本发明提出的扫描链故障诊断方法可以有效的降低证明故障是等价故障的计算时间。
5、利用本发明提出的扫描链故障诊断方法可以在不影响分辨率和准确率的情况下有效压缩向量数目，使得一个向量可以区分多个候选对，从而减少测试生成和测试的时间开销。
附图说明
图1是扫描链模型示意图；
图2是本发明扫描链故障诊断***实施例的结构示意图；
图3是本发明诊断向量生成装置实施例的示意图；
图4是本发明诊断向量生成装置中模拟扫描单元故障模型实施例的示意图；
图5是采用图4中模拟扫描单元故障模型进行扫描单元故障注入的示意图；
图6是本发明扫描链故障诊断方法实施例的一流程图；
图7是本发明扫描链故障诊断方法中建立诊断向量生成装置实施例的流程图；
图8是本发明的扫描链故障诊断方法实施例的另一流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的一种扫描链故障诊断***、方法及诊断向量生成装置进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在详细介绍本发明的一种扫描链故障诊断***、方法及诊断向量生成装置前，首先说明：
本发明定义扫描链的长度是该扫描链中扫描单元的个数；
扫描单元又称扫描触发器，通过扫描使能信号(Scan Enable，SE)可以工作在两种模式下：功能模式和扫描模式，在工作模式下(SE＝0)它与正常的触发器相同，在扫描模式下(SE＝1)，扫描触发器将其逻辑状态直接传递给与其在扫描链上的直接下游相连的扫描单元。
作为一种可实施方式，本发明中，扫描触发器采用可测性设计中广泛采用的多路选择触发器(MUX-DFF)，其包括DI输入端和SI输入端，其中，SI输入端的输入来自直接上游扫描单元的输出，DI输入端为数据输入端，当电路处于非扫描模式下时，数据经由DI单元进入扫描触发器。当电路处于扫描模式时，数据经由SI输入端进入扫描触发器。
从扫描输入到扫描输出，对每一个扫描单元从大到小编号，称为扫描单元的索引；
对于一个给定的扫描单元，它的上游扫描单元由所有索引值大于该扫描单元的扫描单元组成。类似的，它的下游扫描单元由所有索引值小于该扫描单元的扫描单元组成。
图1为扫描链示意图。参照图1，该扫描链由5个扫描单元组成，那么扫描链的长度为5，对于扫描单元2来说，扫描单元4，3为扫描单元2的上游扫描单元，扫描单元1，0为扫描单元2的下游扫描单元。
本发明的实质是：通过对根据待测芯片的时序故障类型建立的诊断向量生成装置不断求解，找到可以同时区分多个候选对的时序故障诊断向量的集合，并根据这些时序故障诊断向量输入待测芯片后的响应结果，准确定位实际故障。
本发明提供一种扫描链故障诊断***，是利用构建的诊断向量生成装置，模拟一向量输入发生时序故障的待测芯片时电路的逻辑状态，通过模拟求得此向量，作为时序故障诊断向量，对故障进行定位。
图2是扫描链故障诊断***实施例的结构示意图，图3是本发明的诊断向量生成装置实施例的示意图，参照图2、图3，本发明的扫描链故障诊断***，包括：
时序故障类型判断模块1’(图2中的“副本A”“副本B”分别为“电路副本A’”“电路副本B’”，予以译码器分开)，用于判断待测扫描链的时序故障的类型；
诊断向量生成装置2’，通过模拟发生时序故障时待测芯片的电路的逻辑状态，被用来生成时序故障诊断向量；
所述诊断向量生成装置2’，如图3所示，由两个结构完全一致的待测芯片经过时序展开后的电路副本A’和B’，模拟扫描单元故障模型24’，输入模块21’，约束电路模块22’，以及输入译码器23’组成，其中输入译码器23’包括与电路副本A’连接的译码器A，以及与电路副本B’连接的译码器B。
所述模拟扫描单元故障模型24’，用于模拟扫描链中的扫描单元。
所述电路副本A’和电路副本B’(图3中A、B分别为A’及B’)，用于分别模拟发生时序故障时电路的逻辑状态。
由于两个电路副本的结构完全一致，下面只对电路副本A’进行详细说明，电路副本B’与之完全相同。
经过时序展开后的电路副本A’，包括：
伪输入的扫描链；
伪输出的扫描链；
待测芯片的组合逻辑电路。
所述电路副本A’中的扫描链的扫描单元根据测定的时序故障类型，由不同时序故障类型的模拟扫描单元故障模型模拟。
所述输入模块21’，用于向所述电路副本输入向量，包括：
原始输入子模块211’，用于产生加载到待测芯片原始输入端的向量，在扫描链诊断过程中，我们假设电路的原始输入部分是无故障的，因此两个所述电路副本的原始输入的逻辑状态应该一致；
伪输入子模块212’，用于产生加载到待测芯片伪输入端的向量，该向量通过扫描移位加载到待测芯片的扫描单元上，两个所述电路副本的伪输入的逻辑状态应该一致。
约束电路模块22’，用于对电路副本中的电路进行约束，包括：
异或门221’：
一异或门221a’，将其输入端对应连接待测芯片电路副本的组合逻辑电路的原始输出；另一异或门221b’，将其输入端对应连接每个所述模拟扫描单元故障模型的输出；
或门222’：将其输入端对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
当两个电路副本的输出中有一个或者多个不一样时，或门的输出为1，也就是说对应候选对可以区分。通过这个诊断向量生成装置生成的时序故障诊断向量可以准确定位时序故障发生在选定的候选对中的哪个扫描单元上。
输入译码器23’，用于模拟在扫描过程中，扫描单元被“污染”的情况；
每个电路副本包括一个输入译码器，其能够根据扩展输入的值产生由连续0和连续1组成的输出。
诊断向量获取模块3’，利用诊断向量生成装置获取时序故障诊断向量并将该时序故障诊断向量，并将该时序故障诊断向量传给所述故障诊断模块进行扫描链故障诊断；
所述诊断向量获取模块，还包括：候选对集合。所述候选对集合，是根据故障扫描单元所在的扫描链，将扫描单元以两个为一组建立起来。
所述诊断向量获取模块，是利用固定型故障测试生成工具对所述诊断向量生成装置求解，生成所述或门输出上发生固定为0故障的测试向量，作为时序故障诊断向量。因为期望或门上的输出为1，所以对或门上的输出进行固定为0故障的检测。
所述解由时序故障诊断向量和输入译码两部分组成。
若解存在，那么对应的候选对则可以区分，生成的这个时序故障诊断向量就可以用于扫描链故障的诊断。否则这样的解不存在，说明候选对不可区分，是一对等价故障。
对于等价故障，将不能区分实际故障发生在候选对中哪一个扫描单元上。
故障诊断模块4’，通过分析从测试设备上得到的响应结果，进行故障定位；
故障诊断模块利用生成的诊断向量集合，将其中的时序故障诊断向量逐一加载至待测芯片得到故障响应，依据故障响应，对待检测的芯片进行故障定位。
***控制模块5’，用于根据不同情况，调用***中的各个模块协调工作。
本发明的一种诊断向量生成装置，用来为存在时序故障的扫描链生成时序故障诊断向量，应用所产生的时序故障诊断向量对准确定位扫描链上的时序故障具有很大意义。
下面结合上述目标详细介绍本发明一种诊断向量生成装置，如图3所示，包括：
由待测芯片的电路经时序展开生成的两个电路副本A和B；
由于两个电路副本A和B完全一致，因此下面只对电路副本A进行详细说明，电路副本B与之完全相同。
所述电路副本A包括：
伪输入的扫描链；
伪输出的扫描链；
待测芯片的组合逻辑电路。
所述电路副本A中的扫描链上的扫描单元根据测定的时序故障类型，由不同时序故障类型的模拟扫描单元故障模型模拟。
所述模拟扫描单元故障模型，用于模拟扫描链中的扫描单元。
假设一条扫描链上包含n个扫描单元，则一个电路副本的伪输入包含n个模拟扫描单元故障模型，伪输出包含n个模拟扫描单元故障模型，共2n个模拟扫描单元故障模型。
图4是本发明诊断向量生成装置中模拟扫描单元故障模型实施例的示意图，参照图4，所述模拟扫描单元故障模型又分为4种故障模型，这4种故障模型分别是：过缓上升故障模型(Slow To Rise，STR)、过缓下降故障模型(Slow To Fall，STF)、过速上升故障模型(Fast To Rise，FTR)、过速下降故障模型(Fast To Fall，FTF)。故障效果如表1所示。我们的目标是发现扫描链中发生表1所示故障的扫描单元。
表1 本发明使用的扫描链故障模型
| 故障模型 | 期望移出向量 | 实际移出向量 |
| STR | 11110000 | 11100000 |
| STF | 00001111 | 00011111 |
| FTR | 11110000 | 11111000 |
| FTF | 00001111 | 00000111 |
从表1可以看出，对于时序故障来说只有满足一定的敏化条件，故障才会被激活。例如，对于过缓上升故障来说，其敏化条件是存在0→1跳变才能引起故障。也就是说，对于某个候选扫描单元i来说，其直接下游扫描单元i-1逻辑状态为0且扫描单元i的逻辑状态为1才会在扫描移入或者移出时引起扫描单元i的故障，故障使得扫描单元i上期望为1的逻辑值变为了0。
所述过缓上升故障模型，如图4(a)所示，ai(106)为模拟扫描单元故障模型i(即模拟扫描单元i)的实际输出，也就是输入到电路组合逻辑部分的伪输入的逻辑值；gi(101)为模拟扫描单元故障模型i(即扫描单元i)的实际输入；gi-1(102)为模拟扫描单元故障模型i-1(即扫描单元i-1)的实际输入；模拟扫描单元故障模型i与模拟扫描单元故障模型i-1的输出连接到一与门(103)，其输出为fi；si(107)用来控制ai(106)与gi(101)连接还是与fi连接。若si(107)为0，使得ai(106)直接与gi(101)相连接；若si(107)为1，使得ai(106)直接与fi相连接。
所述过缓下降故障模型，如图4(b)所示，ai(113)为模拟扫描单元故障模型i(即模拟扫描单元i)的实际输出，也就是输入到电路组合逻辑部分的伪输入的逻辑值；gi(108)为模拟扫描单元故障模型i(即扫描单元i)的实际输入；gi-1(109)为模拟扫描单元故障模型i-1(即扫描单元i-1)的实际输入；模拟扫描单元故障模型i与模拟扫描单元故障模型i-1的输出连接到一与非门(110)，其输出为fi；si(114)用来控制ai(113)与gi(108)连接还是与fi连接。若si(114)为0，使得ai(113)直接与gi(108)相连接；若si(114)为1，使得ai(113)直接与fi相连接。
所述过速上升故障模型，如图4(c)所示，ai(120)为模拟扫描单元故障模型i(即模拟扫描单元i)的实际输出，也就是输入到电路组合逻辑部分的伪输入的逻辑值；gi(115)为模拟扫描单元故障模型i(即扫描单元i)的实际输入；gi+1(116)为模拟扫描单元故障模型I+1(即扫描单元I+1)的实际输入；模拟扫描单元故障模型i与模拟扫描单元故障模型I+1的输出连接到一与非门(117)，其输出为fi；si(121)用来控制ai(120)与gi(115)连接还是与fi连接。若si(121)为0，使得ai(120)直接与gi(115)相连接；若si(121)为1，使得ai(120)直接与fi相连接。
所述过速下降故障模型，如图4(d)所示，ai(127)为模拟扫描单元故障模型i(即模拟扫描单元i)的实际输出，也就是输入到电路组合逻辑部分的伪输入的逻辑值；gi(122)为模拟扫描单元故障模型i(即扫描单元i)的实际输入；gi+1(123)为模拟扫描单元故障模型i+1(即扫描单元i+1)的实际输入；模拟扫描单元故障模型i与模拟扫描单元故障模型i+1的输出连接到一与门(124)，其输出为fi；si(128)用来控制ai(127)与gi(122)连接还是与fi连接。若si(128)为0，使得ai(127)直接与gi(122)相连接；若si(128)为1，使得ai(127)直接与fi相连接。
作为一种可实施方式，以移入过程为例，如果该扫描单元i处于故障扫描单元的上游，那么该扫描单元i没有被污染，其输出的逻辑值就是伪输入的逻辑值，即期望的逻辑值，那么我们置si(107)为0，使得ai(106)直接与gi(101)相连接。如果该扫描单元i处于故障扫描单元的下游，那么该扫描单元i已经被污染，其输出的逻辑值为故障逻辑值，那么我们置si(107)为1，使得ai(106)与fi(104)相连接。fi是故障的逻辑值，当gigi-1为10时，在gi上的故障将被敏化，所以fi为0。类似的我们可以建立其他故障的故障模型。可以看出gi为期望的无故障扫描链伪输入值而ai为实际的无故障扫描链伪输入值。
输入模块10，包括原始输入子模块11和伪输入子模块12：
所述原始输入子模块11，用于产生加载到待测芯片原始输入端的向量，在扫描链诊断过程中，我们假设电路的原始输入部分是无故障的，因此两个所述电路副本的原始输入的逻辑状态应该一致；
所述伪输入子模块12，用于产生加载到待测芯片伪输入端的向量，该向量通过扫描移位加载到待测芯片的扫描单元上，两个所述电路副本的伪输入的逻辑状态应该一致。
输入译码器30，每个电路副本包括一个输入译码器，其能够根据扩展输入的值产生由连续0和连续1组成的输出。用于模拟在扫描过程中，扫描单元被“污染”的情况；
假设输入译码器的输出的宽度为5，对2译码的结果为00111，对3译码的结果00011。
输入译码器的输出，直接与每个模拟扫描单元故障模型的故障注入端相连接；我们可以通过扩展输入完成模拟故障的过程。
图5是采用图4中模拟扫描单元故障模型进行的扫描单元故障注入举例的示意图。
作为一种可实施方式，参照图5，以模拟时序故障发生在由5个扫描单元组成的扫描链的第二个扫描单元为例，设输入译码器的输出宽度为5，对2译码的结果为00111，对于扫描单元模拟故障输入模型，前两个扫描单元模拟故障输入模型4和3输出的逻辑值是无故障的，后三个扫描单元模拟故障输入模型2、1和0是存在故障的，该结果模拟了在扫描输入过程中，故障扫描单元的下游扫描单元被“污染”；而对于扫描单元模拟故障输出模型来说，前两个扫描单元模拟故障输出模型输出的逻辑值是故障的，而后三个扫描单元模拟故障输出模型输出的逻辑值是不存在故障的，该结果模拟了在扫描输出过程中故障扫描单元的上游被“污染”。
约束电路模块40，用于对模拟扫描单元故障模型中的电路进行约束，包括：
异或门41：
一异或门41a将其输入端对应连接待测芯片电路副本的组合逻辑电路的原始输出；
另一异或门41b将其输入端对应连接每个所述模拟扫描单元故障模型的输出；
或门42：将其输入端对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
当两个电路副本的输出中有一个或者多个不一样时，或门的输出为1，也就是说对应候选对可以区分。
本发明还提供一种扫描链故障诊断方法，是根据故障扫描链的故障类型，建立相应的扫描链诊断向量生成装置，并利用固定型故障测试生成工具得到扫描链时序故障诊断向量，从而对扫描链中的时序故障进行定位。该方法在没有任何面积和布线开销的情况下对故障扫描链进行诊断，并且不改变传统的扫描链诊断流程，从而降低逻辑诊断成本。
图6是本发明一种扫描链故障诊断方法实施例的一流程图，参照图6，本发明一种扫描链故障诊断方法，包括下列步骤：
步骤S100’，将向量0011移入并直接移出扫描链，确定待测芯片的扫描链的时序故障类型；
例如一个由8个扫描单元组成的扫描链，我们移入并直接移出flush向量11001100，那么根据表1，对于过缓上升故障，向量11001100移入并直接移出时，我们观察到的移出向量应为10001000；而对于过缓下降故障，向量11001100移入并直接移出时，我们观察到的移出向量应为11011100；而对于过速上升故障，向量11001100移入并直接移出时，我们观察到的向量应为11101110；而对于过速下降故障，向量11001100移入并直接移出时，我们观察到的向量为11000100。
步骤S100，根据待测芯片的时序故障类型，建立诊断向量生成装置；
进一步地，步骤S100包括下列步骤：
步骤S110，根据待测芯片的时序故障类型，建立模拟扫描单元故障模型；
本发明中的模拟扫描单元种故障模型分为4种类型，这4种故障分别是：过缓上升故障(Slow To Rise，STR)、过缓下降故障(Slow To Fall，STF)、过速上升故障(Fast To Rise，FTR)、过速下降故障(Fast To Fall，FTF)。故障效果如表1所示。
步骤S120，利用模拟扫描单元故障模型，建立诊断向量生成装置。
图7是本发明扫描链故障诊断方法中建立诊断向量生成装置实施例的流程图，参照图7，步骤S120，包括步骤：
步骤S121，将待测芯片经过时序展开得到待测芯片电路副本，该电路副本包括伪输入的扫描链，伪输出的扫描链，待测芯片的组合逻辑电路及其原始输入和原始输出，并根据确定的时序故障的类型，由不同类型的所述模拟扫描单元故障模型模拟扫描链上的扫描单元；
假设一条扫描链上包含n个扫描单元，则一个电路副本的伪输入端包含n个模拟扫描单元故障模型，伪输出端包含n个模拟扫描单元故障模型，共2n个模拟扫描单元故障模型。
步骤S122，用两个完全一样的所述待测芯片电路副本，分别模拟扫描单元发生时序故障时的待测芯片的电路的逻辑状态；
步骤S123，使用一异或门将两个所述待测芯片电路副本中待测芯片的组合逻辑电路的输出(即原始输出)对应连接到异或门的输入端；使用另一异或门将两个所述待测芯片电路副本中伪输出端的模拟扫描单元故障模型的输出对应连接到异或门的输入端；
步骤S124，使用一或门将上述两个异或门的输出对应连接到或门的输入端；
所述或门，用于判断待测候选对是否可以区分。
当两个电路副本的输出中有一个或者多个不一样时，或门的输出为1，也就是说待测候选对可以区分。
步骤S125，将一输入译码器的输出端对应连接到所述模拟扫描单元故障模型的故障注入端。
每个电路副本包括一个输入译码器，其能够根据扩展输入的值产生由连续0和连续1组成的输出。
假设输入译码器的输出的宽度为5，对2译码的结果为00111，对3译码的结果00011。
输入译码器的输出，直接与每个模拟扫描单元故障模型的故障注入端相连接；我们可以通过扩展输入完成模拟故障的过程。
所述诊断向量生成装置，其输入包括原始输入和伪输入：
所述原始输入，是用于产生加载到待测芯片原始输入端的向量。在扫描链诊断过程中，我们假设电路的原始输入部分是无故障的，因此两个所述电路副本的原始输入的逻辑状态应该一致；
所述伪输入，是用于产生加载到待测芯片伪输入端的向量，该向量通过扫描移位加载到待测芯片的扫描单元上，两个所述电路副本的伪输入的逻辑状态应该一致。
步骤S200，利用固定型故障测试生成工具，产生时序故障诊断向量，构成诊断向量集合，用于对待测芯片进行扫描链故障诊断；
所述时序故障诊断向量，包括：测试向量，原始输出和伪输出，其中：
所述测试向量，包括原始输入和伪输入；
所述原始输出，是指所述电路副本的组合逻辑电路的输出；
所述伪输出，是指所述电路副本中输出端模拟扫描单元故障模型的输出。
进一步地，步骤S200包括下列步骤：
步骤S210，利用固定型故障测试生成工具，对步骤S100建立的诊断向量生成装置求解，若可解，则存储该解，并进入步骤S220；若不可解，则进入步骤S240；
步骤S220，将已被步骤S210得到的解所区分的候选对从候选对集合中删除；
所述候选对集合，是根据故障扫描单元所在的扫描链，将扫描单元以两个为一组建立起来。
对于由4个扫描单元组成的扫描链来说，候选对集合为(0，1)、(0，2)、(0，3)、(1，2)、(1，3)、(2，3)。因此对于由n各扫描单元组成的扫描链来说，候选对集合中候选对的数目为n(n-1)/2。而采用本发明的模拟扫描链故障***，生成的一个时序故障诊断向量可以用于区分多个候选对。在诊断过程中，实际需要的时序故障诊断向量的数目远小于n(n-1)/2。
所述步骤S210得到的解，由时序故障诊断向量和输入译码两部分组成。
所述步骤S210得到的解，可以同时区分多个候选对，但由于扩展输入译码的不同，各候选对的响应结果并不相同，这样可以根据响应结果及其对应的扩展输入译码，准确定位待测芯片中扫面链上的故障。
步骤S230，判断候选对集合是否为空；若是，时序故障诊断向量生成过程结束；若否，则进入步骤S210；
步骤S240，余下的不可区分的候选对为等价故障对，存储到等价故障对集合。
所述时序故障诊断向量与其所能区分的候选对相对应在诊断向量生成装置中的响应结果一一对应。
步骤S300，将所述诊断向量集合中的时序故障诊断向量逐一加载至待测芯片得到故障响应，并依据故障响应，对待检测芯片进行扫描链故障诊断；
进一步地，步骤S300包括下列步骤：
步骤S310，将所述诊断向量集合中的时序故障诊断向量中的测试向量逐一加载至待测芯片；
步骤S320，判断待测芯片的故障响应与时序故障诊断向量中的伪输出和原始输出是否相同，若是，则转到步骤S330；否则返回步骤S310；
步骤S330，依据该时序故障诊断向量对应的解，确定实际故障的位置。
图8是本发明的扫描链故障诊断方法实施例的另一流程图。
较佳地，下面通过一实例进一步详细说明本发明的扫描链故障诊断方法，如图3，图5和图8所示。
假设一个由5个扫描单元组成的扫描链，我们移入flush向量11001并直接移出后发现实际响应为10001，而期望响应为11001，因此说明该扫描链存在过缓上升故障(STR)。
为了诊断扫描链中存在的故障，建立候选对：(0，1)、(0，2)、(0，3)、(0，4)、(1，2)、(1，3)、(1，4)、(2，3)、(2，4)和(3，4)；
随后为待测芯片的电路建立两个电路副本A 326和B 327。其中，电路中的扫描单元被展开成为伪输入和伪输出。对于待测电路副本电路的伪输入来说，把它与输入端的扫描链故障模拟模型相连接，在图5中，待测电路副本的伪输入PPI’2(相对组合逻辑电路而言)与扫描链故障输入模型的a2421相连接，扫描链故障输入模型的两个输入PPI2415和PPI1422成为副本电路的伪输入。可以看出在s2420的控制下，输入待测电路的逻辑值可以是一个无故障的逻辑状态g2416，也可以是故障的逻辑状态f2418。每个扫描链故障输入模型的s端都被连接到一个输入译码器437上，它可以根据扩展输入产生连续0和1的译码输出。例如，在扩展输入处输入逻辑值010，译码输出结果为00111，也就是说s4，s3，s2，s1，s0的输入值为00111。扫描链故障输入模型438和439输入到待测电路中的逻辑值是无故障的，440、441、442输入到待测电路中的是故障逻辑状态，这模拟了在扫描移入过程中，如果第二个扫描单元存在故障，那么随着扫描移入，故障状态会传播至其下游扫描单元。类似的，对于组合逻辑电路的输出，将其连接至扫描链故障输出模型的输入端，扫描链故障输出模型的输出端成为副本电路的伪输出。扫描链故障输入和输出模型共享输入译码器。整个诊断向量生成装置建立完成后，其状态如图3所示，电路副本A 326和电路副本B 327有各自的输入译码器311和322。A和B的原始输入和伪输入被对应连接在一起。A和B的实际输出通过异或门323对应异或在一起。A和B的伪输出通过异或门324对应异或在一起。异或门323和324的输出至或门325。
因为我们期望或门325上的输出为1，所以利用通用的诊断向量生成工具为或门325的输出上进行固定为0故障的测试生成。向量生成过程如图8所示，首先建立如501所示的候选对集合，随后建立如图3所示的诊断向量生成装置，通过测试生成，我们得到副本A和副本B上的扩展输入的逻辑状态分别是100和0xx。(此处“x”的不同取值可以区分不同的候选对，得到不同的响应结果，但对应相同的伪输入和原始输入。)那么我们把伪输入和原始输入作为一个向量保存下来。该向量可以区分如503所示的候选对，待区分的候选对如504所示。再对图3中的或门325的输出进行固定为0故障的测试生成。又得到副本A和副本B上的扩展输入的逻辑状态分别是0x0和0x1。因此，又得到一个向量可以区分如506中所示的故障对。此时，余下的故障对如507所示。当再次对图3中的或门325的输出进行固定为0故障的测试生成时，测试生成工具报告该故障不可测试。因此，说明507中所示的候选对是不可区分也就是等价故障。整个向量生成流程结束。可以看出，我们只用了两个向量就区分了10个故障对，有效地降低了证明故障是等价故障的计算时间。
最后，利用求得的两个诊断向量加载至待测芯片得到故障响应，并依据故障响应，对待检测芯片进行扫描链故障定位。
需要说明的是，本发明中的对待测候选对中的两个扫描单元进行区分的目的，是为了找到一个诊断向量能够同时区分多个候选对，以便快速定位故障。
本发明的有益效果在于：
1、利用本发明提出的扫描链故障诊断方法可以有效的诊断扫描链中存在的时序故障。
2、利用本发明提出的扫描链故障诊断方法不会给电路带来任何的硬件开销也不会改变现有的设计测试流程。
3、利用本发明提出的扫描链故障诊断方法，任何通用的固定型故障测试生成工具都可以用作扫描链诊断向量的生成。
4、利用本发明提出的扫描链故障诊断方法可以有效的降低证明故障是等价故障的计算时间。
5、利用本发明提出的扫描链故障诊断方法可以在不影响分辨率和准确率的情况下有效压缩向量数目，使得一个向量可以区分多个候选对，从而减少测试生成和测试的时间开销。
通过结合附图对本发明具体实施例的描述，本发明的其它方面及特征对本领域的技术人员而言是显而易见的。
以上对本发明的具体实施例进行了描述和说明，这些实施例应被认为其只是示例性的，并不用于对本发明进行限制，本发明应根据所附的权利要求进行解释。
Claims (17)
1、一种扫描链故障诊断***，其特征在于，包括：诊断向量生成装置，诊断向量获取模块和故障诊断模块，其中：
所述诊断向量生成装置，通过模拟发生时序故障时待测芯片的电路的逻辑状态，被用来生成时序故障诊断向量；
所述故障诊断模块，通过分析从测试设备上得到的响应结果，进行故障定位；
所述诊断向量获取模块，利用所述诊断向量生成装置获取所述时序故障诊断向量并存储该时序故障诊断向量，并将该时序故障诊断向量传给所述故障诊断模块进行扫描链故障诊断。
2、根据权利要求1所述的扫描链故障诊断***，其特征在于，所述诊断向量生成装置还包括：时序故障类型判断模块和***控制模块，其中：
所述时序故障类型判断模块，用于判断待测扫描链的时序故障的类型；
所述***控制模块，用于根据不同情况，调用***中的各个模块协调工作。
3、根据权利要求1所述的扫描链故障诊断***，其特征在于，所述诊断向量生成装置包括：输入译码器，两个结构完全一致的经过时序展开后的待测芯片电路副本，模拟扫描单元故障模型，输入模块，以及约束电路模块，其中：
所述模拟扫描单元故障模型，用于模拟待测芯片电路副本中的扫描单元，不同的时序故障类型对应不同的模拟扫描单元故障模型，模拟扫描单元故障模型由时序故障类型确定；
所述输入模块，用于向所述电路副本输入向量；
所述约束电路模块，用于对诊断向量生成装置中的电路进行约束。
4、根据权利要求2所述的扫描链故障诊断***，其特征在于，所述约束电路模块，包括两个异或门和一个或门，其中：
一异或门的输入端，用于对应连接待测芯片电路副本的组合逻辑电路的原始输出；
另一异或门的输入端，用于对应连接每个所述模拟扫描单元故障模型的输出；
所述或门的输入端，用于对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
5、根据权利要求1所述的扫描链故障诊断***，其特征在于，所述诊断向量获取模块，利用固定型故障测试生成工具生成所述或门输出上发生固定为0故障的测试向量，作为时序故障诊断向量。
6、一种诊断向量生成装置，其特征在于，包括：两个结构完全一致的经过时序展开后的待测芯片电路副本，模拟扫描单元故障模型，输入模块，以及约束电路模块，其中：
所述模拟扫描单元故障模型，用于模拟待测芯片电路副本中的扫描单元，不同的时序故障类型对应不同的模拟扫描单元故障模型，模拟扫描单元故障模型由时序故障类型确定；
所述输入模块，用于向所述电路副本输入向量；
所述约束电路模块，用于对所述诊断向量生成装置中的电路进行约束。
7、根据权利要求6所述的诊断向量生成装置，其特征在于，所述诊断向量生成装置，还包括输入译码器。
8、根据权利要求6所述的诊断向量生成装置，其特征在于，所述模拟扫描单元故障模型，为过缓上升故障模型、过缓下降故障模型、过速上升故障模型、或过速下降故障模型的一种或任意组合。
9、根据权利要求6所述的诊断向量生成装置，其特征在于，所述输入模块，包括原始输入子模块和伪输入子模块，其中：
所述原始输入子模块，用于产生加载到待测芯片原始输入端的向量；所述伪输入子模块，用于产生加载到待测芯片伪输入端的向量，该向量通过扫描移位加载到待测芯片的扫描单元上；
原始输入子模块及伪输入子模块分别输出到电路副本的逻辑状态一致。
10、根据权利要求6所述的诊断向量生成装置，其特征在于，所述约束电路模块，包括两个异或门和一个或门，其中：
一异或门的输入端，用于对应连接待测芯片电路副本的组合逻辑电路的原始输出；
另一异或门的输入端，用于对应连接每个所述模拟扫描单元故障模型的输出；
所述或门的输入端，用于对应连接所述两个异或门的输出结果，并判断待测的候选对是否可以区分。
11、一种扫描链故障诊断方法，其特征在于，包括步骤：
步骤A、根据待测扫描链的时序故障类型，建立诊断向量生成装置；
步骤B、对所述诊断向量生成装置求解，获取可同时区分多个故障对的时序故障诊断向量，并将该时序故障诊断向量存储于诊断向量集合；
步骤C、将所述诊断向量集合中的时序故障诊断向量逐一加载至待测芯片得到故障响应，依据该故障响应，对待检测芯片进行扫描链故障诊断。
12、根据权利要求11所述的扫描链故障诊断方法，其特征在于，所述步骤A之前，还包括步骤：
步骤A’.确定待测扫描链的时序故障类型，其中待测芯片的扫描链为待测扫描链。
13、根据权利要求11所述的扫描链故障诊断方法，其特征在于，所述步骤A包括步骤：
步骤A1.根据待测芯片的时序故障类型，建立模拟扫描单元故障模型；
步骤A2.利用所述模拟扫描单元故障模型，建立诊断向量生成装置。
14、根据权利要求13所述的扫描链故障诊断方法，其特征在于，所述步骤A2包括步骤：
步骤A21.将待测芯片经过时序展开得到待测芯片电路副本，该电路副本包括伪输入的扫描链，伪输出的扫描链，以及待测芯片的组合逻辑电路及其原始输入和原始输出，并用所述模拟扫描单元故障模型模拟扫描链上的扫描单元；
步骤A22.用两个完全一样的所述待测芯片电路副本，分别模拟扫描单元发生时序故障时的待测芯片的电路的逻辑状态；
步骤A23.使用一异或门将两个所述待测芯片电路副本中待测芯片的组合逻辑电路的原始输出对应连接到异或门的输入端；使用另一异或门将两个所述待测芯片电路副本中伪输出端的模拟扫描单元故障模型的输出对应连接到异或门的输入端；
步骤A24.使用一个或门将所述两个异或门的输出对应连接到或门的输入端；
步骤A25.将输入译码器的输出端对应连接到所述模拟扫描单元故障模型的故障注入端。
15、根据权利要求11所述的扫描链故障诊断方法，其特征在于，所述步骤B包括步骤：
步骤B1.利用固定型故障测试生成工具，对所述步骤A建立的诊断向量生成装置求解，若可解，则存储该解，并进入步骤B2；若不可解，则进入步骤B4；
步骤B2.将已被步骤B1得到的解，所区分的候选对从候选对集合中删除；
步骤B3.判断候选对集合是否为空；若是，时序故障诊断向量生成过程结束；若否，则返回步骤B1；
步骤B4.余下的不可区分的候选对为等价故障对，存储于等价故障对集合。
16、根据权利要求11所述的扫描链故障诊断方法，其特征在于，所述时序故障诊断向量，包括：测试向量，原始输出和伪输出，其中：
所述测试向量，包括原始输入和伪输入；
所述原始输出，是指所述电路副本的组合逻辑电路的输出；
所述伪输出，是指所述电路副本中输出端模拟扫描单元故障模型的输出。
17、根据权利要求11所述的扫描链故障诊断方法，其特征在于，所述步骤C包括步骤：
步骤C1，将所述诊断向量集合中的时序故障诊断向量中的所述测试向量逐一加载至待测芯片；
步骤C2，判断待测芯片的故障响应与时序故障诊断向量中的所述伪输出和所述原始输出是否相同，若是，则转到步骤C3；否则返回步骤C1；
步骤C3，依据该时序故障诊断向量对应的解，确定实际故障的位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101161791A CN101320078A (zh) | 2008-07-04 | 2008-07-04 | 一种扫描链故障诊断***、方法及诊断向量生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008101161791A CN101320078A (zh) | 2008-07-04 | 2008-07-04 | 一种扫描链故障诊断***、方法及诊断向量生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101320078A true CN101320078A (zh) | 2008-12-10 |
Family
ID=40180239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008101161791A Pending CN101320078A (zh) | 2008-07-04 | 2008-07-04 | 一种扫描链故障诊断***、方法及诊断向量生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101320078A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102565682A (zh) * | 2010-12-14 | 2012-07-11 | 苏州工业园区谱芯科技有限公司 | 一种基于二分法的故障测试向量的定位方法 |
| CN104635148A (zh) * | 2015-02-13 | 2015-05-20 | 合肥工业大学 | 一种并行折叠计数器状态向量的选择生成方法及其硬件电路 |
| CN111650499A (zh) * | 2020-05-29 | 2020-09-11 | Oppo广东移动通信有限公司 | 扫描链故障的诊断方法、装置、测试设备及存储介质 |
| CN112731121A (zh) * | 2019-10-14 | 2021-04-30 | 瑞昱半导体股份有限公司 | 芯片及其测试方法 |
| US11073552B2 (en) * | 2017-07-26 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Design-for-test for asynchronous circuit elements |
| CN113466675A (zh) * | 2021-05-26 | 2021-10-01 | 中国电子科技集团公司第五十四研究所 | 一种测试向量生成方法 |
| CN116106729A (zh) * | 2023-02-10 | 2023-05-12 | 无锡玖熠半导体科技有限公司 | 基于代价损失因子的扫描链及组合逻辑故障诊断方法 |
-
2008
- 2008-07-04 CN CNA2008101161791A patent/CN101320078A/zh active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102565682A (zh) * | 2010-12-14 | 2012-07-11 | 苏州工业园区谱芯科技有限公司 | 一种基于二分法的故障测试向量的定位方法 |
| CN102565682B (zh) * | 2010-12-14 | 2014-05-28 | 苏州工业园区谱芯科技有限公司 | 一种基于二分法的故障测试向量的定位方法 |
| CN104635148A (zh) * | 2015-02-13 | 2015-05-20 | 合肥工业大学 | 一种并行折叠计数器状态向量的选择生成方法及其硬件电路 |
| CN104635148B (zh) * | 2015-02-13 | 2017-05-17 | 合肥工业大学 | 一种并行折叠计数器状态向量的选择生成方法及其硬件电路 |
| US11073552B2 (en) * | 2017-07-26 | 2021-07-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Design-for-test for asynchronous circuit elements |
| CN112731121A (zh) * | 2019-10-14 | 2021-04-30 | 瑞昱半导体股份有限公司 | 芯片及其测试方法 |
| CN111650499A (zh) * | 2020-05-29 | 2020-09-11 | Oppo广东移动通信有限公司 | 扫描链故障的诊断方法、装置、测试设备及存储介质 |
| CN111650499B (zh) * | 2020-05-29 | 2022-08-16 | Oppo广东移动通信有限公司 | 扫描链故障的诊断方法、装置、测试设备及存储介质 |
| CN113466675A (zh) * | 2021-05-26 | 2021-10-01 | 中国电子科技集团公司第五十四研究所 | 一种测试向量生成方法 |
| CN116106729A (zh) * | 2023-02-10 | 2023-05-12 | 无锡玖熠半导体科技有限公司 | 基于代价损失因子的扫描链及组合逻辑故障诊断方法 |
| CN116106729B (zh) * | 2023-02-10 | 2024-06-07 | 无锡玖熠半导体科技有限公司 | 基于代价损失因子的扫描链及组合逻辑故障诊断方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105631077B (zh) | 具有增大的故障覆盖率的集成电路 | |
| Huang et al. | Survey of scan chain diagnosis | |
| Yang et al. | Quick scan chain diagnosis using signal profiling | |
| CN101320078A (zh) | 一种扫描链故障诊断***、方法及诊断向量生成装置 | |
| CN101251580A (zh) | 一种可诊断扫描链故障的电路装置及其诊断方法 | |
| US11500018B2 (en) | Asynchronous circuits and test methods | |
| Huang et al. | Scan chain diagnosis based on unsupervised machine learning | |
| CN101285871B (zh) | 一种扫描链诊断向量生成方法和装置及扫描链诊断方法 | |
| Aitken et al. | Better models or better algorithms? Techniques to improve fault diagnosis | |
| CN101315412A (zh) | 一种扫描链故障诊断方法及*** | |
| US8230283B2 (en) | Method to test hold path faults using functional clocking | |
| Kao et al. | Jump simulation: A technique for fast and precise scan chain fault diagnosis | |
| Li | Diagnosis of multiple hold-time and setup-time faults in scan chains | |
| US11408938B2 (en) | Bidirectional scan cells for single-path reversible scan chains | |
| Huang et al. | Intermittent scan chain fault diagnosis based on signal probability analysis | |
| Huang et al. | Efficient diagnosis for multiple intermittent scan chain hold-time faults | |
| US20020188904A1 (en) | Efficiency of fault simulation by logic backtracking | |
| Dastidar et al. | A systematic approach for diagnosing multiple delay faults | |
| Guo et al. | Detection and diagnosis of static scan cell internal defect | |
| US20040034495A1 (en) | Method for determining fault coverage from RTL description | |
| US20200166571A1 (en) | Chain Testing And Diagnosis Using Two-Dimensional Scan Architecture | |
| Seshadri et al. | Dominance based analysis for large volume production fail diagnosis | |
| Wang et al. | Gate-delay fault diagnosis using the inject-and-evaluate paradigm | |
| Pomeranz | Improving the diagnosability of scan chain faults under transparent-scan by observation points | |
| Huang et al. | Diagnose multiple stuck-at scan chain faults |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081210 |