CN101315950A - 一种薄膜晶体管充电沟道结构 - Google Patents
一种薄膜晶体管充电沟道结构 Download PDFInfo
- Publication number
- CN101315950A CN101315950A CNA2007100997778A CN200710099777A CN101315950A CN 101315950 A CN101315950 A CN 101315950A CN A2007100997778 A CNA2007100997778 A CN A2007100997778A CN 200710099777 A CN200710099777 A CN 200710099777A CN 101315950 A CN101315950 A CN 101315950A
- Authority
- CN
- China
- Prior art keywords
- source
- drain
- film transistor
- channel
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000007373 indentation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管充电沟道结构,包括:源极、漏极和沟道区;源极连接有一源极扩展区;漏极连接有一漏极扩展区;源极扩展区和漏极扩展区相对设置,形成一扩展沟道区。其中源极扩展区和漏极扩展区均处于栅极扫描线或栅电极、和半导体层之上,并与之交叠;源极及沟道区呈U型结构;扩展沟道区呈一字形状、锯齿状或波纹状。本发明通过扩展沟道区来增大沟道的宽长比(W/L)以达到增大TFT像素区的充电电流大小的目的,从而能够有效地避免亮点,灰度不均匀等现实不良。
Description
技术领域
本发明涉及薄膜晶体管液显示器(TFT-LCD)像素结构,尤其涉及TFT-LCD像素区薄膜晶体管(TFT)充电沟道结构。
背景技术
随着TFT-LCD的迅速推广与应用,对显示屏幕尺寸的要求越来越大,构成显示的单个像素尺寸相应地也会变大,同时对充电电流的大小也提出了更高的要求。如何提高像素区的充电电流的大小成为当今的技术难点。TFT沟道充电电流的大小计算如公式(1-1)所示,其大小与TFT充电沟道的宽长比成正比(W表示沟道宽度,L表示沟道长度)。因此最直接有效并被普遍采用的方法是通过变更沟道结构设计来增大充电沟道的宽长比以增大TFT充电电流。传统的TFT像素结构简图如图1、2所示。当栅极扫描线1或栅电极(门电路)处于高电位时,半导体层3(a-Si层)产生感生电荷,TFT沟道处于开启状态,电荷通过漏极4流向源极5。根据信号线2提供的电压大小,实施对透明像素电极7的充电。传统的充电沟道结构如图3所示(W=W1+W2+W3,L=L0),采用的是U型单源极5、单漏极4沟道结构。但对于大尺寸TFT-LCD来说,通常需要较大的充电电流,传统的充电沟道结构经常会因为充电电流不足而导致各种不良的发生,已经难以适应TFT-LCD对高充电电流的要求。
充电电流计算公式:Ion=μCoxW/L[(Vgs-Vth)-Vds/2]Vds (1-1)
传统沟道设计的长宽比:
为了增大沟道的宽长比,目前流行的做法是将沟道设计成多源漏极结构。图4是一种目前主流的多沟道设计简图。由于存在两个以上的U型沟道结构,如图5所示,因而此设计能增大沟道的宽度,宽长比与充电电流随之增大。但此沟道设计方案由于存在两个以上的源极5,势必将导致像素区的开口率(Aperture Ratio)下降,从而降低了TFT-LCD显示的亮度和对比度。
发明内容
本发明的目的是针对现有技术的缺陷,提供一种TFT-LCD像素区薄膜晶体管充电沟道结构,在不减小像素区开口率的前提下,通过增大TFT-LCD像素区的充电电流(Ion)大小,降低因充电不足而发生的不良发生率,提高画面显示品质。
为了实现上述目的,本发明提供一种薄膜晶体管充电沟道结构,包括:源极、漏极、沟道区,其中所述源极连接有一源极扩展区,所述漏极连接有一漏极扩展区,源极扩展区和漏极扩展区相对设置,形成一扩展沟道区。
上述方案中,所述源极扩展区和漏极扩展区均处于栅极扫描线或栅电极、和半导体层之上,并与之交叠。所述源极及沟道区呈U型结构,所述源极扩展区同U型结构源极两端连接呈一体结构,所述漏极扩展区与所述漏极呈垂直相交一体结构。所述扩展沟道区进一步可以呈一字形状、锯齿状或波纹状。所述源极、漏极、源极扩展区和漏极扩展区的材料为AlNd、Al、Cu、Mo、MoW和Cr之一或其任意组合。
相对于现有技术,本发明在不减少开口率的条件下,通过扩展沟道来增大沟道的宽长比(W/L)以达到增大TFT像素区的充电电流大小的目的,从而有效地避免了亮点,灰度不均匀等现实不良。同时,多沟道结构增大了沟道的宽长比;单源极、漏极结构避免了开口率的减小。
下面结合附图和具体实施例对本发明进行进一步更为详细地说明。
附图说明
图1是现有技术像素结构简图;
图2是图1中沿A-A部位的截面图;
图3是现有技术的TFT充电沟道结构;
图4是现有技术中多源漏极、高宽长比像素结构简图;
图5是多源漏极TFT沟道结构简图;
图6是本发明单源漏极、高宽长比TFT-LCD像素结构简图;
图7是本发明单源漏极、高宽长比TFT沟道结构具体实施例1的简图;
图8是本发明单源漏极、高宽长比TFT沟道结构具体实施例2的简图。
图中标记:1、栅极扫描线;2、信号线;3、半导体层;4、漏极;5、源极;7、像素电极;10、源极扩展区;11、漏极扩展区。
具体实施方式
图6所示是本发明的TFT-LCD像素结构简图。本发明的TFT沟道结构包括源极、漏极、沟道区和扩展沟道区。本发明通过扩展沟道区来增大沟道的宽长比(W/L)以达到增大TFT像素区的充电电流大小的目的,从而能够有效地避免亮点,灰度不均匀等现实不良。
实施例1:
图7所示是本发明TFT沟道结构具体实施例1简图。如图7所示,TFT沟道结构包括:源极5、漏极4、U型沟道区和扩展沟道区(源极扩展区10和漏极扩展区11)组成,其中源极扩展区10与单源极5呈垂直交叉的一体结构;漏极扩展区11与U型漏极4的两端分别连接,呈一体结构。扩展沟道区在U型沟道的两侧对源、漏极进行对称扩展,并使扩展区域对应形成沟道结构。所有扩展区(源极扩展区10和漏极扩展区11)与信号线及源、漏电极为具有相同的金属材料,如为AlNd、Al、Cu、Mo、MoW和Cr之一或任意组合,并在同一光刻工艺中完成制作。所有的沟道区位于栅极扫描线1、栅极绝缘层(图中为画出)与半导体层3之上,并且三者呈交叠状结构。
如图7所示,本发明的扩展沟道结构相对于现有技术中的沟道结构,参见图3,增大了沟道的总宽度(W4,W5即为增加的沟道宽度)。对比公式(1-1)、(1-2),本发明的宽长比要大于传统设计的宽长比,充电电流随沟道宽长比增大而增大。
本发明的宽长比:
由公式(1-3)可见,本发明扩展沟道来增大沟道的宽长比(W/L)增大,因此能有效增加TFT像素区的充电电流大小,从而有效地避免了亮点,灰度不均匀等现实不良。
此外,本实施例由于只存在一个源极5,因此像素区的开口率并没有因此而减小。
实施例2
图8所示是本发明TFT沟道结构具体实施例2简图。如图8所示,TFT沟道结构包括:源极5、漏极4、U型沟道区和扩展沟道区(源极扩展区10和漏极扩展区11)组成,其中源极扩展区10与单源极5呈垂直交叉的一体结构;漏极扩展区11与U型漏极4的两端分别连接,呈一体结构。上述结构与具体实施例1中相同,本实施例区别于具体实施例1之处在于,源极扩展区10和漏极扩展区11呈锯齿状或波纹状相对设置。由于源极扩展区10和漏极扩展区11之间长度仍为L0,而宽度W4,W5因为锯齿状或波纹状而相应增大,由公式1-3可见,本实施列进一步增大了沟道的宽长比(W/L),因此能更有效的增加TFT像素区的充电电流大小,从而有效地避免了亮点,灰度不均匀等现实不良。同样本实施例本实施例由于只存在一个源极5,因此像素区的开口率并没有因此而减小。
综上所述,本发明的核心在于通过U沟道区***扩展为了实现增大沟道宽长比(W/L)的设计,因此凡是通过源极、漏极扩展形成的单源极沟道结构,无论沟道的形状如何,都属于本发明的内容。
最后应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,按照需要可使用不同材料和设备实现之,即可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (6)
1、一种薄膜晶体管充电沟道结构,包括:源极、漏极和沟道区,其特征在于:所述源极连接有一源极扩展区,所述漏极连接有一漏极扩展区,源极扩展区和漏极扩展区相对设置,形成一扩展沟道区。
2、根据权利要求1所述的薄膜晶体管充电沟道结构,其特征在于:所述源极扩展区和漏极扩展区均处于栅极扫描线或栅电极、和半导体层之上,并与之交叠。
3、根据权利要求2所述的薄膜晶体管充电沟道结构,其特征在于:所述源极及沟道区呈U型结构,所述源极扩展区同U型结构源极两端连接呈一体结构,所述漏极扩展区与所述漏极呈垂直相交一体结构。
4、根据权利要求3所述的薄膜晶体管充电沟道结构,其特征在于:所述扩展沟道区呈一字形状。
5、根据权利要求3所述的薄膜晶体管充电沟道结构,其特征在于:所述扩展沟道区呈锯齿状或波纹状。
6、根据权利要求1至5任一所述的薄膜晶体管充电沟道结构,其特征在于:所述源极、漏极、源极扩展区和漏极扩展区的材料为AlNd、Al、Cu、Mo、MoW和Cr之一或其任意组合。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100997778A CN101315950A (zh) | 2007-05-30 | 2007-05-30 | 一种薄膜晶体管充电沟道结构 |
US12/104,575 US8049216B2 (en) | 2007-05-30 | 2008-04-17 | Thin film transistor, array substrate and method for manufacturing the same |
US13/242,468 US8377758B2 (en) | 2007-05-30 | 2011-09-23 | Thin film transistor, array substrate and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100997778A CN101315950A (zh) | 2007-05-30 | 2007-05-30 | 一种薄膜晶体管充电沟道结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101315950A true CN101315950A (zh) | 2008-12-03 |
Family
ID=40087097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100997778A Pending CN101315950A (zh) | 2007-05-30 | 2007-05-30 | 一种薄膜晶体管充电沟道结构 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8049216B2 (zh) |
CN (1) | CN101315950A (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104332490A (zh) * | 2014-10-27 | 2015-02-04 | 重庆京东方光电科技有限公司 | 一种薄膜晶体管 |
WO2017067338A1 (zh) * | 2015-10-20 | 2017-04-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
CN106992214A (zh) * | 2017-04-25 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
US9985140B2 (en) | 2013-12-18 | 2018-05-29 | Boe Technologies Group Co., Ltd. | Pixel array structure having doped active layer with uneven thickness and manufacturing method thereof, array substrate and display device |
CN110379849A (zh) * | 2019-07-22 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及显示面板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100461433C (zh) | 2007-01-04 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列结构及其制造方法 |
CN101819363B (zh) * | 2009-02-27 | 2011-12-28 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
TW201041134A (en) * | 2009-05-12 | 2010-11-16 | Au Optronics Corp | Thin film transistor structure |
TWM402478U (en) * | 2010-09-10 | 2011-04-21 | Chunghwa Picture Tubes Ltd | Gate driving circuit for use in a display panel |
KR102481378B1 (ko) * | 2015-12-10 | 2022-12-27 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판, 및 표시 장치 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6815661A (zh) * | 1968-11-02 | 1970-05-06 | ||
JP2814161B2 (ja) * | 1992-04-28 | 1998-10-22 | 株式会社半導体エネルギー研究所 | アクティブマトリクス表示装置およびその駆動方法 |
KR100190023B1 (ko) * | 1996-02-29 | 1999-06-01 | 윤종용 | 박막트랜지스터-액정표시장치 및 그 제조방법 |
KR100439944B1 (ko) * | 1998-12-10 | 2004-11-03 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터형광감지센서,센서박막트랜지스터와그제조방법 |
JP3379491B2 (ja) * | 1999-10-22 | 2003-02-24 | 日本電気株式会社 | 液晶表示装置 |
JP3367492B2 (ja) * | 1999-11-30 | 2003-01-14 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
KR100365501B1 (ko) * | 2000-12-22 | 2002-12-18 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동방법 |
JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
KR100442489B1 (ko) * | 2001-06-11 | 2004-07-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
KR100918180B1 (ko) * | 2003-03-04 | 2009-09-22 | 삼성전자주식회사 | 쉬프트 레지스터 |
KR100698048B1 (ko) * | 2003-06-26 | 2007-03-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
JP4100351B2 (ja) * | 2004-02-09 | 2008-06-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
JP2006237066A (ja) * | 2005-02-22 | 2006-09-07 | Toshiba Corp | 半導体装置 |
US20070290205A1 (en) * | 2006-06-14 | 2007-12-20 | Chin-Sheng Chen | Dual-channel thin film transistor |
-
2007
- 2007-05-30 CN CNA2007100997778A patent/CN101315950A/zh active Pending
-
2008
- 2008-04-17 US US12/104,575 patent/US8049216B2/en active Active
-
2011
- 2011-09-23 US US13/242,468 patent/US8377758B2/en active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9985140B2 (en) | 2013-12-18 | 2018-05-29 | Boe Technologies Group Co., Ltd. | Pixel array structure having doped active layer with uneven thickness and manufacturing method thereof, array substrate and display device |
CN104332490A (zh) * | 2014-10-27 | 2015-02-04 | 重庆京东方光电科技有限公司 | 一种薄膜晶体管 |
US9966444B2 (en) | 2014-10-27 | 2018-05-08 | Boe Technology Group Co., Ltd. | Thin film transistor, display panel and display apparatus |
WO2017067338A1 (zh) * | 2015-10-20 | 2017-04-27 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
US10361317B2 (en) | 2015-10-20 | 2019-07-23 | Boe Technology Group Co., Ltd. | Thin film transistor and method for manufacturing the same, array substrate and display device |
CN106992214A (zh) * | 2017-04-25 | 2017-07-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
CN106992214B (zh) * | 2017-04-25 | 2019-12-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
CN110379849A (zh) * | 2019-07-22 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | 一种薄膜晶体管及显示面板 |
Also Published As
Publication number | Publication date |
---|---|
US8049216B2 (en) | 2011-11-01 |
US20120009708A1 (en) | 2012-01-12 |
US20080296575A1 (en) | 2008-12-04 |
US8377758B2 (en) | 2013-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101315950A (zh) | 一种薄膜晶体管充电沟道结构 | |
CN102402087B (zh) | 像素结构、主动元件阵列基板以及平面显示面板 | |
TWI396911B (zh) | 畫素結構 | |
CN103492939B (zh) | 液晶显示面板 | |
US10644120B2 (en) | Thin film transistor, GOA circuit, display substrate and display device | |
CN104538399A (zh) | 一种ltps阵列基板及其制造方法 | |
CN207183274U (zh) | 阵列基板、显示面板和显示装置 | |
CN106373966B (zh) | 阵列基板、显示面板及显示装置 | |
CN204374567U (zh) | 一种像素结构、阵列基板、显示面板和显示装置 | |
US20190006395A1 (en) | Array substrate, method for manufacturing the same, and display panel | |
CN105161542A (zh) | 薄膜晶体管阵列基板及其制备方法、液晶面板 | |
CN106356408A (zh) | 一种薄膜晶体管、阵列基板、显示面板及显示装置 | |
US8593210B2 (en) | Signal distribution device and display device | |
CN101221960A (zh) | 像素结构 | |
CN206619596U (zh) | 阵列基板和显示面板 | |
KR20060118063A (ko) | 액정표시장치용 어레이 기판 및 그 제조 방법 | |
CN201876642U (zh) | 像素结构 | |
CN105140298B (zh) | 薄膜晶体管和阵列基板 | |
CN103746000A (zh) | 一种多晶硅tft器件及其制造方法 | |
CN109742088B (zh) | 一种tft阵列基板 | |
CN109300920B (zh) | 阵列基板、显示面板和显示装置 | |
CN106653763B (zh) | 阵列基板、显示面板及显示装置 | |
CN215813671U (zh) | 一种阵列基板、显示面板 | |
CN111357107A (zh) | Tft基板、esd保护电路及tft基板的制作方法 | |
CN107290913A (zh) | 显示面板、阵列基板及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Open date: 20081203 |