CN101308838B - 一种高导通电压倒装led集成芯片及制造方法 - Google Patents
一种高导通电压倒装led集成芯片及制造方法 Download PDFInfo
- Publication number
- CN101308838B CN101308838B CN2008100286728A CN200810028672A CN101308838B CN 101308838 B CN101308838 B CN 101308838B CN 2008100286728 A CN2008100286728 A CN 2008100286728A CN 200810028672 A CN200810028672 A CN 200810028672A CN 101308838 B CN101308838 B CN 101308838B
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- dusts
- metal level
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种成本低、易于集成、散热效果好、耐高压性能好的高导通电压倒装LED集成芯片及制造方法。该集成芯片包括若干个LED裸芯片(1)和硅衬底(2),LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12),硅衬底(2)上生成有至少一层导热绝缘层,导热绝缘层上沉积有金属层(6),各LED裸芯片(1)对应的P型外延层(12)、N型外延层(11)分别通过焊球(80、81)倒装焊接在两个分离的金属层(6)上,若干个LED裸芯片(1)之间通过金属层(6)相连接组成电路。该制造方法包括形成导热绝缘层、金属层及LED裸芯片封装的步骤。本发明可广泛应用于LED集成芯片领域。
Description
技术领域
本发明涉及一种高导通电压倒装LED集成芯片;另外,本发明还涉及一种该高导通电压倒装LED集成芯片的制造方法。
背景技术
倒装芯片技术是当今最先进的微电子封装技术之一,它既是一种芯片互连技术,又是一种理想的芯片粘接技术,它将电路组装密度提升到了一个新的高度。在所有表面安装技术中,倒装芯片可以达到最小、最薄的封装,随着电子产品体积的进一步缩小,倒装芯片的应用将会越来越广泛。将LED裸芯片倒扣在衬底上的封装形式称为倒装LED。传统的倒装LED单颗采用面积较大的功率型LED芯片,成本较高,由于芯片面积较大,热源集中,因此散热效果不好;同时,这种倒装LED较难实现多芯片集成。
目前还出现了用扩散隔离法制造的在硅衬底上带静电保护二极管的倒装LED集成芯片,当LED集成芯片的裸芯片串联的集成度较高时,即LED集成芯片的裸芯片串联数量较多时,整个LED集成芯片的额定电压较高,此时硅衬底内与LED正负极相联接的扩散层与硅衬底内的阱区及硅衬底之间形成的寄生晶闸管易发生发射极与集电极之间导通漏电而产生耐压不足的现象,同时也使本应绝缘的硅衬底也带有电位,故当整个集成芯片二次封装在金属壳内以后,金属壳也容易产生电位,难以再进一步将已二次封装好的集成芯片再进行串联应用,以上几点使得整个LED集成芯片在高压时容易出现不稳定,甚至根本达不到额定电压,致使芯片的亮度达不到设计要求。尤其是当将整个芯片设计成两极直接接于220V或110V的交流电源应用时,即若干个LED裸芯片串联或串并联组合连接时,漏电现象更是严重。因此,现有的LED集成芯片的耐高压性能不好。
发明内容
本发明所要解决的技术问题是克服现有技术的不足,提供一种成本低、易于集成、散热效果好、耐高压性能好的高导通电压倒装LED集成芯片。
另外,本发明还提供一种该高导通电压倒装LED集成芯片的制造方法。
本发明的高导通电压倒装LED集成芯片所采用的第一种技术方案是:本发明高导通电压倒装LED集成芯片包括若干个LED裸芯片和硅衬底,所述LED裸芯片包括衬底和N型外延层、P型外延层,所述硅衬底的正面沉积有导热绝缘层II,所述导热绝缘层II上沉积有金属层,各所述LED裸芯片对应的所述P型外延层、所述N型外延层分别通过焊球倒装焊接在两个分离的所述金属层上,若干个所述LED裸芯片之间通过所述金属层相连接组成电路。
进一步,所述硅衬底的正面向内扩散有一层N+扩散层。
所述导热绝缘层II由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成。
所述硅衬底的背面还有由一层或多层金属构成的散热层,所述金属层的外表面为反光面,所述硅衬底为P型或N型,所述焊球为金球栓或铜球栓或锡球,所述金属层为铝或铜或硅铝合金,若干个所述LED裸芯片之间串联或并联或串并联组合连接。
本发明的高导通电压倒装LED集成芯片的制造方法所采用的第一种技术方案是:包括以下步骤:
(a)形成导热绝缘层II:采用低压气相法在所述硅衬底的正面沉积氮化硅或二氧化硅或二者都沉积,形成厚度为1000~6000埃的氮化硅层或厚度为1500~8000埃的二氧化硅层或先形成400~8000埃的二氧化硅层再形成厚度为1000~6000埃的氮化硅层,或先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层,即形成所述导热绝缘层II;
(b)形成金属层:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属光刻掩模版进行光刻,再用湿法或干法蚀刻工艺对金属层进行蚀刻,蚀刻后剩余的金属层构成串联或并联或串并联组合连接的所述金属层;
(c)LED裸芯片封装:对于每个所述LED裸芯片,植金球栓或铜球栓或锡球于两个分离的所述金属层上,再通过超声键合或回流焊将若干个所述LED裸芯片倒装在金球栓或铜球栓或锡球上。
进一步,在步骤(a)之前还包括以下步骤:
(a0)形成N+扩散层:在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷,或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底中再在高温下驱入,形成内阻为10~40Ω/□的所述N+扩散层;
在步骤(b)与步骤(c)之间还包括以下步骤:
(b′)形成散热层:先将所述硅衬底的背面用研磨的方法减薄,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底的背面,形成所述散热层。
本发明的高导通电压倒装LED集成芯片所采用的第二种技术方案是:本发明高导通电压倒装LED集成芯片包括若干个LED裸芯片和硅衬底,所述LED裸芯片包括衬底和N型外延层、P型外延层,所述硅衬底的正面向内扩散有一层N+扩散层,所述N+扩散层上生长有一层导热绝缘层I,所述导热绝缘层I上沉积有金属层,各所述LED裸芯片对应的所述P型外延层、所述N型外延层分别通过焊球倒装焊接在两个分离的所述金属层上,若干个所述LED裸芯片之间通过所述金属层相连接组成电路。
所述导热绝缘层I与所述金属层之间沉积有导热绝缘层II。
所述导热绝缘层II由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成。
所述硅衬底的背面还有由一层或多层金属构成的散热层,所述金属层的外表面为反光面,所述硅衬底为P型或N型,所述焊球为金球栓或铜球栓或锡球,所述金属层为铝或铜或硅铝合金,若干个所述LED裸芯片之间串联或并联或串并联组合连接。
本发明的高导通电压倒装LED集成芯片的制造方法所采用的第二种技术方案是:包括以下步骤:
(a)形成N+扩散层:在高温扩散炉管内对所述硅衬底的正面掺杂N型杂质磷或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底中再在高温下驱入,形成内阻为10~40Ω/□的所述N+扩散层;
(b)形成导热绝缘层I:将所述硅衬底在氧化炉管内采用湿氧法热氧化生长出厚度为400~8000埃的氧化层,形成所述导热绝缘层I;
(c)形成金属层:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属光刻掩模版进行光刻,再用湿法或干法蚀刻工艺对金属层进行蚀刻,蚀刻后剩余的金属层构成串联或并联或串并联组合连接的所述金属层;
(d)LED裸芯片封装:对于每个所述LED裸芯片,植金球栓或铜球栓或锡球于两个分离的所述金属层上,再通过超声键合或回流焊将若干个所述LED裸芯片倒装在金球栓或铜球栓或锡球上。
进一步,在步骤(b)与步骤(c)之间还包括以下步骤:
(b′)形成导热绝缘层II:采用低压气相法在所述导热绝缘层I上沉积氮化硅或二氧化硅或二者都沉积,形成厚度为1000~6000埃的氮化硅层或厚度为1500~8000埃的二氧化硅层或先形成400~8000埃的二氧化硅层再形成厚度为1000~6000埃的氮化硅层,或先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层,即形成所述导热绝缘层II;
在步骤(c)与步骤(d)之间还包括以下步骤:
(c′)先将所述硅衬底的背面用研磨的方法减薄,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底的背面,形成所述散热层。
本发明的有益效果是:由于本发明的高导通电压倒装LED集成芯片若干个所述LED裸芯片之间通过所述金属层相连接组成电路,若干个所述LED裸芯片之间可以串联或并联或串并联组合连接,多个所述LED裸芯片分布面积广,发光效果更好,且制造成本比采用单颗面积较大的功率型LED芯片更低;另外,本发明使用到集成电路的光刻、氧化、蚀刻等技术,所以所述金属层的尺寸比现有在线路板上直接安装若干个LED的技术的金属层尺寸更小,其占用面积较小,可实现小芯片集成,以达到降低成本的目的,故本发明成本低、易于集成;
由于本发明的高导通电压倒装LED集成芯片的所述硅衬底上生成有导热绝缘层(所述导热绝缘层I及所述导热绝缘层II),所述导热绝缘层上沉积有金属层,各所述LED裸芯片对应的所述P型外延层、所述N型外延层分别通过焊球倒装焊接在两个分离的所述金属层上,若干个所述LED裸芯片之间通过所述金属层相连接组成电路,每个所述LED裸芯片通过与其相接的两个所述焊球将热量传到所述金属层,并通过所述导热绝缘层将热量传给所述硅衬底及所述散热层,所述导热绝缘层由氮化硅层或二氧化硅层或氮化硅层与二氧化硅层组合构成,其导热系数比一般导热胶高数10倍至100多倍,同时所述导热绝缘层的厚度薄,因此导热性好,所述金属层及所述散热层的面积较大,热源较分散,散热效果好,使用寿命长,故本发明的高导通电压倒装LED集成芯片导热性好、散热效果好、使用寿命长;
由于本发明的高导通电压倒装LED集成芯片所述硅衬底和所述金属层之间有导热绝缘层,所述导热绝缘层在保证导热性良好的同时,提供了满足需要的绝缘性能,经试验,当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时,本发明能够满足耐高压要求不漏电,故本发明的高导通电压倒装LED集成芯片耐高压性能好,为LED集成芯片直接接于市电应用提供了广阔的前景;
由于本发明的高导通电压倒装LED集成芯片所述金属层下为导热绝缘层,所述导热绝缘层上各所述LED裸芯片对应的所述金属层的极性不一定相同,因此各个所述LED裸芯片相互间可以产生串联或并联或串并联组合连接的多种电路连接方式,避免了现有的采用在一块金属衬底上各个LED裸芯片只能并联连接无法实现串联及串并联组合连接的弊端,故本发明的高导通电压倒装LED集成芯片可实现多种连接方式;
由于本发明的高导通电压倒装LED集成芯片所述金属层的外表面为反光面,所述LED裸芯片的PN结在底面发出的光线遇到所述金属层会发生反射,反射的光线又从正面射出,这样从所述LED裸芯片的PN结的底面发出的光得到了有效利用,减少了底面光的浪费,提高了发光效率,故本发明的高导通电压倒装LED集成芯片发光效率高、正面出光强度高;
同理,采用本发明的制造方法制造的高导通电压倒装LED集成芯片具有上述优点,且该方法工艺简便,产品质量好。
附图说明
图1是本发明实施例一高导通电压倒装LED集成芯片的断面结构示意图;
图2是本发明实施例一高导通电压倒装LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图;
图3、图4是本发明实施例一高导通电压倒装LED集成芯片的制造方法中步骤(b)过程的断面结构示意图;
图5是本发明实施例一高导通电压倒装LED集成芯片的制造方法中步骤(b′)完成后的断面结构示意图;
图6是本发明实施例二高导通电压倒装LED集成芯片的断面结构示意图;
图7是本发明实施例二高导通电压倒装LED集成芯片的制造方法中步骤(a)完成后的断面结构示意图;
图8是本发明实施例二高导通电压倒装LED集成芯片的制造方法中步骤(b)完成后的断面结构示意图
图9是本发明实施例二高导通电压倒装LED集成芯片的制造方法中步骤(b′)完成后的断面结构示意图
图10、图11是本发明实施例二高导通电压倒装LED集成芯片的制造方法中步骤(c)过程的断面结构示意图
图12是本发明实施例二高导通电压倒装LED集成芯片的制造方法中步骤(c′)完成后的断面结构示意图。
具体实施方式
实施例一:
如图1所示,本实施例的高导通电压倒装LED集成芯片包括若干个LED裸芯片1和硅衬底2,所述LED裸芯片1包括蓝宝石(Al2O3)衬底10和氮化镓(GaN)N型外延层11、P型外延层12,当然,所述衬底10也可以为碳化硅(SiC)等其他材料的衬底,所述硅衬底2为P型硅衬底,所述硅衬底2上沉积有导热绝缘层II 5,所述导热绝缘层II 5由氮化硅层构成,氮化硅的导热系数很高,其导热系数比一般导热胶高100多倍,同时所述导热绝缘层II 5的厚度薄,因此导热性好,能够起到良好的导热及散热作用,同时氮化硅的绝缘性好,使得本发明的集成芯片的耐高压性好,所述导热绝缘层II 5上沉积有金属层6,所述金属层6的外表面为反光面,所述金属层6为铝,当然也可以采用铜或硅铝合金,所述金属层6既是电极、导电体,又是LED的散热片,还是底面光线的反光体,所述硅衬底2的背面还有由包含钛、镍、银材料构成的散热层7,当然所述散热层7也可以由一层金属铝构成,各所述LED裸芯片1对应的所述P型外延层12、所述N型外延层11分别通过焊球80、81倒装焊接在两个分离的所述金属层6上,所述焊球80、81为金球栓,当然也可以为铜球栓或锡球,若干个所述LED裸芯片1之间通过所述金属层6相连接组成全串联的电路。
当然,所述硅衬底2也可以为N型硅衬底,所述导热绝缘层II 5也可以由沉积的二氧化硅层构成,其导热系数比一般导热胶高数10倍,或者由氮化硅层与二氧化硅层组合构成,若干个所述LED裸芯片1之间也可以通过所述金属层6相连接组成并联或串并联组合连接的电路。
另外,所述硅衬底2的正面也可以向内扩散有一层N+扩散层3。
每个所述LED裸芯片1通过与其相接的两个所述焊球80、81将热量传到所述金属层6,并通过所述导热绝缘层II 5将热量传给所述硅衬底2及所述散热层7,所述金属层6及所述散热层7的面积较大,热源较分散,散热效果好,使用寿命长;所述导热绝缘层II 5在保证导热性良好的同时,提供了满足需要的绝缘性能,经试验,当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时,本发明的高导通电压倒装LED集成芯片能够满足耐高压要求不漏电,为LED集成芯片直接接于市电应用提供了广阔的前景。
如图1~图5所示,本实施例的高导通电压倒装LED集成芯片的制造方法包括以下步骤:
(a)形成导热绝缘层II:采用低压气相法在所述硅衬底2的正面沉积厚度为3500埃的氮化硅层,即形成所述导热绝缘层II 5,所述氮化硅层的厚度范围可控制在1000~6000埃,所述氮化硅层的厚度随耐压要求的提高而增加,厚度一般是按照每100V耐压需要1000埃的所述氮化硅层进行控制,此步骤最后形成的断面图如图2所示;当然,所述导热绝缘层II 5也可以通过沉积二氧化硅形成,二氧化硅层的厚度范围可控制在1500~8000埃,所述二氧化硅层的厚度随耐压要求的提高而增加,厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制;同理,所述导热绝缘层II 5也可以由氮化硅层与二氧化硅层组合构,其厚度范围可按照上述规律进行控制成,比如先沉积形成400~8000埃的二氧化硅层再沉积形成厚度为1000~6000埃的氮化硅层,或者先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层;
(b)形成金属层:以溅射或蒸镀的方法沉积厚度为12000埃的金属层,如图3所示,所述金属层的厚度范围可控制在5000~40000埃,然后在光刻机上利用金属光刻掩模版通过光刻胶9进行光刻,再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻,当然,也可以采用湿法蚀刻对金属层进行蚀刻,蚀刻后剩余的金属层与倒装后的LED构成串联或并联或串并联组合连接电路的所述金属层6,如图4所示;
(b′)形成散热层:先将所述硅衬底2的背面用研磨的方法减薄,将所述硅衬底2的厚度由400~650微米减薄至200~250微米,以提高散热能力,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底2的背面,形成所述散热层7,此步骤最后形成的断面图如图5所示;
(c)LED裸芯片封装:对于每个所述LED裸芯片1,植金球栓于两个分离的所述金属层6上,再通过超声键合将若干个所述LED裸芯片1倒装在金球栓上,当然金球栓也可以采用铜球栓或锡球代替,当采用锡球时,需通过回流焊将若干个所述LED裸芯片1倒装在锡球上,此步骤最后形成的断面图如图1所示。
如果所述硅衬底2的正面向内扩散有一层N+扩散层3,则其制造方法还需在步骤(a)之前进行以下步骤:
(a0)形成N+扩散层:在高温扩散炉管内在900℃~1000℃下对所述硅衬底2的正面掺杂N型杂质磷,形成内阻为10~40Ω/□的所述N+扩散层3,当然,也可以用离子注入法将杂质磷离子或砷离子注入所述硅衬底2中,再在高温下驱入所述硅衬底2,此步骤最后形成的断面图参见图7。
实施例二:
如图6所示,本实施例的高导通电压倒装LED集成芯片包括若干个LED裸芯片1和硅衬底2,所述LED裸芯片1包括蓝宝石(Al2O3)衬底10和氮化镓(GaN)N型外延层11、P型外延层12,当然,所述衬底10也可以为碳化硅(SiC)等其他材料的衬底,所述硅衬底2为P型硅衬底,所述硅衬底2的正面向内扩散有一层N+扩散层3,所述N+扩散层3上生长有一层导热绝缘层I 4,所述导热绝缘层I 4上生成有导热绝缘层II 5,所述导热绝缘层I 4由二氧化硅构成,所述导热绝缘层II 5由氮化硅构成,二氧化硅及氮化硅的导热系数较高,其导热系数比一般导热胶高数10倍至100多倍,同时所述导热绝缘层I 4及所述导热绝缘层II 5的厚度薄,因此导热性好,能够起到良好的导热及散热作用,同时二氧化硅及氮化硅的绝缘性好,使得本发明的集成芯片的耐高压性好,所述导热绝缘层II 5上沉积有金属层6,所述金属层6的外表面为反光面,所述金属层6为铝,当然也可以采用铜或硅铝合金,所述金属层6既是电极、导电体,又是LED的散热片,还是底面光线的反光体,所述硅衬底2的背面还有由包含钛、镍、银材料构成的散热层7,当然所述散热层7也可以由一层金属铝构成,各所述LED裸芯片1对应的所述P型外延层12、所述N型外延层11分别通过焊球80、81倒装焊接在两个分离的所述金属层6上,所述焊球80、81为金球栓,当然也可以为铜球栓或锡球,若干个所述LED裸芯片1之间通过所述金属层6相连接组成全串联的电路。
当然,所述硅衬底2也可以为N型硅衬底,所述导热绝缘层II 5也可以由沉积的二氧化硅层或者由氮化硅层与二氧化硅层组合构成,若干个所述LED裸芯片1之间也可以通过所述金属层6相连接组成并联或串并联组合连接的电路。
另外,所述导热绝缘层II 5甚至可以省略,而只有一个导热绝缘层,即所述导热绝缘层I 4。
每个所述LED裸芯片1通过与其相接的两个所述焊球80、81将热量传到所述金属层6,并依次通过所述导热绝缘层II 5、所述导热绝缘层I 4、所述N+扩散层3将热量传给所述硅衬底2及所述散热层7,所述金属层6及所述散热层7的面积较大,热源较分散,散热效果好,使用寿命长;所述导热绝缘层II 5及所述导热绝缘层I 4在保证导热性良好的同时,提供了满足需要的绝缘性能,经试验,当将数个串联的集成芯片再串联后的两极直接接于220V或110V的交流电源应用时,本发明的高导通电压倒装LED集成芯片能够满足耐高压要求不漏电,为LED集成芯片直接接于市电应用提供了广阔的前景。
如图6~图12所示,本实施例的高导通电压倒装LED集成芯片的制造方法包括以下步骤:
(a)形成N+扩散层:在高温扩散炉管内在900℃~1000℃下对所述硅衬底2的正面掺杂N型杂质磷,形成内阻为10~40Ω/□的所述N+扩散层3,当然,也可以用离子注入法将杂质磷离子或砷离子注入所述硅衬底2中,再在高温下驱入所述硅衬底2,此步骤最后形成的断面图如图7所示;
(b)形成导热绝缘层I:将所述硅衬底2的正面在氧化炉管内在900℃~1100℃下采用湿氧法热氧化生长出厚度为6000埃的氧化层,所述氧化层的厚度范围可控制在400~8000埃,形成所述导热绝缘层I 4,所述氧化层的厚度随耐压要求的提高而增加,厚度一般是按照每100V耐压需要1500埃的所述氧化层进行控制,此步骤最后形成的断面图如图8所示;
(b′)形成导热绝缘层II:采用低压气相法在所述硅衬底2的正面沉积厚度为1500埃的氮化硅层,即形成所述导热绝缘层II 5,所述氮化硅层的厚度范围可控制在1000~6000埃,所述氮化硅层的厚度随耐压要求的提高而增加,厚度一般是按照每100V耐压需要1000埃的所述氮化硅层进行控制,此步骤最后形成的断面图如图9所示;当然,所述导热绝缘层II 5也可以通过沉积二氧化硅形成,二氧化硅层的厚度范围可控制在1500~8000埃,所述二氧化硅层的厚度随耐压要求的提高而增加,厚度一般是按照每100V耐压需要1500埃的所述二氧化硅层进行控制;同理,所述导热绝缘层II 5也可以由氮化硅层与二氧化硅层组合构成,其厚度范围可按照上述规律进行控制,比如先形成400~8000埃的二氧化硅层再形成厚度为1000~6000埃的氮化硅层,或者先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层;
(c)形成金属层:以溅射或蒸镀的方法沉积厚度为12000埃的金属层,如图10所示,所述金属层的厚度范围可控制在5000~40000埃,然后在光刻机上利用金属光刻掩模版通过光刻胶9进行光刻,再用半导体工艺常用的干法蚀刻工艺对金属层进行蚀刻,当然,也可以采用湿法蚀刻对金属层进行蚀刻,蚀刻后剩余的金属层构成与倒装后的LED串联或并联或串并联组合连接电路的所述金属层6,如图11所示;
(c′)形成散热层:先将所述硅衬底2的背面用研磨的方法减薄,将所述硅衬底2的厚度由400~650微米减薄至200~250微米,以提高散热能力,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底2的背面,形成所述散热层7,此步骤最后形成的断面图如图12所示;
(d)LED裸芯片封装:对于每个所述LED裸芯片1,植金球栓于两个分离的所述金属层6上,再通过超声键合将若干个所述LED裸芯片1倒装在金球栓上,当然金球栓也可以采用铜球栓或锡球代替,当采用锡球时,需通过回流焊将若干个所述LED裸芯片1倒装在锡球上,此步骤最后形成的断面图如图6所示。
本发明的高导通电压倒装LED集成芯片将若干个所述LED裸芯片1集成在一个所述硅衬底2上,散热效果好、使用寿命长,提高了发光效率,成本低,易于实现多芯片集成,耐高压性能好,尤其能耐220V或110V的交流市电电压,为LED集成芯片的应用提供了广阔的前景;同理,采用本发明的制造方法制造的高导通电压倒装LED集成芯片具有上述优点,且该方法工艺简便,产品质量好。
本发明可广泛应用于LED集成芯片领域。
Claims (9)
1.一种高导通电压倒装LED集成芯片,包括若干个LED裸芯片(1)和硅衬底(2),所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12),其特征在于:所述硅衬底(2)的正面沉积有导热绝缘层II(5),所述导热绝缘层II(5)上沉积有金属层(6),各所述LED裸芯片(1)对应的所述P型外延层(12)、所述N型外延层(11)分别通过焊球(80、81)倒装焊接在两个分离的所述金属层(6)上,若干个所述LED裸芯片(1)之间通过所述金属层(6)相连接组成电路,若干个所述LED裸芯片(1)之间串联或并联或串并联组合连接,所述导热绝缘层II(5)由厚度为3500~6000埃的氮化硅层构成或厚度为1500~8000埃的二氧化硅层构成或厚度为400~8000埃的二氧化硅层与厚度为1000~6000埃的氮化硅层组合构成或厚度为1000~6000埃的氮化硅层与厚度为1500~8000埃的二氧化硅层组合构成。
2.根据权利要求1所述的高导通电压倒装LED集成芯片,其特征在于:所述硅衬底(2)的正面向内扩散有一层N+扩散层(3)。
3.一种高导通电压倒装LED集成芯片,包括若干个LED裸芯片(1)和硅衬底(2),所述LED裸芯片(1)包括衬底(10)和N型外延层(11)、P型外延层(12),其特征在于:所述硅衬底(2)的正面向内扩散有一层N+扩散层(3),所述N+扩散层(3)上生长有一层导热绝缘层I(4),所述导热绝缘层I(4)上沉积有金属层(6),各所述LED裸芯片(1)对应的所述P型外延层(12)、所述N型外延层(11)分别通过焊球(80、81)倒装焊接在两个分离的所述金属层(6)上,若干个所述LED裸芯片(1)之间通过所述金属层(6)相连接组成电路,若干个所述LED裸芯片(1)之间串联或并联或串并联组合连接,所述导热绝缘层I(4)是厚度为6000~8000埃的氧化层。
4.根据权利要求3所述的高导通电压倒装LED集成芯片,其特征在于:所述导热绝缘层I(4)与所述金属层(6)之间沉积有导热绝缘层II(5),所述导热绝缘层II(5)由厚度为1000~6000埃的氮化硅层构成或厚度为1500~8000埃的二氧化硅层构成或厚度为400~8000埃的二氧化硅层与厚度为1000~6000埃的氮化硅层组合构成或厚度为1000~6000埃的氮化硅层与厚度为1500~8000埃的二氧化硅层组合构成。
5.根据权利要求1或2或3或4所述的高导通电压倒装LED集成芯片,其特征在于:所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7),所述金属层(6)的外表面为反光面,所述硅衬底(2)为P型或N型,所述焊球(80、81)为金球栓或铜球栓或锡球,所述金属层(6)为铝或铜或硅铝合金。
6.一种用于制造权利要求1所述的高导通电压倒装LED集成芯片的方法,其特征在于:包括以下步骤:
(a)形成导热绝缘层II:采用低压气相法在所述硅衬底(2)的正面沉积氮化硅或二氧化硅或二者都沉积,形成厚度为3500~6000埃的氮化硅层或厚度为1500~8000埃的二氧化硅层或先形成400~8000埃的二氧化硅层再形成厚度为1000~6000埃的氮化硅层,或先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层,即形成所述导热绝缘层II(5);
(b)形成金属层:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属光刻掩模版进行光刻,再用湿法或干法蚀刻工艺对金属层进行蚀刻,蚀刻后剩余的金属层构成所述金属层(6);
(c)LED裸芯片封装:对于每个所述LED裸芯片(1),植金球栓或铜球栓或锡球于两个分离的所述金属层(6)上,再通过超声键合或回流焊将若干个所述LED裸芯片(1)倒装在金球栓或铜球栓或锡球上。
7.根据权利要求6所述的高导通电压倒装LED集成芯片的制造方法,其特征在于:所述硅衬底(2)的正面向内扩散有一层N+扩散层(3),所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7),
在步骤(a)之前还包括以下步骤:
(a0)形成N+扩散层:在高温扩散炉管内对所述硅衬底(2)的正面掺杂N型杂质磷,或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底(2)中再在高温下驱入,形成内阻为10~40Ω/□的所述N+扩散层(3);
在步骤(b)与步骤(c)之间还包括以下步骤:
(b′)形成散热层:先将所述硅衬底(2)的背面用研磨的方法减薄,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底(2)的背面,形成所述散热层(7)。
8.一种用于制造权利要求3所述的高导通电压倒装LED集成芯片的方法,其特征在于:包括以下步骤:
(a)形成N+扩散层:在高温扩散炉管内对所述硅衬底(2)的正面掺杂N型杂质磷,或者用离子注入法将杂质磷离子或砷离子注入所述硅衬底(2)中再在高温下驱入,形成内阻为10~40Ω/□的所述N+扩散层(3);
(b)形成导热绝缘层I:将所述硅衬底(2)在氧化炉管内采用湿氧法热氧化生长出厚度为400~8000埃的氧化层,形成所述导热绝缘层I(4);
(c)形成金属层:以溅射或蒸镀的方法沉积金属层,然后在光刻机上利用金属光刻掩模版进行光刻,再用湿法或干法蚀刻工艺对金属层进行蚀刻,蚀刻后剩余的金属层构成所述金属层(6);
(d)LED裸芯片封装:对于每个所述LED裸芯片(1),植金球栓或铜球栓或锡球于两个分离的所述金属层(6)上,再通过超声键合或回流焊将若干个所述LED裸芯片(1)倒装在金球栓或铜球栓或锡球上。
9.根据权利要求8所述的高导通电压倒装LED集成芯片的制造方法,其特征在于:所述导热绝缘层I(4)与所述金属层(6)之间沉积有导热绝缘层II(5),所述硅衬底(2)的背面还有由一层或多层金属构成的散热层(7),
在步骤(b)与步骤(c)之间还包括以下步骤:
(b′)形成导热绝缘层II:采用低压气相法在所述导热绝缘层I(4)上沉积氮化硅或二氧化硅或二者都沉积,形成厚度为1000~6000埃的氮化硅层或厚度为1500~8000埃的二氧化硅层或先形成400~8000埃的二氧化硅层再形成厚度为1000~6000埃的氮化硅层,或先形成1000~6000埃的氮化硅层再形成厚度为1500~8000埃的二氧化硅层,即形成所述导热绝缘层II(5);
在步骤(c)与步骤(d)之间还包括以下步骤:
(c′)先将所述硅衬底(2)的背面用研磨的方法减薄,再用金属溅射或蒸镀的方法沉积一层铝金属层或包含钛、镍、银材料的多层金属层于所述硅衬底(2)的背面,形成所述散热层(7)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100286728A CN101308838B (zh) | 2008-06-06 | 2008-06-06 | 一种高导通电压倒装led集成芯片及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100286728A CN101308838B (zh) | 2008-06-06 | 2008-06-06 | 一种高导通电压倒装led集成芯片及制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101308838A CN101308838A (zh) | 2008-11-19 |
CN101308838B true CN101308838B (zh) | 2010-06-02 |
Family
ID=40125173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100286728A Expired - Fee Related CN101308838B (zh) | 2008-06-06 | 2008-06-06 | 一种高导通电压倒装led集成芯片及制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101308838B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101982883A (zh) * | 2010-09-01 | 2011-03-02 | 晶科电子(广州)有限公司 | 一种由倒装发光单元阵列组成的发光器件及其制造方法 |
CN102403413B (zh) * | 2010-09-19 | 2013-09-18 | 常州普美电子科技有限公司 | Led散热基板、led封装结构及二者的制作方法 |
CN102446948B (zh) * | 2010-10-12 | 2014-07-30 | 晶元光电股份有限公司 | 发光元件 |
CN102386178B (zh) * | 2011-12-08 | 2015-12-02 | 晶科电子(广州)有限公司 | 一种高压驱动的led发光器件及其制造方法 |
CN104576626A (zh) * | 2013-10-22 | 2015-04-29 | 泰谷光电科技股份有限公司 | 覆晶式发光二极管元件封装结构 |
CN103560196B (zh) * | 2013-10-31 | 2016-04-13 | 上海大学 | 倒装led芯片封装结构 |
CN103824848B (zh) * | 2014-01-16 | 2017-03-15 | 大连德豪光电科技有限公司 | Led显示屏及其制作方法 |
CN108493306B (zh) * | 2018-03-27 | 2020-09-08 | 北京大学 | 一种高压高功率GaN基LED阵列芯片的制备方法 |
CN108615795B (zh) * | 2018-03-27 | 2020-09-08 | 北京大学 | 一种微米led芯片内互联的实现方法 |
US11239399B2 (en) * | 2019-02-05 | 2022-02-01 | Facebook Technologies, Llc | Architecture for hybrid TFT-based micro display projector |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1189244A (zh) * | 1995-06-30 | 1998-07-29 | 西门子微电子公司 | 单片线性光耦合器的制造方法 |
CN1877833A (zh) * | 2006-05-19 | 2006-12-13 | 广州南科集成电子有限公司 | U槽led集成芯片及制造方法 |
CN1967883A (zh) * | 2005-11-17 | 2007-05-23 | 上海蓝光科技有限公司 | 大功率led倒装芯片及其制作方法 |
-
2008
- 2008-06-06 CN CN2008100286728A patent/CN101308838B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1189244A (zh) * | 1995-06-30 | 1998-07-29 | 西门子微电子公司 | 单片线性光耦合器的制造方法 |
CN1967883A (zh) * | 2005-11-17 | 2007-05-23 | 上海蓝光科技有限公司 | 大功率led倒装芯片及其制作方法 |
CN1877833A (zh) * | 2006-05-19 | 2006-12-13 | 广州南科集成电子有限公司 | U槽led集成芯片及制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101308838A (zh) | 2008-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101308838B (zh) | 一种高导通电压倒装led集成芯片及制造方法 | |
CN102339913B (zh) | 高压led器件及其制造方法 | |
CN102683534B (zh) | 垂直式交流发光二极管器件及其制作方法 | |
CN100418242C (zh) | Led制造方法 | |
CN107331679A (zh) | 一种csp封装的高压led芯片结构及制作方法 | |
CN100499189C (zh) | 纯金Au的合金键合LED倒装芯片的制备方法 | |
CN106981550B (zh) | 一种易封装易散热倒装高压led芯片 | |
CN101051634B (zh) | 硅衬底平面led集成芯片及制造方法 | |
CN100414704C (zh) | 平面倒装led集成芯片及制造方法 | |
CN100392855C (zh) | U槽led集成芯片及制造方法 | |
CN103579447A (zh) | 一种倒装结构发光二极管及其制备方法 | |
CN107293535A (zh) | 一种基于倒装封装的led芯片结构 | |
CN105489727B (zh) | 倒装led芯片的键合电极结构及制作方法 | |
CN201904368U (zh) | 一种硅基板集成有功能电路的led表面贴装结构 | |
CN103915557A (zh) | 一种使用陶瓷散热的高功率led灯具 | |
CN101345235B (zh) | 带静电保护功能的led芯片的制造方法 | |
CN100461474C (zh) | 倒装芯片式发光二极管封装结构及其封装方法 | |
CN102522400B (zh) | 一种防静电损伤的垂直发光器件及其制造方法 | |
CN101330078B (zh) | 带静电保护的高导通电压led集成芯片及制造方法 | |
CN101330080B (zh) | 一种高导通电压正装led集成芯片及制造方法 | |
CN109891610A (zh) | 一种发光二极管元件及其制作方法 | |
CN201222499Y (zh) | 一种高导通电压倒装led集成芯片 | |
CN109791964A (zh) | 一种发光二极管芯片及其制作方法 | |
CN201022077Y (zh) | 硅衬底平面led集成芯片 | |
CN101982875B (zh) | N基材二极管共阳半桥在to-220中的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20190606 |
|
CF01 | Termination of patent right due to non-payment of annual fee |