CN101308330B - 利用可显影填充材料的两次图形曝光方法 - Google Patents
利用可显影填充材料的两次图形曝光方法 Download PDFInfo
- Publication number
- CN101308330B CN101308330B CN2007100407130A CN200710040713A CN101308330B CN 101308330 B CN101308330 B CN 101308330B CN 2007100407130 A CN2007100407130 A CN 2007100407130A CN 200710040713 A CN200710040713 A CN 200710040713A CN 101308330 B CN101308330 B CN 101308330B
- Authority
- CN
- China
- Prior art keywords
- silicon chip
- photoresist
- packing material
- time
- reflecting layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明公开了一种利用可显影填充材料的两次图形曝光方法，通过完成第一次光刻、刻蚀，并剥离了剩余的第一抗反射层、第一光刻胶之后，采用湿法可显影填充性材料涂覆在硅片表面，以填充待刻蚀衬底之间的间隙，然后通过对所述填充材料进行显影的方式移除待刻蚀衬底表面上的所述填充性材料，从而形成平整的界面，然后再进行第二次光刻、刻蚀等工艺，从而消除了传统两次图形曝光技术工艺中由于表面形貌台阶的高度变化而引入的第二次光刻、刻蚀工艺的不稳定性，提高了两次图形曝光技术的表现。本发明所述方法不需要在衬底上覆盖一层硬掩模层，因此降低了两次图形曝光工艺的复杂性，并且从一定程度上提高了所制成芯片的导电性能。
Description
技术领域
本发明涉及一种半导体集成电路的制造方法，尤其涉及一种在集成电路衬底上利用可显影材料的两次图形曝光方法。
背景技术
随着芯片尺寸的缩小，传统的单次光刻成像技术已经不能满足半导体技术发展的需求，为了进一步发掘并利用现有生产设备的潜力、乃至实现更为细小的芯片线宽，两次图形曝光技术(Double Patterning)应运而生。
但是目前的两次图形曝光技术还存在较多的问题，如图1a-1d所示，在现有技术中，使用正性光刻胶曝光显影实现两次图形曝光技术的基本流程如下：
(1)待刻蚀衬底101上淀积一层硬掩模(Hard Mask，HM)102(例如二氧化硅，氮化硅，金属硅化物)；
(2)第一抗反射层(Bottom Anti-Reflection Coating，BARC)103的涂覆及第一光刻胶(Photo Resist，PR)104的涂覆；
(3)进行第一次光刻，这时硅片的剖面结构如图1a所示；
(4)进行第一次刻蚀，首先刻蚀到非光刻胶保护区域的第一抗反射涂层103，随后利用第一光刻胶104作为刻蚀掩蔽层，完成硬掩模102刻蚀，该刻蚀停止于待刻蚀衬底101表面；
(5)剥离第一抗反射层103和第一光刻胶104，这时硅片的剖面结构如图1b所示；
(6)第二抗反射层105的涂覆，第二光刻胶106的涂覆；
(7)进行第二次光刻，这时硅片的剖面结构如图1c所示；
(8)进行第二次刻蚀，首先刻蚀掉覆盖在硬掩模102以及非光刻胶保护区域的第二抗反射涂层105，随后利用硬掩模102和第二光刻胶106共同作为刻蚀掩蔽层，刻蚀暴露的衬底101。
(9)剥离剩余的第二抗反射层105和第二光刻胶106，然后进行清洗，这时硅片的剖面结构如图1d所示；
(10)剥离剩余的硬掩模102。
在这个工艺过程中，存在如下缺点：由于硬掩模层与衬底材料的刻蚀选择比不高，因此其厚度较厚，引起第二抗反射涂层的涂覆厚度在图形密集区域和图形疏松区域差异较大，进而会影响后续光刻、刻蚀工艺，导致难于进行精确、可重复性的工艺生产。而且，由于需要涂覆一层硬掩模层，以在进行第二次刻蚀时与第二光刻胶一同作为刻蚀掩蔽层，形成芯片线宽，由此提高了工艺的复杂性；而且所述硬掩模层的加入，对最终制成的芯片的导电性能也会造成一定的影响。
发明内容
本发明要解决的技术问题是提供一种利用可显影填充材料的两次图形曝光方法，可避免产生第二次抗反射涂层的涂覆厚度在图形密集区域和图形疏松区域差异较大的问题，从而提高第二次光刻和刻蚀工艺的稳定性，提高两次图形曝光技术的表现；而且可不用涂覆硬掩模层，从而降低了实现两次图形曝光工艺的复杂性，并且提高了芯片的导电性能。
为解决上述技术问题，本发明提供了一种利用可显影填充材料的两次图形曝光方法，包括以下步骤：
(1)在待刻蚀衬底(201)上涂覆一层第一抗反射层(202)，然后涂覆第一光刻胶(203)；
(2)进行第一次光刻；
(3)进行第一次刻蚀；
(4)剥离第一光刻胶(203)和剩余的第一抗反射层(202)；
(5)用湿法将可显影的填充材料(204)涂覆在硅片表面，填充待刻蚀衬底(201)之间的间隙；
(6)显影经过填充材料(204)涂覆后的硅片，去除待刻蚀衬底(201)表面上方的填充材料(204)，实现硅片表面的平整表现；
(7)涂覆第二抗反射层(205)，然后涂覆第二光刻胶(206)；
(8)进行第二次光刻；
(9)进行第二次刻蚀；
(10)剥离第二光刻胶(206)和剩余的第二抗反射层(205)及填充材料(204)，然后进行清洗。
本发明由于采用了上述技术方案，具有这样的有益效果，即通过完成第一次光刻、刻蚀，并剥离了剩余的第一抗反射层、第一光刻胶之后，采用湿法可显影填充性材料涂覆在硅片表面，以填充待刻蚀衬底之间的间隙，然后通过对所述填充材料进行显影的方式移除待刻蚀衬底表面上的所述填充性材料，从而形成平整的界面，然后再进行第二次光刻、刻蚀等工艺，从而消除了传统两次图形曝光技术工艺中由于表面形貌台阶的高度变化而引入的第二次光刻、刻蚀工艺的不稳定性，提高了两次图形曝光技术的表现。而且，由于本发明所述方法不需要在衬底上覆盖一层硬掩模层，因此降低了两次图形曝光工艺的复杂性，并且从一定程度上提高了所制成芯片的导电性能。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1a至图1d为利用现有技术实现两次图形曝光的硅片结构剖面图；
图2为根据本发明利用可显影填充材料实现两次图形曝光的流程示意图；
图3a至图3f为根据本发明利用可显影填充材料实现两次图形曝光的硅片结构剖面图。
具体实施方式
如图2所示，为本发明所述利用可显影填充材料实现两次图形曝光的流程示意图，其具体过程如下：
在待刻蚀衬底201上，涂覆第一抗放射层(Bottom Anti-ReflectionCoating)202，涂覆厚度为10纳米至10000纳米，烘烤温度为50℃至250℃、烘烤时间为10秒至1000秒。所述第一抗反射层可采用如下材料：非晶硅、氮化硅、氧氮化硅、氧化硅、掺杂氧化硅、氧碳化硅、氮化物、氮化硅、钛、氧化钛等。然后，在涂覆了第一抗反射层202的硅片上涂覆第一光刻胶(Photo Resist，PR)203，涂覆厚度为10纳米至10000纳米，烘烤温度为50℃至250℃、烘烤时间为10秒至1000秒。
对硅片进行第一次光刻，从而形成如图3a所示的剖面结构。随后，对所述硅片进行第一次刻蚀，利用第一光刻胶203作为刻蚀掩蔽层，刻蚀掉位于非第一光刻胶203保护区域内的第一抗反射层202和待刻蚀衬底201。当所述第一次刻蚀完成后，剥离第一光刻胶203和剩余的第一抗反射层202，从而形成如图3b所示的硅片剖面结构。
用湿法将可显影的填充材料204涂覆在硅片表面，以填充待刻衬底201之间的间隙。在本发明中，所述填充材料204可由酮类，醚类，烷烃类等有机溶剂、抗反射吸收材料、可与标准四甲基氢氧化铵显影液反应的有机酸基团树脂以及含氧、氟元素的有机基团树脂构成，交联树脂构成，其分子量在1000到50000之间，折射率在1.0到3.0之间，消光系数在0.1到3.0之间。为了确保填充材料204能够有效地填充待刻蚀衬底201之间的间隙，可根据实际情况进行1～3次填充材料204的涂覆，每进行完一次填充材料204的涂覆后，都应对涂覆表现进行检测，以检查其是否满足填充待刻蚀衬底201之间的间隙的要求，如果未满足要求，则可第2～3次涂覆，直至满足要求为止。在一个实施例中，每次所涂覆的填充材料204的涂布剂量均为0.5ml到5ml，烘烤温度均为60℃到250℃，烘烤时间均为10秒到120秒。完成填充材料涂覆后的硅片剖面结构可参见图3c。
显影经过填充材料204涂覆后的硅片，以去除待刻蚀衬底201表面上方的填充材料204，实现硅片表面的平整表现。显影过程中，所用显影液的温度为10℃到30℃，显影浸泡时间为10秒到120秒，随后再使用去离子水冲洗硅片表面，以移除显影液，冲洗时间为10到120秒。为了能够将待刻蚀衬底201表面上方的填充材料204去除干净，实现平整的硅片表面，可根据实际情况进行1～3次显影，每进行完一次显影后，都应对显影表现进行检测，如果发现衬底201表面上方还残留有填充材料，则可进行第2～3次显影，直至衬底201表面上方的填充材料全部去除，硅片表面较为平整。在一个实施例中，每次显影的显影液用量均为1ml到100ml，温度均为10℃到30℃，显影浸泡时间均为10秒到120秒。经过显影后的硅片剖面结构可参考图3d。
在经过显影后的硅片表面涂覆第二抗反射层205，涂覆厚度为10纳米至10000纳米，烘烤温度为50℃至250℃、烘烤时间为10秒至1000秒。其中，所述第二抗反射层205可采用如下材料：非晶硅、氮化硅、氧氮化硅、氧化硅、掺杂氧化硅、氧碳化硅、氮化物、氮化硅、钛、氧化钛等。然后，在涂覆了第二抗反射层205的硅片表面再涂覆第二光刻胶206，涂敷厚度为10纳米至10000纳米、烘烤温度为50℃至250℃、烘烤时间为10秒至1000秒。
对硅片进行第二次光刻，形成如图3e所示的剖面结构。随后，对所述硅片进行第二次刻蚀，利用第二光刻胶206作为刻蚀掩蔽层，刻蚀掉位于非第二光刻胶206保护区域内的第二抗反射层205和待刻蚀衬底201。当所述第二次刻蚀完成之后，剥离第二光刻胶206及剩余的第二抗反射层205和湿法可显影填充材料204，并对硅片进行清洗，从而完成了整个两次图形曝光过程，最终所形成的硅片的剖面结构如图3f所示，从图中可以看出最后所形成的芯片具有较小的线宽。
综上所述，本发明所述方法，不仅通过利用可显影填充材料，避免了产生第二次抗反射涂层的涂覆厚度在图形密集区域和图形疏松区域差异较大的问题，因此提高了两次图形曝光技术中第二次光刻、刻蚀工艺的稳定性；而且，不需要涂覆硬掩模层来作为第二次刻蚀时的刻蚀掩蔽层，因此降低的工艺实现的复杂度，并且由于没有硬掩模层的参与，使得最终制成芯片的导电性能从一定程度得到了提高。
Claims (5)
1.一种利用可显影填充材料的两次图形曝光方法，其特征在于，包括以下步骤：
(1)在硅片上涂覆一层第一抗反射层(202)，然后涂覆第一光刻胶(203)；
(2)进行第一次光刻；
(3)利用第一光刻胶(203)作为刻蚀掩蔽层，刻蚀掉位于非第一光刻胶(203)保护区域内的第一抗反射层(202)和硅片；
(4)剥离第一光刻胶(203)和剩余的第一抗反射层(202)；
(5)用湿法将可显影的填充材料(204)涂覆在硅片表面，填充硅片之间的间隙，所述填充材料(204)由酮类、醚类、烷烃类有机溶剂，抗反射吸收材料，可与标准四甲基氢氧化铵显影液反应的有机酸基团树脂，以及含氧、氟元素的有机基团树脂，交联树脂构成，其分子量在1000到50000之间，折射率在1.0到3.0之间，消光系数在0.1到3.0之间，每次所涂覆的填充材料(204)的涂布剂量均为0.5ml到5ml，烘烤温度均为60℃到250℃，烘烤时间均为10秒到120秒；
(6)显影经过填充材料(204)涂覆后的硅片，去除硅片表面上方的填充材料(204)，实现硅片表面的平整表现；
(7)在经过显影后的硅片表面涂覆第二抗反射层(205)，然后在涂覆了第二抗反射层(205)的硅片表面再涂覆第二光刻胶(206)；
(8)进行第二次光刻；
(9)利用第二光刻胶(206)作为刻蚀掩蔽层，刻蚀掉位于非第二光 刻胶(206)保护区域内的第二抗反射层(205)和硅片；
(10)剥离第二光刻胶(206)和剩余的第二抗反射层(205)及填充材料(204)，然后进行清洗。
2.根据权利要求1所述的利用可显影填充材料的两次图形曝光方法，其特征在于，在执行所述步骤(5)时，应根据实际情况进行1～3次填充材料(204)的涂覆，每进行完一次填充材料(204)的涂覆后，都应对涂覆表现进行检测，以检查其是否满足填充硅片之间的间隙的要求，如果未满足要求，则可第2～3次涂覆，直至满足要求为止。
3.根据权利要求2所述的利用可显影填充材料的两次图形曝光方法，其特征在于，在执行所述步骤(6)时，应根据实际情况进行1～3次显影，每进行完一次显影后，都应对显影表现进行检测，如果发现硅片的表面上方还残留有填充材料(204)，则可进行第2～3次显影，直至硅片表面上方的填充材料(204)全部去除，硅片表面平整。
4.根据权利要求3所述的利用可显影填充材料的两次图形曝光方法，其特征在于，每次显影的显影液用量均为1ml到100ml，温度均为10℃到30℃，显影浸泡时间均为10秒到120秒。
5.根据权利要求4所述的利用可显影填充材料的两次图形曝光方法，其特征在于，对填充材料(204)进行显影后，还需使用去离子水冲洗硅片表面，以移除显影液，冲洗时间为10到120秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100407130A CN101308330B (zh) | 2007-05-16 | 2007-05-16 | 利用可显影填充材料的两次图形曝光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007100407130A CN101308330B (zh) | 2007-05-16 | 2007-05-16 | 利用可显影填充材料的两次图形曝光方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101308330A CN101308330A (zh) | 2008-11-19 |
| CN101308330B true CN101308330B (zh) | 2010-12-15 |
Family
ID=40124825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100407130A Active CN101308330B (zh) | 2007-05-16 | 2007-05-16 | 利用可显影填充材料的两次图形曝光方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101308330B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101630630B (zh) * | 2009-08-04 | 2015-04-29 | 上海集成电路研发中心有限公司 | 湿法刻蚀中避免发生侧向侵蚀的方法 |
| CN102841514A (zh) * | 2011-06-23 | 2012-12-26 | 上海华虹Nec电子有限公司 | 用湿法可显影填充材料实现高台阶表面图形曝光的方法 |
| CN103337566A (zh) * | 2013-06-19 | 2013-10-02 | 上海大学 | 一种图形化衬底制作方法 |
| CN105842981B (zh) * | 2016-05-03 | 2020-01-07 | 岭南师范学院 | 一种低成本精密芯片模具光刻掩膜的制备方法 |
| CN113764260A (zh) * | 2020-06-01 | 2021-12-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855418A (zh) * | 2005-04-20 | 2006-11-01 | 上海集成电路研发中心有限公司 | 应用大马士革工艺制造集成电路的方法 |
| CN1855419A (zh) * | 2005-04-20 | 2006-11-01 | 上海集成电路研发中心有限公司 | 一种大马士革工艺制造方法 |
| CN1885521A (zh) * | 2005-06-23 | 2006-12-27 | 中国科学院微电子研究所 | 一种交叉线阵列结构有机分子器件的制备方法 |
| CN1914715A (zh) * | 2004-01-30 | 2007-02-14 | 应用材料公司 | 用于各种刻蚀和光刻集成方案的无定型碳的使用技术 |
| CN1925131A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 降低大马士革铜工艺中表面反射率的方法 |
-
2007
- 2007-05-16 CN CN2007100407130A patent/CN101308330B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1914715A (zh) * | 2004-01-30 | 2007-02-14 | 应用材料公司 | 用于各种刻蚀和光刻集成方案的无定型碳的使用技术 |
| CN1855418A (zh) * | 2005-04-20 | 2006-11-01 | 上海集成电路研发中心有限公司 | 应用大马士革工艺制造集成电路的方法 |
| CN1855419A (zh) * | 2005-04-20 | 2006-11-01 | 上海集成电路研发中心有限公司 | 一种大马士革工艺制造方法 |
| CN1885521A (zh) * | 2005-06-23 | 2006-12-27 | 中国科学院微电子研究所 | 一种交叉线阵列结构有机分子器件的制备方法 |
| CN1925131A (zh) * | 2005-09-02 | 2007-03-07 | 上海集成电路研发中心有限公司 | 降低大马士革铜工艺中表面反射率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101308330A (zh) | 2008-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101436540B (zh) | 使蚀刻底切最小化及提供清洁金属剥离的方法 | |
| JP5290204B2 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
| KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20060205223A1 (en) | Line edge roughness reduction compatible with trimming | |
| JP2009016788A (ja) | 半導体素子の微細パターン形成方法 | |
| CN101308330B (zh) | 利用可显影填充材料的两次图形曝光方法 | |
| CN100590531C (zh) | 利用可显影填充材料的两次图形曝光方法 | |
| US20120266810A1 (en) | Planarization system for high wafer topography | |
| CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
| US20150050801A1 (en) | Method of forming the gate with the lele double pattern | |
| KR20090124353A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20120270398A1 (en) | Planarization method for high wafer topography | |
| KR100727439B1 (ko) | 금속 배선 형성 방법 | |
| JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
| KR20100042959A (ko) | 반도체 소자의 패턴 형성 방법 | |
| CN111968914B (zh) | 厚铝刻蚀方法 | |
| CN106019816A (zh) | 一种减少光刻胶中毒的方法 | |
| CN103137442A (zh) | 半导体工艺中制作细长型孤立线条图形的方法 | |
| CN101452213B (zh) | 接触孔的两次图形曝光方法 | |
| CN103515290A (zh) | 双浅沟槽隔离工艺 | |
| KR100609234B1 (ko) | 하부 반사방지막의 얕은 트랜치 절연 형성 방법 | |
| US20160336172A1 (en) | Lithography stack and method | |
| KR100827488B1 (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR100370172B1 (ko) | 반도체 소자의 제조방법 | |
| KR20090035234A (ko) | 반도체 소자의 금속패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |