CN101299609B - 一种鉴相器、鉴相方法及锁相环 - Google Patents

Abstract

本发明公开一种鉴相器，接收参考时钟信号以及本地脉冲时钟信号，包括：分频模块，对接收到的所述参考时钟信号进行2分频，输出2分频信号；延时模块，将所述2分频信号进行延时，输出延时信号，延时时间为一个所述本地脉冲时钟周期；鉴相模组，接收所述2分频信号和延时信号，以所述本地脉冲时钟信号为计数时钟，在所述2分频信号的高电平脉宽或者低电平脉宽时间段内，对本地脉冲时钟信号进行计数，且在所述延时信号和2分频信号电平状态不相同时，输出该次计数次数值作为鉴相值，并重新开始计数。本发明还公开一种鉴相方法和锁相环。本发明的鉴相器和鉴相方法对输入信号频率无特殊要求，直接判断鉴相结果正确性，锁相环通用性强。

Description

一种鉴相器、鉴相方法及锁相环

技术领域

本发明涉及通信领域的卫星同步技术，特别地涉及一种鉴相器、鉴相方法及锁相环。

背景技术

目前，数字通信网根据用户需要，可以提供从普通业务到智能增值业务、从语音业务到数据、图象综合业务等的多种不同应用业务，随着各种类型业务的增加，多种业务并存对***同步的要求就显得更为严格。

由于使用同步卫星***作为时钟参考源具有相对成本低、精度高等优点，因而目前以各种卫星同步***作为时钟参考源来提取时钟进行锁相，从而达到***同步要求的方法比较常见。但是，目前各个国家对***同步的卫星却有不同的要求，例如，美国希望使用全球定位***(Global Positioning System，GPS)卫星接收技术，俄罗斯希望使用格洛纳斯(Global Navigation Satellite System，GLONASS)技术，而中国拥有“北斗”卫星同步技术，由此，对于设备制造商来说，就要求设备端时钟同步***可以兼容根据不同卫星***而设计的复杂电路，还要能够防止在不同卫星***之间进行切换引起的相位突跳，这必将造成锁相环电路设计复杂，提高产品的成本和设计周期。

现有技术中，从卫星同步***中提取时钟的锁相环电路原理框图如图1所示，其是由鉴相器、环路滤波器和压控振荡器组成的一个相位负反馈***，其中f₀为卫星同步***输入的时钟信号，f₁为压控振荡器输出信号频率经过N次分频后的信号，该锁相环能够实现参考时钟频率f₀和压控晶振输出频率f₁的一致。

在上述电路中，鉴相器是锁相环的重要组成部分，其作用是确定两个输入信号之间的相位差。鉴相器的特性可以用数学模型u_d(t)＝k_df[θ_e(t)]来表示，式中k_d为鉴相器的增益系数，θ_e(t)＝θ₁(t)-θ₂(t)，表示两个输入信号之间的相位差，函数f[·]表示鉴相特性，它反映鉴相器的输出电压u_d(t)与相位差的关系。

随着数字电路技术的发展，数字鉴相器由于其不仅具有可靠性高、体积小、价格低等优点，且克服了模拟鉴相器的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点，还具有对离散样值的实时处理能力，因而应用范围越来越广泛，目前已成为锁相技术发展的方向。

现有技术中，数字鉴相器主要有图2、图3所示的类型、以及鉴频鉴相器(Phase-Frequency Detector，PFD)、异或门(Exclusive OR，XOR)鉴相器或者JK触发器鉴相器，但是上述鉴相器中，前三种鉴相器需要输入信号频率在1KHz以上时才可以鉴相，后两种鉴相器对输入信号频率的占空比有严格要求，只有占空比为50％时鉴相结果才正确；而且上述所有的鉴相器都要求输入的两个频率源频率相同。

发明内容

本发明要解决的技术问题是提供一种鉴相器、鉴相方法以及锁相环，使得鉴相器对输入信号的频率没有特殊要求，且锁相环能够适用于任何卫星同步***。

为此，本发明提供一种鉴相器，接收参考时钟信号以及本地脉冲时钟信号，该鉴相器包括：

分频模块，对接收到的所述参考时钟信号进行2分频，输出2分频信号；

延时模块，将所述2分频信号进行延时，输出延时信号，延迟时间为一个所述本地脉冲时钟周期；

鉴相模组，包括第一判断模块、第二判断模块、第三判断模块、第四判断模块、高电平计数模块和低电平计数模块，其中：

第一判断模块，接收所述2分频信号，判断所述2分频信号的电平状态，并将判断结果作为电平状态选通信号，发送给所述第二判断模块和第三判断模块；

第二判断模块，接收到电平状态选通信号为高时，当当前高电平计数次数值大于预定的高电平次数上限值时，则向高电平计数模块发送上限值置位信号；当当前高电平计数次数值小于或者等于预定的高电平次数上限值时，向高电平计数模块发送高电平计数信号；

高电平计数模块，接收到高电平计数信号后，进行高电平计数次数加1计数，并存储当前高电平计数次数值；接收到上限值置位信号时，将当前高电平计数次数值设置为高电平次数上限值；

第三判断模块，接收到电平状态选通信号为低时，当当前低电平计数次数值小于预定的低电平次数下限值时，则向低电平计数模块发送下限值置位信号；当当前低电平计数次数值大于或者等于预定的低电平次数下限值时，向低电平计数模块发送低电平计数信号；

低电平计数模块，接收到低电平计数信号后，进行低电平计数次数加1计数，并存储当前低电平计数次数；接收到下限值置位信号时，将当前低电平计数次数设置为低电平次数下限值。

进一步地，该鉴相器还包括：

鉴相值存储单元，用于将所述鉴相模组输出的鉴相值存储为当前鉴相值。

该鉴相器还包括：

第五判断模块，用于判断所述的鉴相模组输出的鉴相值是否在设定的范围内，并根据判断结果输出鉴相值是否有效的指示信号。

所述的鉴相模组中，进一步地设定计数次数门限值，当当前计数次数值不在设定的门限值范围内时，将当前计数次数值设置为预定值。

所述的本地脉冲时钟信号为外部电路所需的驱动时钟输出信号。

本发明还提供一种鉴相方法，包括：

a.对接收到的所述参考时钟信号进行2分频，得到2分频信号；

b.将所述2分频信号进行延时，输出延时信号，延迟时间为一个所述本地脉冲时钟周期；

c.接收所述2分频信号和延时信号，以所述本地脉冲时钟信号为计数时钟，在所述2分频信号的高电平脉宽或者低电平脉宽时间段内，对本地脉冲时钟信号进行计数，且在所述延时信号和2分频信号电平状态不相同时，输出该次计数次数值作为鉴相值，并重新开始计数。

进一步地，该方法包括：

设定计数次数门限值，

且所述步骤c进一步地包括：当当前计数次数值不在设定的门限值范围内时，将当前计数次数值设置为预定值。

所述的步骤c进一步地包括：

在2分频信号的高电平脉宽内对接收到的本地脉冲时钟信号进行加1计数作为计数次数值，当当前计数次数值大于预定的高电平次数上限值时，将当前计数次数值设置为高电平次数上限值，在2分频信号的低电平脉宽内，将上述高电平脉宽内的计数次数值设置为0；

在2分频信号的低电平脉宽内对接收到的本地脉冲时钟信号进行加1计数作为计数次数值，当当前计数次数值小于预定的低电平次数下限值时，将当前计数次数值设置为低电平次数下限值，在2分频信号的高电平脉宽内，将上述低电平脉宽内的计数次数值设置为0。

再进一步地，该方法还包括：

判断鉴相值是否在设定的范围内，并根据判断结果作出鉴相值是否有效的指示。

本发明还提供一种锁相环，包括：卫星时钟接收单元、本地时钟产生单元和鉴相器，所述的鉴相器用于根据接收到的卫星时钟接收单元输出秒脉冲信号和本地时钟产生单元输出本地时钟信号，确定并存储当前输入秒脉冲信号与脉冲时钟信号之间的鉴相值；其特征在于：

所述鉴相器进一步地包括：

分频模块，对接收到的所述参考时钟信号进行2分频，输出2分频信号；

延时模块，将所述2分频信号进行延时，输出延时信号，延迟时间为一个所述本地脉冲时钟周期；

鉴相模组，包括第一判断模块、第二判断模块、第三判断模块、第四判断模块、高电平计数模块和低电平计数模块，其中：

第一判断模块，接收所述2分频信号，判断所述2分频信号的电平状态，并将判断结果作为电平状态选通信号，发送给所述第二判断模块和第三判断模块；

第二判断模块，接收到电平状态选通信号为高时，当当前高电平计数次数值大于预定的高电平次数上限值时，则向高电平计数模块发送上限值置位信号；当当前高电平计数次数值小于或者等于预定的高电平次数上限值时，向高电平计数模块发送高电平计数信号；

高电平计数模块，接收到高电平计数信号后，进行高电平计数次数加1计数，并存储当前高电平计数次数值；接收到上限值置位信号时，将当前高电平计数次数值设置为高电平次数上限值；

第三判断模块，接收到电平状态选通信号为低时，当当前低电平计数次数值小于预定的低电平次数下限值时，则向低电平计数模块发送下限值置位信号；当当前低电平计数次数值大于或者等于预定的低电平次数下限值时，向低电平计数模块发送低电平计数信号；

低电平计数模块，接收到低电平计数信号后，进行低电平计数次数加1计数，并存储当前低电平计数次数；接收到下限值置位信号时，将当前低电平计数次数设置为低电平次数下限值。

与现有技术相比，本发明具有如下显著优点：

(1)本发明所提出的鉴相器、鉴相方法及锁相环中，通过以本地时钟发生单元产生的脉冲时钟信号上升沿为参考，对输入信号进行2分频，使得输入信号频率的占空比不再有严格的要求；

(2)本发明所提出的鉴相器、鉴相方法中，通过对脉冲时钟信号进行计数来获取鉴相值，因而输入时钟信号无须具有相同的频率；

(3)本发明所提出的锁相环中，由于引入了卫星时钟接收单元，其能够将各种卫星的同步信号均转换成秒脉冲信号，因此，该锁相环通用性较强，可以满足各种卫星同步***的需要；

(4)本发明所提出的鉴相器和鉴相方法，可以对鉴相结果的正确性进行直接判断，而无须通过其它的辅助手段；

(5)本发明所提出的鉴相器可以利用复杂可编程逻辑器件(ComplexProgrammable Logic Device，CPLD)、现场可编程逻辑器件(FieldProgrammable Gate Array，FPGA)或者特定用途集成电路(Application SpecificIntegrated Circuit，ASIC)等硬件电路来实现，灵活性较高。

附图说明

图1为现有技术中卫星同步***提取时钟的锁相环电路原理框图；

图2为现有技术中第一种鉴相器的原理图；

图3为现有技术中第二种鉴相器的原理图；

图4为本发明实施例中鉴相器的原理框图；

图5为本发明实施例中鉴相方法的流程图；

图6为本发明实施例中鉴相器以及鉴相方法中的信号关系图；

图7为本发明实施例中卫星同步***提取时钟的锁相环电路原理框图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步地介绍，但不作为对本发明的限定。

参考图4所示，一种鉴相器，其与输出脉冲时钟信号的本地振荡器电信号连接，包括：分频模块、第一判断模块、第二判断模块、第三判断模块、第四判断模块、第五判断模块、高电平计数模块、低电平计数模块、延时模块、鉴相值存储模块，其中：

分频模块，对接收到的参考时钟信号1S_sig以其上升沿进行2分频，得到2分频信号2S_sig，并将该2分频信号2S_sig提供给第一判断模块、第四判断模块及延时模块；

第一判断模块，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考时，当接收到的2分频信号2S_sig为高电平，则向第二判断模块发送高电平选通信号以及向低电平计数模块发送低电平计数清零信号，当接收到的2分频信号2S_sig为低电平，则向第三判断模块发送低电平选通信号以及向高电平计数模块发送高电平计数清零信号；

第二判断模块，接收到高电平选通信号后，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，当高电平计数次数值cont_high大于预定的高电平次数上限值up_val，向高电平计数模块发送上限值置位信号，当高电平计数次数值cont_high小于或者等于预定的高电平次数上限值up_val时，向高电平计数模块发送高电平计数信号；

高电平计数模块，设定并存储高电平计数次数cont_high的初始值，接收到高电平计数信号后，进行高电平计数次数值cont_high加1计数，并存储当前高电平计数次数值cont_high，接收到上限值置位信号时，将当前高电平计数次数值cont_high置为高电平次数上限值up_val，接收到高电平计数清零信号时，将当前高电平计数次数值cont_high置为0；

第三判断模块，接收到低电平选通信号后，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，当低电平计数次数值cont_low小于预定的低电平次数下限值down_val时，则向低电平计数模块发送下限值置位信号，当低电平计数次数值cont_low大于或者等于预定的低电平次数下限值down_val，则向低电平计数模块发送低电平计数信号；

低电平计数模块，设定并存储低电平计数次数值cont_low的初始值，接收到低电平计数信号后，进行低电平计数次数值cont_low加1计数，并存储当前低电平计数次数值cont_low，接收到下限值置位信号时，将当前低电平计数次数值cont_low置为低电平次数下限值down_val，接收到低电平计数清零信号时，将当前低电平计数次数值cont_low置为0；

第四判断模块，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，当接收到的2分频信号2S_sig为低电平、且延时信号2S_sig_delay为高电平时，读取高电平计数模块中的当前高电平计数值cont_high，并发送到鉴相值存储模块中，当接收到的2分频信号2S_sig为高电平、且延时信号2S_sig_delay为低电平时，读取低电平计数模块中的当前低电平计数值cont_low，并发送到鉴相值存储模块中；

第五判断模块，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，当鉴相值cont_val是否小于预先设定的高电平次数上限值up_val、且大于预先设定的低电平次数下限值down_val，则输出有效值1，表明该鉴相值cont_val有效，否则，输出无效值0，表明该鉴相值cont_val无效；

延时模块，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，将接收到的参考时钟信号1S_sig延时一个脉冲时钟周期，得到延时信号2S_sig_delay，其中，所述的时钟周期为本地振荡器输出脉冲时钟信号out_sig的一个时钟周期；

鉴相值存储模块，接收到计数次数后，将其存储为当前鉴相值cont_val。

在上述鉴相器中，分频模块将接收到的参考时钟以其上升沿为参考进行2分频，因而该鉴相器对输入时钟信号不在要求严格的占空比；而第二判断模块与高电平计数模块组成了第一鉴相组，第三判断模块与低电平计数模块组成了第二鉴相组，两个鉴相组结构与工作过程完全一样，均是在半个2分频信号2S_sig的脉宽周期内进行本地脉冲时钟的计数，由此得到鉴相值，只是各个鉴相组工作的触发条件不同，两个鉴相组以及第一判断模块共同组成了鉴相模组。

为了使上述鉴相器具有更好的通用性，还可以增加一设置模块，用于设置高电平计数次数值cont_high的初始值、低电平计数次数值cont_low的初始值、高电平次数上限值up_val、低电平次数下限值down_val，并提供给上述鉴相模组。

对应的，本实施例还提供一种鉴相方法，参考图5所示，包括下述步骤：

步骤101，将接收到的参考时钟信号1S_sig以其上升沿进行2分频，得到2分频信号2S_sig；

步骤102，判断2分频信号2S_sig是否为高电平，如果是，将当前低电平计数次数值cont_low设置为0，执行步骤103，如果否，将当前高电平计数次数值cont_high设置为0，执行步骤105；

步骤103，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，对高电平计数次数值cont_high进行加1计数，并判断当前高电平计数次数值cont_high是否大于预先设定的高电平次数上限值up_val，如果是，执行步骤104，如果否，返回执行步骤103；

步骤104，将当前高电平计数次数值cont_high设置为预先设定的高电平次数上限值up_val；

步骤105，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，对低电计数次数值cont_low进行加1计数，并判断当前低电平计数次数值cont_low是否小于预先设定的低电平次数下限值down_val，如果是，执行步骤106，如果否，返回执行步骤105；

步骤106，将当前低电平计数次数值cont_low设定为预先设定的低电平次数下限值down_val；

步骤107，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，对2分频信号2S_sig进行一个脉冲时钟周期的延时，得到延时信号2S_sig_delay；

步骤108，以本地振荡器输出的脉冲时钟信号out_sig上升沿为参考，当2分频信号2S_sig为低电平、且延时信号2S_sig_delay为高电平时，将当前高电平计数次数值cont_high进行存储作为当前鉴相值count_val；当2分频信号2S_sig为高电平、且延时信号2S_sig_delay为低电平时，将低电平计数次数值cont_low进行存储作为当前鉴相值count_val；

步骤109，判断当前鉴相值count_val是否有效，并根据判断结果作出相应指示。所述的判断过程具体为：以本地振荡器输出信号out_sig上升沿为参考，当当前鉴相值count_val小于设定的高电平次数上限值up_val、且大于设定的低电平次数下限值down_val时，当前鉴相值count_val有效，否则，当前鉴相值count_val无效。

在上述鉴相器与鉴相方法的说明中所提及的本地振荡器为鉴相器或者鉴相过程中提供计数脉冲的振荡器、或者其他提供鉴相时钟的受控时钟发生器。为了对上述实施例作更好的补充说明，在上述鉴相器和鉴相方法中，所提及的各个信号的关系图如图6所示。

对于上述的鉴相器和鉴相方法还需要补充说明一点的是：上述实施例是利用了2分频信号2S_sig在高电平脉宽和低电平脉宽两个时间段分别对脉冲时钟进行计数，这样充分利用了整个2分频信号2S_sig的时钟脉宽，能够提高鉴相值count_val的实时准确性，在另外的实施例中也可以只利用2分频信号2S_sig高电平脉宽或者低电平脉宽的时间段对脉冲时钟进行计数，此时鉴相器中根据设计实际情况只包括第二判断模块与高电平计数模块组成的第一鉴相组或者第三判断模块与低电平计数模块组成的第二鉴相组之间的一组即可；而相应的鉴相方法也只包括一个鉴相值产生过程，其实现步骤也仅仅是包括上述方法步骤中的步骤103与步骤105之中的一个及其相应的判断过程，此时鉴相过程与上述方法是一致的，在此不再赘述。

利用上述的鉴相器和鉴相方法，本实施例还提供一种锁相环，如图7所示，包括：卫星时钟接收单元、鉴相器、本地时钟产生单元、处理单元，其中：

卫星时钟接收单元，用于将接收到的卫星同步时钟信号进行处理，得到秒脉冲信号，并提供给鉴相器；该单元的设计为现有技术中的公知技术，在此不再赘述；

鉴相器，用于根据接收到秒脉冲信号和脉冲时钟信号，确定并存储当前输入秒脉冲信号与脉冲时钟信号之间的鉴相值，并在当前鉴相值有效时，向处理单元输出鉴相值有效信号；

本地时钟产生单元，用于产生鉴相用脉冲时钟信号，并提供给鉴相器，且能根据接收到的调整信号进行产生信号频率的调整，该时钟产生单元预先设定一初始时钟频率值；且根据实际的设计需要，可以选择一级钟(铯钟)、二级钟(铷钟，高稳压控晶振)或三级钟(高稳压控晶振)等；

处理单元，用于存储最后一次有效鉴相值，并在接收到鉴相值有效信号后，读取鉴相器中产生的当前鉴相值，利用最后一次有效鉴相值与当前鉴相值进行比较，按照预先设定的滤波算法得出频率控制值，并根据上述频率控制值、按照控制策略向本地时钟产生单元发送包含频率调整值的调整信号。

可见，根据本发明的实施例具有如下显著优点：

(1)本发明所提出的鉴相器、鉴相方法及锁相环中，通过以本地时钟发生单元产生的脉冲时钟信号上升沿为参考，对输入信号进行2分频，使得输入信号频率的占空比不再有严格的要求；

(2)本发明所提出的鉴相器、鉴相方法中，通过对脉冲时钟信号进行计数来获取鉴相值，因而输入时钟信号无须具有相同的频率；

(3)本发明所提出的锁相环中，由于引入了卫星时钟接收单元，其能够将各种卫星的同步信号均转换成秒脉冲信号，因此，该锁相环通用性较强，可以满足各种卫星同步***的需要；

(4)本发明所提出的鉴相器和鉴相方法，可以对鉴相结果的正确性进行直接判断，而无须通过其它的辅助手段；

(5)本发明所提出的鉴相器可以利用CPLD、FPGA或者ASIC等硬件电路来实现，灵活性较高。

Claims (10)

1.一种鉴相器，接收参考时钟信号以及本地脉冲时钟信号，其特征在于，该鉴相器包括：

分频模块，对接收到的所述参考时钟信号进行2分频，输出2分频信号；

延时模块，将所述2分频信号进行延时，输出延时信号，延时时间为一个所述本地脉冲时钟周期；

鉴相模组，包括第一判断模块、第二判断模块、第三判断模块、第四判断模块、高电平计数模块和低电平计数模块，其中：

第一判断模块，接收所述2分频信号，判断所述2分频信号的电平状态，并将判断结果作为电平状态选通信号，发送给所述第二判断模块和第三判断模块；

第二判断模块，接收到电平状态选通信号为高时，当当前高电平计数次数值大于预定的高电平次数上限值时，则向高电平计数模块发送上限值置位信号；当当前高电平计数次数值小于或者等于预定的高电平次数上限值时，向高电平计数模块发送高电平计数信号；

高电平计数模块，接收到高电平计数信号后，进行高电平计数次数加1计数，并存储当前高电平计数次数值；接收到上限值置位信号时，将当前高电平计数次数值设置为高电平次数上限值；

第三判断模块，接收到电平状态选通信号为低时，当当前低电平计数次数值小于预定的低电平次数下限值时，则向低电平计数模块发送下限值置位信号；当当前低电平计数次数值大于或者等于预定的低电平次数下限值时，向低电平计数模块发送低电平计数信号；

低电平计数模块，接收到低电平计数信号后，进行低电平计数次数加1计数，并存储当前低电平计数次数；接收到下限值置位信号时，将当前低电平计数次数设置为低电平次数下限值。

2.如权利要求1所述的鉴相器，其特征在于，该鉴相器还包括：

鉴相值存储单元，用于将所述鉴相模组输出的鉴相值存储为当前鉴相值。

3.如权利要求1所述的鉴相器，其特征在于，该鉴相器还包括：

第五判断模块，用于判断所述的鉴相模组输出的鉴相值是否在设定的范围内，并根据判断结果输出鉴相值是否有效的指示信号。

4.如权利要求1所述的鉴相器，其特征在于，所述的鉴相模组中，进一步地设定计数次数门限值，当当前计数次数值不在设定的门限值范围内时，将当前计数次数值设置为预定值。

5.如权利要求1所述的鉴相器，其特征在于，所述的本地脉冲时钟信号为外部电路所需的驱动时钟输出信号。

6.一种鉴相方法，包括：

a.对接收到的所述参考时钟信号进行2分频，得到2分频信号；

b.将所述2分频信号进行延时，输出延时信号，延迟时间为一个所述本地脉冲时钟周期；

c.接收所述2分频信号和延时信号，以所述本地脉冲时钟信号为计数时钟，在所述2分频信号的高电平脉宽或者低电平脉宽时间段内，对本地脉冲时钟信号进行计数，且在所述延时信号和2分频信号电平状态不相同时，输出该次计数次数值作为鉴相值，并重新开始计数。

7.如权利要求6所述的方法，其特征在于，该方法包括：

设定计数次数门限值，

且所述步骤c进一步地包括：当当前计数次数值不在设定的门限值范围内时，将当前计数次数值设置为预定值。

8.如权利要求7所述的方法，其特征在于，所述的步骤c进一步地包括：

在2分频信号的高电平脉宽内对接收到的本地脉冲时钟信号进行加1计数作为计数次数值，当当前计数次数值大于预定的高电平次数上限值时，将当前计数次数值设置为高电平次数上限值，在2分频信号的低电平脉宽内，将上述高电平脉宽内的计数次数值设置为0；

在2分频信号的低电平脉宽内对接收到的本地脉冲时钟信号进行加1计数作为计数次数值，当当前计数次数值小于预定的低电平次数下限值时，将当前计数次数值设置为低电平次数下限值，在2分频信号的高电平脉宽内，将上述低电平脉宽内的计数次数值设置为0。

9.如权利要求6所述的方法，其特征在于，该方法还包括：

判断鉴相值是否在设定的范围内，并根据判断结果作出鉴相值是否有效的指示。

10.一种锁相环，包括：鉴相器，用于根据接收到秒脉冲信号和本地时钟信号，确定并存储当前输入秒脉冲信号与脉冲时钟信号之间的鉴相值；其特征在于：

所述鉴相器进一步地包括：

分频模块，对接收到的所述参考时钟信号进行2分频，输出2分频信号；

延时模块，将所述2分频信号进行延时，输出延时信号，延迟时间为一个所述本地脉冲时钟周期；

鉴相模组，包括第一判断模块、第二判断模块、第三判断模块、第四判断模块、高电平计数模块和低电平计数模块，其中：

第一判断模块，接收所述2分频信号，判断所述2分频信号的电平状态，并将判断结果作为电平状态选通信号，发送给所述第二判断模块和第三判断模块；

第二判断模块，接收到电平状态选通信号为高时，当当前高电平计数次数值大于预定的高电平次数上限值时，则向高电平计数模块发送上限值置位信号；当当前高电平计数次数值小于或者等于预定的高电平次数上限值时，向高电平计数模块发送高电平计数信号；

高电平计数模块，接收到高电平计数信号后，进行高电平计数次数加1计数，并存储当前高电平计数次数值；接收到上限值置位信号时，将当前高电平计数次数值设置为高电平次数上限值；

第三判断模块，接收到电平状态选通信号为低时，当当前低电平计数次数值小于预定的低电平次数下限值时，则向低电平计数模块发送下限值置位信号；当当前低电平计数次数值大于或者等于预定的低电平次数下限值时，向低电平计数模块发送低电平计数信号；

低电平计数模块，接收到低电平计数信号后，进行低电平计数次数加1计数，并存储当前低电平计数次数；接收到下限值置位信号时，将当前低电平计数次数设置为低电平次数下限值。

Images