CN101295325B - 为掩模设计执行数据准备的***和方法 - Google Patents
为掩模设计执行数据准备的***和方法 Download PDFInfo
- Publication number
- CN101295325B CN101295325B CN200710165598XA CN200710165598A CN101295325B CN 101295325 B CN101295325 B CN 101295325B CN 200710165598X A CN200710165598X A CN 200710165598XA CN 200710165598 A CN200710165598 A CN 200710165598A CN 101295325 B CN101295325 B CN 101295325B
- Authority
- CN
- China
- Prior art keywords
- optics
- close
- mask
- stage
- carry out
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000013461 design Methods 0.000 title claims abstract description 58
- 238000002360 preparation method Methods 0.000 title abstract description 20
- 238000012937 correction Methods 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000002203 pretreatment Methods 0.000 claims description 12
- 238000012938 design process Methods 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 abstract description 9
- 230000004044 response Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 30
- 239000004065 semiconductor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 7
- 238000013100 final test Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
- 101150067787 tipin gene Proteins 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种为掩模设计执行数据准备的***、方法和计算机可读媒体。接收集成电路的设计且执行数个光学临近修正前处理程序，使得这些光学临近修正前处理程序同时进行。执行光学临近修正处理程序以响应每一光学临近修正前处理程序均已完成的决定。执行光学临近修正后处理程序以响应光学临近修正处理程序已完成的决定。
Description
技术领域
本发明涉及一种为掩模(mask)设计执行数据准备(data preparation)的***、方法和计算机可读媒体，特别涉及一种可减少掩模设计时数据准备的时间的***、方法和计算机可读媒体。
背景技术
半导体集成电路晶片是在晶片厂(Fab)中利用多道工艺制作而成。这些工艺与相关的制造设备可包括：热氧化、扩散、离子植入、快速热处理(RTP)、化学气相沉积(CVD)、物理气相沉积(PVD)、外延、蚀刻和光刻。对某些产品而言，半导体晶片可能经过600道以上的处理步骤。
在光刻和其它的图案化工艺中，数据准备和掩模设计是集成电路(IC)工艺中相当重要的部分。掩模设计传统上包括依序进行的多个设计和计算的过程。例如：在掩模设计过程中，在提供光学临近修正(Optical ProximityCorrection；OPC)之前，需要有各种的程序。然后，再执行其余多个光学临近修正后(Post-OPC)程序。在掩模设计过程的调配上，依序进行的程序在下一个程序可执行前，必须先等待前一个程序完成。在提供初始的掩模设计后，整个掩模设计过程一般可耗费超过三天的处理时间。
发明内容
本发明的目的在于提供一种实施掩模设计所需的数据准备的***、方法和计算机可读取的媒体，由此提高并行处理方法，以缩短数据准备的周期时间。
根据本发明的一个实施例，提供一种在掩模设计过程中执行数据准备的方法，至少包括：接收集成电路设计、执行多个光学临近修正前处理程序、执行光学临近修正处理程序、执行光学临近修正后处理程序、与提供集成电路设计到掩模绘图机(mask writer)。其中多个光学临近修正前处理程序可同时进行，接着执行光学临近修正处理程序，以响应每一光学临近修正前处理程序已完成 的决定，而光学临近修正处理程序完成后，执行光学临近修正后处理程序，以响应光学临近修正处理程序已完成的决定。其中送到掩模绘图机的集成电路已完成光学临近修正前处理程序、光学临近修正处理程序与光学临近修正后处理程序。
根据本发明的另一个实施例，提供一种计算机可读媒体，至少包括：用来接收集成电路设计的指令、用来执行多个光学临近修正前处理程序的指令、用来执行光学临近修正处理程序的指令、与用来执行光学临近修正后处理程序的指令。该计算机可读媒体包含由处理***执行的多个计算机可执行指令，用以执行数据准备程序。其中光学临近修正前处理程序系同时进行，执行光学临近修正处理程序的多个指令系用来响应每一光学临近修正前处理程序已完成的决定，而执行光学临近修正后处理程序则用以响应光学临近修正处理程序已完成的决定。
根据本发明的又一实施例，提供一种执行数据准备的***，至少包括：设计服务设备、晶片制造设备。其中设计服务设备包括：用于接收集成电路设计的模块；用于执行多个光学临近修正前处理程序的模块；用于执行光学临近修正处理程序的模块；用于执行光学临近修正后处理程序的模块。其中用于接收集成电路设计的模块使得所述多个光学临近修正前处理程序可同时进行，光学临近修正处理程序系用于响应每一光学临近修正前处理程序已完成的决定，而光学临近修正后处理程序系用于响应光学临近修正处理程序已完成的决定。而掩模处理设备包括有掩模绘图机，其中上述已完成光学临近修正前处理、光学临近修正处理和光学临近修正后处理的所述集成电路设计是被提供至该掩模绘图机。
因此，应用本发明的实施例，可减少数据准备的时间，使掩模设计所需的数据准备可以更有效率。
附图说明
通过结合附图阅读下述的详细说明，可以更好地理解本发明的各个方面。
图1为半导体制造***的实施例的简化方块图，在该半导体制造***中，可以实施这里所公开的实施例，以在掩模设计时执行数据准备处理；
图2为集成电路制造中数据准备所扮演的角色的示意图；
图3为不使用光学临近修正所产生的晶片结构和使用光学临近修正所产生的类似结构间的对比的示意图；
图4为可在掩模设计过程中执行的示例性数据准备程序的示意图；
图5为根据一个实施例的一般掩模设计处理程序的流程图；以及
图6为根据一个实施例的一种可于掩模设计过程中执行的示例性数据准备程序的示意图，其中各种光学临近修正前和光学临近修正后阶段可并行。
【主要组件符号说明】
10：半导体制造*** 12：设计服务设备
14：晶片厂设备 16：电路探测设备
18：制造执行***模块 20：组装/最终测试设备
40：网络 200：资料准备
210：设计公司 212：集成电路设计
220：电子束操作设备 222：数据准备程序
224：掩模处理设备 230：晶片厂设备
232：晶片厂设备 240：集成电路
300：对比 310：掩模图形
311：特征 312：特征
313：特征 314：特征
320：晶片结构 321：特征
322：特征 323：特征
324：特征 330：光学临近修正掩模图案
331：特征 332：特征
333：特征 334：特征
336a：光学临近修正特征 336b：光学临近修正特征
336c：光学临近修正特征 336d：光学临近修正特征
336e：光学临近修正特征 336f：光学临近修正特征
336g：光学临近修正特征 336h：光学临近修正特征
340：晶片结构 341：特征
342：特征 343：特征
344：特征 400：数据准备程序
410：客服工程师输入阶段 412：虚拟阶段
414：加载数据库磁带阶段 416：布尔阶段
418：散射条阶段 420：光学临近修正阶段
422：文件读取阶段 424：切割阶段
426：异或阶段 428：工作审查阶段
430：写入文件阶段 432：传输阶段
500：步骤 502：步骤
504：步骤 506：步骤
508：步骤 510：步骤
512：步骤 514：步骤
516：步骤 600：数据准备程序
610：客服工程师输入阶段 612：虚拟阶段
614：加载数据库磁带阶段 616：布尔阶段
618：散射条和光学临近修正处理阶段
620：切割阶段 622：异或阶段
624：Cref转VSB12阶段 626：fchk12阶段
628：工作审查阶段 630：传输阶段
具体实施方式
可以理解的是，下列公开提供了许多不同的实施例或例子，用来实施各种实施例的不同特征。以下所述的组件和配置的特定例子用于简化本发明。当然，这些特定例子仅作为举例说明，而不用于限定本发明。此外，本公开可在各例子中重复使用参考标号和/或文字。然而，这样的重复是为了简化和清楚的目的，其本身并非用以表示在各种讨论的实施例和/或配置之间的关系。
至今，并未提出任何机制，在依序进行的***中，利用一种可有效减少掩模设计程序的方法来大幅改变掩模设计过程。
图1为半导体制造***10的实施例的简化方块图，在该***中，这里所公开的实施例可应用于掩模的设计中。图1所示的仅作为实施例，并不用于限制这里所描述的实施例的架构。
半导体制造***10可使用于半导体制造过程中的设计、开发和制造的过程、以及相关的服务。半导体制造***10可包括多个产品或服务实体，包括设计服务设备12，而设计服务设备12至少包括例如设计公司(Design House)、 设计设备、或其它用来提供与集成电路产品相关的设计服务的产品或服务实体。半导体制造***10可包括晶片厂设备14，其中晶片厂设备14至少包括半导体晶片处理设备。半导体制造***10也可包括电路探测设备16。而制造执行***模块18可配置于半导体制造***10中，用来监视和控制在各种制造设备和自动化***中的晶片批次。组装/最终测试设备20可包括在半导体制造***10中，且组装/最终测试设备20至少包括可用来组装及/或测试一个或多个产品的设备。
所有的***设备可通过网络40而互相电性连通，其中网络40可为全球网络，例如全球信息网和因特网、或其它适当的数据交换机制。从设计服务设备12至组装/最终测试设备20中每个设备较佳地都至少包括一个网络服务接口组件，此网络服务接口组件可将各种格式的数据转换成一种或多种网络服务讯息格式，且利用一种或多种传输协议通过网络40传送至一个或多个其它设备。从设计服务设备12至组装/最终测试设备20可以共同或单独地操作，且从设计服务设备12至组装/最终测试设备20中的一个或多个设备可一起放置于共同位置。在其它应用中，从设计服务设备12至组装/最终测试设备20中的一个或多个设备是配置在不同的地理位置上。图1所示的内容仅作为实施例，而不用于限制在此所描述的实施例的架构，且半导体制造***10可在不搭配前述某些设备、搭配代替前述其中之一或多个设备的其它设备、或搭配额外未示出的设备的情况下来实施。半导体制造***10中所示的特定设备的描述仅作为说明之用，以利于了解这里所公开的实施例。
图2为在集成电路制造中数据准备200所扮演的角色的示意图。集成电路设计212可在适当的设计公司210中发展，例如图1所描述的半导体制造***10中的设计服务设备12。集成电路设计212提供适合特定应用的电路规格。在集成电路设计212完成后，将集成电路设计212提供至电子束操作设备220。然后，为实施各种质量保证程序、集成电路制造设备能力而定制的集成电路设计、和各种其它的工艺执行数据准备程序222。数据准备程序222至少包括多个依序进行的方法执行的传统工艺。在数据准备程序222完成后，将经过处理的掩模设计数据提供至掩模处理设备224，用以产生掩模。然后，可将掩模运送至晶片厂设备230中的晶片厂设备232，例如图1所示的半导体制造***10所描述的晶片厂设备14，用以制造集成电路240。
随着光刻工艺的发展持续将特征尺寸缩减至小于制造这些特征所使用的波长时，修正光学投射所产生的扭曲成为掩模制造程序中数据准备的更关键的部分。光学临近修正可包括线端处理(Line-End Treatment)、线偏移(LineBiasing)和散射条(Scattering Bar；SB)。已知，因为相同线宽的线在不同间距投射出不同的影像，且孤立于邻近方向(Proximity-Wise)的其它线条或特征的线条投射出与靠近其它线条或特征的线条不同的影像，故可利用线偏移来补偿光栅(Reticle)的线条几何形状。此外，散射条至少包括次分辨率特征(Sub-Resolution Features)，其中次分辨率特征可包括在掩模邻近孤立的多个线条之中，用来强化经投射的线条影像。
图3为不使用光学临近修正所产生的晶片结构和使用光学临近修正所产生的类似结构间的对比300的示意图。掩模图形310可包括各种特征311、特征312、特征313与特征314，例如线条、虚拟结构(Dummy Structure)或其它特征。掩模图形310可在不使用光学临近修正下应用于光刻和晶片工艺，用以产生晶片结构320，其中晶片结构320至少包括各种特征321、特征322、特征323与特征324。不需要的光学临近影响产生于光刻和晶片工艺中，导致如晶片结构320所示的各种异常，例如线端缩减(Line End Shortening)和边缘圆化(Corner Rounding)。
为了减轻光学临近效应，可对掩模图形310进行光学临近修正程序，以产生修饰过的光学临近修正掩模图案330。例如：分别对应于特征311至特征314的特征331、特征332、特征333与特征334可用例如截线、锤头或其它元素的光学临近修正特征336a、光学临近修正特征336b、光学临近修正特征336c、光学临近修正特征336d、光学临近修正特征336e、光学临近修正特征336f、光学临近修正特征336g与光学临近修正特征336h来修饰。然后，经过修饰的光学临近修正掩模图案330可应用于光刻和晶片工艺，用以产生晶片结构340，其中晶片结构340至少包括各种特征341、特征342、特征343与特征344。光学临近修正特征336a至光学临近修正特征336h造成光学临近效应的减少或消除，如晶片结构340所示。
如前面所提到的，各种光学临近修正前(Pre-OPC)处理程序和光学临近修正后(Post-OPC)处理程序系执行于掩模设计的数据准备阶段。图4为可在掩模设计过程中执行的示例性数据准备程序400的示意图。数据准备过程可开 始于磁带输入(Tape-In或tipin)，例如提供来自设计公司的GDS-II格式的集成电路设计。在数据准备程序400中，可先进行客服工程师(CE)输入阶段410。客服工程师输入阶段410可包括例如材料层数目、掩模命名等等的明细。在完成客服工程师输入阶段410后，执行虚拟阶段(Dummy Stage)412，在这个阶段中具体指定集成电路设计所需的虚拟结构。在完成虚拟阶段412后，执行加载数据库磁带(LDT)阶段414。加载数据库磁带阶段414可至少包括质量控制阶段，以评估磁带输出文件。在完成加载数据库磁带阶段414后，可执行布尔(Boolean)阶段416。布尔阶段416包括根据晶片生产的晶片厂的晶片制造能力所做的设计再调整。在完成布尔阶段416后，可执行光学临近修正程序，如散射条阶段418和其它一道或多道光学临近修正阶段420。
在完成光学临近修正阶段后，可依序执行光学临近修正后阶段。例如：可在目前的掩模图形上执行文件读取阶段(readfile stage)422，然后可在文件读取阶段422完成后的掩模图形上执行切割(Fracture)阶段424。切割阶段424将图形特征切割成多边形或适合于掩模制造的其它结构。在完成切割阶段424后，为了保证质量，可执行异或(XOR)阶段426。异或阶段426比较具有光学临近修正效应的文件和另一不具有光学临近修正效应的文件，以计算是否有任何非预期或错误的光学临近修正结果。然后，执行工作审查(Jobview)阶段428，其中工作审查阶段428至少包括一个或多个数据准备结果的客户需求复查(Customer Review)。接着，在将处理好的制造数据送至掩模绘图机的传输阶段432前，通过例如文件传输协议(File Transport Protocol)进行写入文件(Writefile)阶段430。
根据一个实施例，各种光学临近修正前处理程序及/或光学临近修正后处理程序可同时执行，以有效地减少掩模数据准备过程中数据准备的持续时间。图5为根据本发明的一个实施例的一般掩模制造处理程序的流程500的示意图。掩模设计处理程序开始于例如提供掩模设计规格至设计设备(步骤502)。根据一个实施例，在接收设计规格后，执行多个光学临近修正前处理程序(步骤504)，且同时执行多个光学临近修正前处理程序。周期性地进行评估，以决定所有执行的光学临近修正前处理程序是否均已完成(步骤506)。在任何光学临近修正前处理程序尚未完成前，掩模制造处理程序可继续等待完成所有光学临近修正前处理程序。
在确定所有的光学临近修正前处理程序均已完成后，掩模制造处理程序继续进行以实施光学临近修正程序(步骤508)。然后，周期性地进行评估，以决定是否已完成光学临近修正程序(步骤510)。在确定光学临近修正程序已完成后，执行多个光学临近修正后处理程序(步骤512)，其中这些光学临近修正后处理程序是同时执行。周期性地进行评估，以决定所有执行的光学临近修正后处理程序是否均已完成(步骤514)。在任何光学临近修正后处理程序尚未完成前，掩模制造处理程序可继续等待完成所有光学临近修正后处理程序。在确定所有的光学临近修正后处理程序均已完成后，即完成掩模制造处理程序的循环过程(步骤516)，而将完成的掩模制造数据传送至掩模绘图机。
图6为根据本发明的一个实施例的一种可在掩模设计过程中执行的示例性数据准备程序600的示意图，其中各种的光学临近修正前和光学临近修正后阶段可并行。数据准备过程可开始于磁带输入。首先，可于数据准备程序600中执行客服工程师输入阶段610。客服工程师输入阶段610可包括例如材料层数目、掩模命名等等的明细。在完成客服工程师输入阶段610后，同时执行多个光学临近修正前阶段。在示范实施例中，虚拟阶段612、加载数据库磁带阶段614和布尔阶段616可同时进行。
在完成虚拟阶段612、加载数据库磁带阶段614和布尔阶段616后，可执行散射条和光学临近修正处理阶段618，其中可同时执行散射条的加入和/或其它光学临近修正处理程序。在完成散射条和光学临近修正处理阶段618后，在掩模制造程序上执行切割阶段620。在完成切割阶段620后，平行执行多个光学临近修正后阶段。例如：可至少部分且同时地执行异或阶段622、Cref转VSB12阶段624、fchk12阶段626、工作审查阶段628和传输阶段630。在完成光学临近修正后阶段622至光学临近修正后阶段630后，将掩模制造数据输出至掩模绘图机以完成数据准备程序600。
如前面所述，提供一种执行掩模设计所需的数据准备的机制。多个光学临近修正前程序或阶段可同时执行或实施。光学临近修正程序可在光学临近修正前阶段完成后执行。在完成光学临近修正程序后，多个光学临近修正后程序或阶段可同时执行或实施。与依序执行数据准备阶段的传统机制相比，可有效地减少执行与掩模制造相关的数据准备所需的时间。
说明用的方块图和流程图描述处理的步骤或用来表示模块、片段、部分规 则或其它程序的区块，其中的其它程序包括一个或多个可执行的指令，用以在处理过程中执行特定的逻辑功能或步骤。虽然特定的实施例说明了特定的处理步骤或程序，通过简单的设计选择可产生许多其它可能的实施方式。基于如功能、目的、符合标准、旧有结构(Legacy Structure)、用户接口和类似特点的考虑，本说明的特定描述中的许多处理步骤可以不同的顺序来执行。
本说明中的实施例的特征可应用于软件、硬件、韧件或它们的任意组合中。不论以个别或组合的方式，***中各种元素可以计算机程序产品的型式体现，其中此计算机程序产品具体实施在机器可读取储存设备上，并由处理单元来执行。实施例的各种步骤可通过计算机处理器执行程序的方式来进行，其中此程序具体实施于计算机可读取媒体上，以通过运算输入和产生输出来执行各种功能。计算机可读取媒体可以是例如：内存以及如光盘、软盘、或磁盘的便携式媒体，使得实施本发明的各方面的计算机程序可被加载到计算机中。计算机程序并不受限于任何实施例，且此计算机程序可以是例如：被实施在操作***、应用程序、前台或后台程序、驱动程序、网络堆栈(Network Stack)或它们的任何组合中，其中此计算机程序执行于单一计算机处理器或多个计算机处理器中。此外，本发明实施例的各种步骤可提供一个或多个数据结构，其中这些数据结构是在计算机可读取媒体，例如内存上产生、制造、接收或者执行。
虽然本发明已经以多个较佳实施例详细公开如上，但其并非用以限定本发明，任何熟悉本领域的技术人员，在不脱离本发明的精神和范围的情况下，可作出各种变化、置换和修改。
Claims (10)
1.一种在掩模设计过程中执行数据准备的方法，至少包括：
接收集成电路设计；
进行多个光学临近修正前处理，使所述多个光学临近修正前处理同时进行；
进行光学临近修正处理，以响应所述多个光学临近修正前处理中的每一个的已完成的决定；
进行光学临近修正后处理，以响应该光学临近修正处理已完成的决定；以及
提供已完成光学临近修正前处理、光学临近修正处理和光学临近修正后处理的所述集成电路设计至掩模绘图机。
2.根据权利要求1所述的执行数据准备的方法，其特征在于，进行多个所述光学临近修正前处理的步骤至少包括进行选自于虚拟阶段、加载数据库磁带阶段和布尔阶段所组成的群组的多个处理。
3.根据权利要求1所述的执行数据准备的方法，其特征在于，进行该光学临近修正处理的步骤至少包括执行散射条阶段。
4.根据权利要求1所述的执行数据准备的方法，其特征在于，进行该光学临近修正后处理的步骤至少包括进行多个光学临近修正后处理，其中所述多个光学临近修正后处理是选自于异或阶段、写入文件阶段和文件传输阶段所组成的群组。
5.根据权利要求1所述的执行数据准备的方法，其特征在于，提供已完成光学临近修正前处理、光学临近修正处理和光学临近修正后处理的所述集成电路设计至该掩模绘图机的步骤包括输出掩模规格，以响应该光学临近修正后处理已完成的决定，其中输出该掩模规格的步骤是将该掩模规格传输至该掩模绘图机。
6.一种在掩模设计过程中执行数据准备的***，至少包括：
设计服务设备，包括：
用于接收集成电路设计的模块；
用于进行多个光学临近修正前处理的模块，此模块使得所述多个光学临近修正前处理同时进行；
用于进行光学临近修正处理的模块，此光学临近修正处理用于响应所述多个光学临近修正前处理中的每一个已完成的决定；以及
用于进行光学临近修正后处理的模块，此光学临近修正后处理用于响应该光学临近修正处理已完成的决定；
以及
掩模处理设备，包括掩模绘图机，其中上述已完成光学临近修正前处理、光学临近修正处理和光学临近修正后处理的所述集成电路设计是被提供至该掩模绘图机。
7.根据权利要求6所述的执行数据准备的***，其特征在于，进行所述多个光学临近修正前处理至少包括进行选自于虚拟阶段、加载数据库磁带阶段和布尔阶段所组成的群组的多个处理。
8.根据权利要求6所述的执行数据准备的***，其特征在于，进行该光学临近修正处理至少包括执行散射条阶段。
9.根据权利要求6所述的执行数据准备的***，其特征在于，进行该光学临近修正后处理至少包括进行多个光学临近修正后处理，其中所述多个光学临近修正后处理是选自于异或阶段、写入文件阶段和文件传输阶段所组成的群组。
10.根据权利要求6所述的执行数据准备的***，其特征在于，还至少包括输出掩模规格，以响应该光学临近修正后处理已完成的决定，并传输该掩模规格至该掩模绘图机。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/738,844 US7571421B2 (en) | 2007-04-23 | 2007-04-23 | System, method, and computer-readable medium for performing data preparation for a mask design |
| US11/738,844 | 2007-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101295325A CN101295325A (zh) | 2008-10-29 |
| CN101295325B true CN101295325B (zh) | 2011-09-21 |
Family
ID=39873494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710165598XA Expired - Fee Related CN101295325B (zh) | 2007-04-23 | 2007-11-22 | 为掩模设计执行数据准备的***和方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7571421B2 (zh) |
| CN (1) | CN101295325B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080304029A1 (en) * | 2007-06-08 | 2008-12-11 | Qimonda Ag | Method and System for Adjusting an Optical Model |
| KR100887048B1 (ko) * | 2007-10-31 | 2009-03-04 | 주식회사 하이닉스반도체 | Ｏｐｃ 자동화 장치 및 이를 이용한 반도체 소자의 제조방법 |
| US8555211B2 (en) * | 2012-03-09 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mask making with error recognition |
| US9740092B2 (en) * | 2014-08-25 | 2017-08-22 | Globalfoundries Inc. | Model-based generation of dummy features |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629730A (zh) * | 2003-10-27 | 2005-06-22 | 国际商业机器公司 | 执行基于模型的光学邻近校正的方法 |
| CN1892443A (zh) * | 2005-05-05 | 2007-01-10 | Asml蒙片工具有限公司 | 用于执行考虑了近邻影响的基于模型的光学邻近校正的设备、方法和计算机程序产品 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6467076B1 (en) * | 1999-04-30 | 2002-10-15 | Nicolas Bailey Cobb | Method and apparatus for submicron IC design |
| US7318214B1 (en) * | 2003-06-19 | 2008-01-08 | Invarium, Inc. | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections |
| US7653892B1 (en) * | 2004-08-18 | 2010-01-26 | Cadence Design Systems, Inc. | System and method for implementing image-based design rules |
| US7530048B2 (en) * | 2005-04-09 | 2009-05-05 | Cadence Design Systems, Inc. | Defect filtering optical lithography verification process |
| US7765515B2 (en) * | 2007-02-03 | 2010-07-27 | Anchor Semiconductor, Inc. | Pattern match based optical proximity correction and verification of integrated circuit layout |
-
2007
- 2007-04-23 US US11/738,844 patent/US7571421B2/en not_active Expired - Fee Related
- 2007-11-22 CN CN200710165598XA patent/CN101295325B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1629730A (zh) * | 2003-10-27 | 2005-06-22 | 国际商业机器公司 | 执行基于模型的光学邻近校正的方法 |
| CN1892443A (zh) * | 2005-05-05 | 2007-01-10 | Asml蒙片工具有限公司 | 用于执行考虑了近邻影响的基于模型的光学邻近校正的设备、方法和计算机程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101295325A (zh) | 2008-10-29 |
| US7571421B2 (en) | 2009-08-04 |
| US20080263501A1 (en) | 2008-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7908127B2 (en) | Method and system for scheduling a stream of products in a manufacturing environment by using a simulation process | |
| US10990744B2 (en) | Method and apparatus for integrated circuit mask patterning | |
| US7010775B2 (en) | Method for creating mask pattern for circuit fabrication and method for verifying mask pattern for circuit fabrication | |
| US7257459B1 (en) | Method and apparatus for scheduling pilot lots | |
| Akcalt et al. | Cycle-time improvements for photolithography process in semiconductor manufacturing | |
| JP2003506898A (ja) | 重ね合せレジストレーションのランごとの制御のための方法および装置 | |
| CN101295325B (zh) | 为掩模设计执行数据准备的***和方法 | |
| Sung et al. | Minimizing makespan in a two-machine flowshop with dynamic arrivals allowed | |
| US6330708B1 (en) | Method for preparing command files for photomask production | |
| US20130042210A1 (en) | Cycle time reduction in data preparation | |
| JP2000040654A (ja) | 半導体露光装置のパラメータ編集方法 | |
| US20060008715A1 (en) | Exposure system and method | |
| Akcali et al. | A sequential solution methodology for capacity allocation and lot scheduling problems for photolithography | |
| US7895547B2 (en) | Test pattern based process model calibration | |
| JP2001521237A (ja) | マシニングプラントの実現可能なコンフィグレーションを求めるための方法 | |
| US8990755B2 (en) | Defective artifact removal in photolithography masks corrected for optical proximity | |
| US9811615B2 (en) | Simultaneous retargeting of layout features based on process window simulation | |
| US6912436B1 (en) | Prioritizing an application of correction in a multi-input control system | |
| Park et al. | Exit recursion models of clustered photolithography tools for fab level simulation | |
| Lin et al. | Dynamic vehicle allocation in automated material handling system | |
| Schneider et al. | Automated photolithography critical dimension controls in a complex, mixed technology, manufacturing fab | |
| Torres et al. | Directional 2D functions as models for fast layout pattern transfer verification | |
| CN116520632A (zh) | 版图修正方法、存储介质及终端 | |
| Minixhofer | Integrating technology simulation into the semiconductor manufacturing environment | |
| US9274410B2 (en) | Method and system for automated generation of masks for spacer formation from a desired final wafer pattern |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110921 |