CN101287340A

CN101287340A - 内埋元件的基板制程

Info

Publication number: CN101287340A
Application number: CNA2007101005498A
Authority: CN
Inventors: 王建皓
Original assignee: Advanced Semiconductor Engineering Inc
Current assignee: Advanced Semiconductor Engineering Inc
Priority date: 2007-04-10
Filing date: 2007-04-10
Publication date: 2008-10-15
Anticipated expiration: 2027-04-10
Also published as: CN100584155C

Abstract

本发明公开一种内埋元件的基板制程，其包括下列步骤：首先，提供一核心层，核心层具有一第一介电层、一第一图案化线路层，以及一第二图案化线路层，第一图案化线路层与第二图案化线路层分别位于第一介电层的一上表面与一下表面；然后，在核心层中形成一贯孔；接着，将核心层配置于一支撑板上，且将一内埋元件放置于贯孔中，其中内埋元件具有至少一电极；再接着，进行一灌胶制程，使内埋元件固定于贯孔中；接下来，移除支撑板；最后，电性连接内埋元件的电极与第二图案化线路层。

Description

内埋元件的基板制程

技术领域

本发明是有关于一种基板制程，且特别是有关于一种内埋元件的基板制程。

背景技术

一般而言，线路基板主要是由多层图案化线路层(patterned circuitlayer)及介电层(dielectric layer)交替叠合所构成。其中，图案化线路层是由铜箔层(copper foil)经过微影与蚀刻制程定义形成，而介电层配置于图案化线路层之间，用以隔离两相邻的图案化线路层。此外，相邻的图案化线路层之间是透过贯穿介电层的导电通孔(plating through hole，PTH)或导电孔道(conductive via)而彼此电性连接。最后，在线路基板的表面配置各种电子元件(例如主动元件或被动元件)，并通过内部线路的电路设计而达到电子信号传递(electrical signal propagation)的目的。

然而，随着市场对于电子产品应具有轻薄短小且携带方便的需求，因此在目前的电子产品中，将原先焊接于线路基板表面的电子元件设计为可埋设于线路基板的内部的一内埋元件，这样可以增加线路基板表面的布线面积，以达到电子产品薄型化的目的。

图1A至图1E为现有的一种内埋元件的基板制程的制作流程剖面示意图。首先，请参考图1A，提供一核心层110，核心层110具有一第一介电层112、一第一图案化线路层114，以及一第二图案化线路层116。第一图案化线路层114与第二图案化线路层116分别位于第一介电层112的一上表面112a与一下表面112b。

接着，请参考图1B，在核心层110中形成一贯孔(through hole)H1并且将一内埋元件E放置于贯孔H1中，其中内埋元件E具有两电极E1。接着，请参考图1C，将一第一叠合层120与一第二叠合层130分别配置于第一图案化线路层114与第二图案化线路层116上，其中，第一叠合层120包括一第一金属层122及一第二介电层124，第二叠合层130包括一第二金属层132及一第三介电层134，且第二介电层124与第三介电层134分别朝向第一图案化线路层114与第二图案化线路层116。

再者，请参考图1D，压合第一叠合层120、核心层110与第二叠合层130，并且形成至少一导电通孔H2与多个导电孔道V。其中，导电通孔H2贯穿第一叠合层120、核心层110与第二叠合层130，使得第一金属层122与第二金属层132可透过导电通孔H2彼此电性连接。此外，内埋元件E的两电极E1可透过这些导电孔道V分别与第一金属层122及第二金属层132电性连接。

最后，请参考图1D与图1E，图案化第一金属层122与第二金属层132，以分别形成一第一表层线路122’与一第二表层线路132’，并通过导电通孔H2电性导通第一表层线路122’与第二表层线路132’，且通过这些导电孔道V使得内埋元件E的两电极E1分别与第一表层线路122’及第二表层线路132’电性连接。通过这种方式完成内埋元件的基板制程的制作流程。

然而，现有内埋元件的基板制程中的内埋元件E必须经由这些导电孔道V而电性连接至第一表层线路122’与第二表层线路132’，这样会降低第一图案化线路层114与第二图案化线路层116的布线面积，进而降低第一图案化线路层114与第二图案化线路层116的布线密度。此外，内埋元件E需透过导电孔道V与第一表层线路122’与第二表层线路132’电性连接，然而，这种方式将会增加整个线路基板的厚度，而无法符合轻薄短小的产品设计要求。因此现有的内埋元件的基板制程实有改进的必要。

发明内容

本发明的主要目的在于提供一种内埋元件的基板制程，以提升第一图案化线路层、第二图案化线路层、第一表层线路与第二表层线路的布线密度，并可有效地减少整个基板的厚度。

为达成上述目的或是其它目的，本发明采用如下技术方案：一种内埋元件的基板制程，其包括下列步骤：步骤(a)是提供一核心层，所述核心层具有一第一介电层、一第一图案化线路层及一第二图案化线路层，所述第一图案化线路层与所述第二图案化线路层分别位于所述第一介电层的一上表面与一下表面；步骤(b)是在所述核心层中形成一贯孔；其特征在于：所述基板制程还包括有下列步骤：步骤(c)是将所述核心层配置在一支撑板上，且将一内埋元件置放在所述贯孔中，其中所述内埋元件具有至少一电极；步骤(d)是进行一灌胶制程，使所述内埋元件固定在所述贯孔中；步骤(e)是移除所述支撑板；以及步骤(f)是电性连接所述内埋元件的所述电极与所述第二图案化线路层。

在本发明的一实施例中，上述提供核心层的步骤(a)包括：利用微影及蚀刻制程分别图案化位于第一介电层的上表面及下表面的一第一金属层与一第二金属层，以在第一介电层的上表面及下表面上形成第一图案化线路层与第二图案化线路层。

在本发明的一实施例中，上述提供核心层的步骤(a)包括：利用微影及蚀刻制程分别图案化位于第一介电层的上表面及下表面的一第一金属层与一第二金属层，以在第一介电层的上表面及下表面上形成第一图案化线路层与第二图案化线路层。此外，第一金属层与第二金属层的材质包括铜。

在本发明的一实施例中，上述形成贯孔的方式包括机械钻孔或雷射成孔。

在本发明的一实施例中，上述支撑板可为一玻璃板或是一聚对苯二酸乙烯酯膜(PET film)。

在本发明的一实施例中，上述内埋元件包括主动元件及被动元件。

在本发明的一实施例中，上述灌胶制程例如是将一黏着剂填充于内埋元件与贯孔之间的间隙中。

在本发明的一实施例中，上述电性连接内埋元件的电极与第二图案化线路层的步骤(f)包括有以下步骤：首先，在第二图案化线路层上配置一屏蔽，屏蔽暴露出电极与部分第二图案化线路层；接着，在第一介电层的下表面形成一金属层，其中部分金属层是电性连接电极与第二图案化线路层；再接着，移除屏蔽。

在本发明的一实施例中，上述电性连接内埋元件的电极与第二图案化线路层的步骤(f)包括有以下步骤：首先，在第二图案化线路层上配置一屏蔽，屏蔽暴露出电极与部分第二图案化线路层；接着，在第一介电层的下表面形成一金属层，其中部分金属层是电性连接电极与第二图案化线路层；再接着，移除屏蔽。此外，形成金属层的方法包括电镀、无电镀、物理气相沉积法或化学气相沉积法。

在本发明的一实施例中，上述电性连接内埋元件的电极与第二图案化线路层的步骤(f)包括以下步骤：首先，在第二图案化线路层上配置一屏蔽，屏蔽暴露出电极与部分第二图案化线路层。接着，在第一介电层的下表面形成一金属层，其中部分金属层是电性连接电极与第二图案化线路层。再者，移除屏蔽。此外，形成金属层的方法可以是在第一介电层的下表面涂布一层导电胶。

在本发明的一实施例中，上述电性连接内埋元件的电极与第二图案化线路层时，可同时电性连接内埋元件的电极与第一图案化线路层。

在本发明的一实施例中，在上述电性连接内埋元件的电极与第二图案化线路层之后，更包括以下步骤：首先，将一第一叠合层与一第二叠合层分别配置于第一图案化线路层与第二图案化线路层上，其中第一叠合层包括一第三金属层及一第二介电层，第二叠合层包括一第四金属层及一第三介电层，且第二介电层与第三介电层是分别朝向第一图案化线路层与第二图案化线路层；接着，压合第一叠合层、核心层与第二叠合层；再接着，在第一叠合层、核心层与第二叠合层之间形成至少一导电通孔；再接着，图案化第三金属层与第四金属层，以分别形成一第一表层线路与一第二表层线路，并通过导电通孔导通第一表层线路与第二表层线路。

在本发明的一实施例中，在上述电性连接内埋元件的电极与第二图案化线路层之后，更包括以下步骤：首先，将一第一叠合层与一第二叠合层分别配置于第一图案化线路层与第二图案化线路层上，其中第一叠合层包括一第三金属层及一第二介电层，第二叠合层包括一第四金属层及一第三介电层，且第二介电层与第三介电层是分别朝向第一图案化线路层与第二图案化线路层；接着，压合第一叠合层、核心层与第二叠合层；再接着，在第一叠合层、核心层与第二叠合层之间形成至少一导电通孔。再接着，图案化第三金属层与第四金属层，以分别形成一第一表层线路与一第二表层线路，并通过导电通孔导通第一表层线路与第二表层线路。此外，形成第一表层线路与第二表层线路之后，更包括以下步骤：首先，在第二介电层与第三介电层上分别形成一第一焊罩层与一第二焊罩层，其中第一焊罩层暴露出至少部分第一表层线路，而第二焊罩层暴露出至少部分第二表层线路；接着，在第一焊罩层所暴露的至少部分第一表层线路上形成一第一抗氧化层，并且在第二焊罩层所暴露的至少部分第二表层线路上形成一第二抗氧化层。

在本发明的一实施例中，在上述电性连接内埋元件的电极与第二图案化线路层之后，更包括以下步骤：首先，将一第一叠合层与一第二叠合层分别配置在第一图案化线路层与第二图案化线路层上，其中第一叠合层包括一第三金属层及一第二介电层，第二叠合层包括一第四金属层及一第三介电层，且第二介电层与第三介电层是分别朝向第一图案化线路层与第二图案化线路层；接着，压合第一叠合层、核心层与第二叠合层；再接着，在第一叠合层、核心层与第二叠合层之间形成至少一导电通孔；再接着，图案化第三金属层与第四金属层，以分别形成一第一表层线路与一第二表层线路，并通过导电通孔导通第一表层线路与第二表层线路。此外，形成第一表层线路与第二表层线路之后，更包括以下步骤：首先，在第二介电层与第三介电层上分别形成一第一焊罩层与一第二焊罩层，其中第一焊罩层暴露出至少部分第一表层线路，而第二焊罩层暴露出至少部分第二表层线路；接着，在第一焊罩层所暴露的至少部分第一表层线路上形成一第一抗氧化层，并且在第二焊罩层所暴露的至少部分第二表层线路上形成一第二抗氧化层。另外，形成第一抗氧化层与第二抗氧化层的方法包括分别在第一焊罩层所暴露的至少部分第一表层线路上及在第二焊罩层所暴露的至少部分第二表层线路上电镀一镍或金层。

在本发明的一实施例中，在上述形成第一表层线路与第二表层线路之后，更包括以下步骤：首先，在第一表层线路与第二表层线路上分别形成图案化的一第一抗氧化层与图案化的一第二抗氧化层；接着，在第二介电层与第三介电层上分别形成一第一焊罩层与一第二焊罩层，其中第一焊罩层覆盖第一表层线路，并暴露出第一抗氧化层，而第二焊罩层覆盖第二表层线路，并暴露出第二抗氧化层。

相较于现有技术，在本发明的内埋元件的基板制程中，内埋元件的电极直接电性连接至内层的第一图案化线路层或第二图案化线路层，因此，可以提升第一图案化线路层、第二图案化线路层、第一表层线路与第二表层线路的布线密度，并可改善内埋元件与第一图案化线路层或第二图案化线路层的电性连接的可靠度。此外，由于内埋元件不需透过现有的导电通孔而直接与内层的图案化线路层电性连接，因此，可以有效减小整个基板的厚度，使得应用此基板的电子产品可符合轻薄短小的产品设计要求。

附图说明

图1A至图1E为现有的一种内埋元件的基板制程的制作流程剖面示意图。

图2A至图2J为本发明的一实施例的一种内埋元件的基板制程的制作流程剖面示意图。

图3A至图3C为电性连接内埋元件的电极与第二图案化线路层的制作流程剖面示意图。

图4为本发明另一实施例的形成焊罩层与抗氧化层的制作流程剖面示意图。

具体实施方式

为了能够使得本发明的上述目的及其它目的、特征和优点更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

图2A至图2J为本发明的一实施例的一种内埋元件的基板制程的制作流程剖面示意图。首先，请参考图2A，提供一核心层210，核心层210具有一第一介电层212、一第一图案化线路层214及一第二图案化线路层216。第一图案化线路层214与第二图案化线路层216分别位于第一介电层212的一上表面212a与一下表面212b。在本实施例中，提供核心层210的步骤包括利用微影及蚀刻制程分别图案化位于第一介电层212的上表面212a及下表面212b的一第一金属层(未图示，其材质可为铜)与一第二金属层(未图示，其材质可为铜)，以在第一介电层212的上表面212a及下表面212b上分别形成第一图案化线路层214与第二图案化线路层216。

接着，请参考图2B，在核心层210中形成一贯孔H3，而贯孔H3可利用机械钻孔、雷射成孔或其它方式形成。接着，请参考图2C，将核心层210配置于一支撑板S上，且将一内埋元件E’置放于贯孔H3中，其中内埋元件E’具有至少一电极E1’(在图2C中设置有两个电极E1’)。在本实施例中，支撑板S可为一玻璃板、一聚对苯二酸乙烯酯膜或是其它材料所构成的板件；此外，内埋元件E’包括主动元件(例如是薄膜晶体管)及被动元件(例如是电阻、电容或电感)。值得注意的是，因为内埋元件E’与第二图案化线路层216是由支撑板S所支撑，所以内埋元件E’与第二图案化导电层216大约位于支撑板S的同一平面上。

再来，请参考图2D，进行一灌胶制程，使内埋元件E’固定于贯孔H3中。在本实施例中，此灌胶制程是将一黏着剂A填充于内埋元件E’与贯孔H3之间的间隙中，并将其固化，使内埋元件E’固定在核心层210的贯孔H3中。此外，黏着剂A可为热固型树脂(thermal setting resin)或是紫外光固化型树脂，以分别通过加热或以紫外线照射的方式将其固化(curing)。之后，请参考图2E，移除支撑板S。

接下来，请继续参考图2E，电性连接内埋元件E’的电极E1’与第二图案化线路层216。通过这种方式完成基本的内埋元件的基板制程。

以下将搭配图示说明其中一种电性连接内埋元件E’的电极E1’与第二图案化线路层216的制作方法，然而，使用者也可通过其它方式使内埋元件E’的电极E1’与第二图案化线路层216构成电性连接，本发明对此不作任何限制。图3A至图3C为电性连接内埋元件的电极与第二图案化线路层的制作流程剖面示意图。具体而言，首先，请参考图3A，在第二图案化线路层216上配置一屏蔽M，屏蔽M暴露出电极E1’与部分第二图案化线路层216。接着，请参考图3B，在第一介电层212的下表面212b形成一金属层L，其中部分金属层L是电性连接电极E1’与第二图案化线路层216。形成金属层L的方法包括电镀、无电镀、物理气相沉积法、化学气相沉积法，或者是在第一介电层212的下表面212b涂布一层导电胶也可。再者，请参考图3B与图3C，移除屏蔽M，通过这种方式，内埋元件E’的电极E1’即可透过金属层L与第二图案化线路层216构成电性连接。在此必须说明的是，在上述电性连接内埋元件E’的电极E1’与第二图案化线路层216时，可同时电性连接内埋元件E’的电极E1’与第一图案化线路层214，但是在此并未以图面绘示。

而在完成图2E所绘示的电性连接内埋元件E’的电极E1’与第二图案化线路层216的步骤后，更可利用下列两种方式在基板两侧的表面形成表层线路、焊罩层及抗氧化层，以使基板成为具有双层线路层的基板。

图2F至2J为在基板上预先保留下电镀线，以在基板的表面上依序形成表层线路、焊罩层及抗氧化层的制作流程剖面图。首先，请参考图2F，将一第一叠合层220与一第二叠合层230分别配置于第一图案化线路层214与第二图案化线路层216上。其中第一叠合层220包括一第三金属层222及一第二介电层224，第二叠合层230包括一第四金属层232及一第三介电层234，且第二介电层224与第三介电层234是分别朝向第一图案化线路层214与第二图案化线路层216，换句话来讲，第二介电层224是介于第三金属层222与第一图案化线路层214之间，而第三介电层234是介于第四金属层232与第二图案化线路层216之间。

接着，请参考图2G，压合第一叠合层220、核心层210与第二叠合层230，以使得第一图案化线路层214与第二图案化线路层216分别嵌入第二介电层224与第三介电层234，并使第三金属层222与第四金属层232分别配置于第二介电层224与第三介电层234上。

再来，请参考图2H，在第一叠合层220、核心层210与第二叠合层230之间形成至少一导电通孔H4，换句话来讲，导电通孔H4贯穿第一叠合层220、核心层210与第二叠合层230。导电通孔H4的形成方式是例如先以机械钻孔或雷射成孔的的方式形成一贯通孔，再在此贯通孔侧壁周围或内部镀上铜金属以形成导电通孔H4。

再者，请参考图2H与图2I，通过例如微影与蚀刻制程来图案化第三金属层222与第四金属层232，以分别形成一第一表层线路222’与一第二表层线路232’，而第一表层线路222’与第二表层线路232’是通过导电通孔H4而电性导通。

之后，请参考图2J，在第二介电层224与第三介电层234上分别形成一第一焊罩层240与一第二焊罩层250，其中第一焊罩层240暴露出至少部分第一表层线路222’，而第二焊罩层250暴露出至少部分第二表层线路232’。在此必须说明的是，第一焊罩层240与第二焊罩层250分别用以保护第一表层线路222’与第二表层线路232’，而第一焊罩层240所暴露出的部分第一表层线路222’与第二焊罩层250所暴露出的部分第二表层线路232’例如可以作为电性接垫(electrical pad)，其用以作为电性连接外部电子装置或元件的接点。

接着，在第一焊罩层240所暴露的至少部分第一表层线路222’上形成一第一抗氧化层260，并且在第二焊罩层250所暴露的至少部分第二表层线路232’上形成一第二抗氧化层270。第一抗氧化层260与第二抗氧化层270的材质可为不易氧化的导电材料，例如是镍或金，其可以采用电镀的方式形成，以避免所暴露出的部分第一表层线路222’与第二表层线路232’因接触空气与水气而氧化。

在本发明另一实施例中，上述以图2J所绘示的形成焊罩层与抗氧化层的步骤可作步骤顺序的改变。请参考图2I与图4，其中图4为本发明另一实施例的形成焊罩层与抗氧化层的制作流程剖面示意图。在形成图2I所示的第一表层线路222’与第二表层线路232’之后，可包括以下步骤。首先，例如以微影与蚀刻的制程在第一表层线路222’与第二表层线路232’上分别形成图案化的一第一抗氧化层260’与图案化的一第二抗氧化层270’。

接着，在第二介电层224与第三介电层234上分别形成一第一焊罩层240’与一第二焊罩层250’，其中第一焊罩层240’覆盖第一表层线路222’，并暴露出第一抗氧化层260’，而第二焊罩层250’覆盖第二表层线路232’，并暴露出第二抗氧化层270’。在本实施例中，第一焊罩层240’与第二焊罩层250’的功能如同上述第一焊罩层240与第二焊罩层250(请参考图2J)，而第一抗氧化层260’与第二抗氧化层270’的材质、形成方式与功能则如同上述第一抗氧化层260与第二抗氧化层270(请参考图2J)，所以在此就不再详细叙述。

综上所述，本发明的内埋元件的基板制程，至少具有下列优点：

(一)由于在本发明的内埋元件的基板制程中，内埋元件的电极电性连接至内层的第一图案化线路层或第二图案化线路层，因此可以提升第一图案化线路层、第二图案化线路层、第一表层线路与第二表层线路的布线密度，以及改善内埋元件与第一图案化线路层或第二图案化线路层的电性连接的可靠度；

(二)由于内埋元件不需透过现有的导电通孔而直接与内层的第一图案化线路层或第二图案化线路层电性连接，因此可有效地减少整个基板的厚度，使得应用此基板的电子产品可符合轻薄短小的产品设计要求；

(三)由于在本发明的内埋元件的基板制程中，内埋元件的电极电性连接至内层的第一图案化线路层或第二图案化线路层，因此可以降低内埋元件的电极与第一图案化线路层或第二图案化线路层之间传输电性信号的串音效应(cross-talk effect)，进而提升其电性表现(electrical performance)；

(四)由于在本发明的内埋元件的基板制程中，内埋元件的电极不以形成导电孔道的方式而电性连接至内层的第一图案化线路层或第二图案化线路层，因此本发明的内埋元件的基板制程的制造成本较低。

Claims

1. 一种内埋元件的基板制程，包括下列步骤：步骤(a)是提供一核心层，所述核心层具有一第一介电层、一第一图案化线路层及一第二图案化线路层，所述第一图案化线路层与所述第二图案化线路层分别位于所述第一介电层的一上表面与一下表面；步骤(b)是在所述核心层中形成一贯孔；其特征在于：所述基板制程还包括有下列步骤(c)至(f)，其中步骤(c)是将所述核心层配置在一支撑板上，且将一内埋元件置放在所述贯孔中，其中所述内埋元件具有至少一电极；步骤(d)是进行一灌胶制程，使所述内埋元件固定在所述贯孔中；步骤(e)是移除所述支撑板；以及步骤(f)是电性连接所述内埋元件的所述电极与所述第二图案化线路层。

2. 如权利要求1所述的内埋元件的基板制程，其特征在于：提供所述核心层的所述步骤(a)包括：利用微影及蚀刻制程分别图案化位于所述第一介电层的所述上表面及所述下表面的一第一金属层与一第二金属层，以在所述第一介电层的所述上表面及所述下表面上形成所述第一图案化线路层与所述第二图案化线路层。

3. 如权利要求1所述的内埋元件的基板制程，其特征在于：所述灌胶制程是将一黏着剂填充于所述内埋元件与所述贯孔之间的间隙中。

4. 如权利要求1所述的内埋元件的基板制程，其特征在于：在电性连接所述内埋元件的所述电极与所述第二图案化线路层的所述步骤(f)中包括有如下步骤：

在所述第二图案化线路层上配置一屏蔽，所述屏蔽是暴露出所述电极与部分第二图案化线路层；

在所述第一介电层的所述下表面形成一金属层，其中部分金属层是电性连接所述电极与所述第二图案化线路层；以及

移除所述屏蔽。

5. 如权利要求4所述的内埋元件的基板制程，其特征在于：形成所述金属层的方法包括电镀、无电镀、物理气相沉积法或化学气相沉积法。

6. 如权利要求4所述的内埋元件的基板制程，其特征在于：形成所述金属层的方法是在所述第一介电层的所述下表面涂布一层导电胶。

7. 如权利要求1所述的内埋元件的基板制程，其特征在于：在电性连接所述内埋元件的所述电极与所述第二图案化线路层时，同时电性连接所述内埋元件的所述电极与所述第一图案化线路层。

8. 如权利要求1所述的内埋元件的基板制程，其特征在于：在电性连接所述内埋元件的所述电极与所述第二图案化线路层的所述步骤(f)之后，更包括有如下步骤：

将一第一叠合层与一第二叠合层分别配置在所述第一图案化线路层与所述第二图案化线路层上，其中，所述第一叠合层包括一第三金属层及一第二介电层，所述第二叠合层包括一第四金属层及一第三介电层，且所述第二介电层与所述第三介电层是分别朝向所述第一图案化线路层与所述第二图案化线路层；

压合所述第一叠合层、所述核心层与所述第二叠合层；

在所述第一叠合层、所述核心层与所述第二叠合层之间形成至少一导电通孔；以及

图案化所述第三金属层与所述第四金属层，以分别形成一第一表层线路与一第二表层线路，并通过所述导电通孔导通所述第一表层线路与所述第二表层线路。

9. 如权利要求8所述的内埋元件的基板制程，其特征在于：在形成所述第一表层线路与所述第二表层线路之后，更包括有如下步骤：

在所述第二介电层与所述第三介电层上分别形成一第一焊罩层与一第二焊罩层，其中所述第一焊罩层暴露出至少部分第一表层线路，而所述第二焊罩层暴露出至少部分第二表层线路；以及

在所述第一焊罩层所暴露的至少部分第一表层线路上形成一第一抗氧化层，并且在所述第二焊罩层所暴露的至少部分第二表层线路上形成一第二抗氧化层。

10. 如权利要求9所述的内埋元件的基板制程，其特征在于：形成所述第一抗氧化层与所述第二抗氧化层的方法包括分别在所述第一焊罩层所暴露的至少部分第一表层线路上及所述第二焊罩层所暴露的至少部分第二表层线路上电镀一镍/金层。

11. 如权利要求8所述的内埋元件的基板制程，其特征在于：在形成所述第一表层线路与所述第二表层线路之后，更包括有如下步骤：

在所述第一表层线路与所述第二表层线路上分别形成图案化的一第一抗氧化层与图案化的一第二抗氧化层；以及

在所述第二介电层与所述第三介电层上分别形成一第一焊罩层与一第二焊罩层，其中所述第一焊罩层覆盖所述第一表层线路，并暴露出所述第一抗氧化层，而所述第二焊罩层覆盖所述第二表层线路，并暴露出所述第二抗氧化层。