CN101252358B - 高速16位a/d转换器模块电路 - Google Patents
高速16位a/d转换器模块电路 Download PDFInfo
- Publication number
- CN101252358B CN101252358B CN200810069533XA CN200810069533A CN101252358B CN 101252358 B CN101252358 B CN 101252358B CN 200810069533X A CN200810069533X A CN 200810069533XA CN 200810069533 A CN200810069533 A CN 200810069533A CN 101252358 B CN101252358 B CN 101252358B
- Authority
- CN
- China
- Prior art keywords
- converter
- digital
- output
- clock
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种高速16位A/D转换器模块电路,它包括模拟输入单元、时钟控制单元、由四个14位A/D转换器组成的A/D转换单元、数字校准单元。本发明采用了多片并行采样的技术原理,四个单片高速14位A/D转换器对同一模拟信号进行采集,时钟控制单元电路控制和驱动整个***时钟,数字校准单元对四个单片高速14位A/D转换器的转换结果进行数字误差与校正处理,以高速低位的A/D转换器实现了同时满足速度和精度的高速高位A/D转换器。它适用于雷达、通讯等数据采集***领域。
Description
(一)技术领域
本发明涉及一种由多个单片高速低位A/D转换器实现的高速高位A/D转换器模块电路,特别涉及一种高速16位A/D转换器模块电路。它直接应用的领域是雷达、通讯等数据采集***领域。
(二)背景技术
目前,采用成熟的流水线结构或Flash结构很难实现高速高位A/D转换器,如高速16位A/D转换器。虽然目前可采用∑-Δ结构,来实现16位高精度A/D转换器,但该结构对于A/D转换器的速度提高有限,采用∑-Δ结构所实现的16位A/D转换器,其最高速度也只能达到为20MHz。
对于A/D转换器速度提高主要有两条途径,一是直接提高单片集成电路的工作速度,二是采用多片分时采样技术,实现多片集成。对于本发明由多个单片高速14位A/D转换器实现的高速16位A/D转换器模块电路,国内外还未见报道,也没有相应的型号产品。
(三)发明内容
本发明所要解决的技术问题在于发明一种高速16位A/D转换器模块电路,采用多片分时采样技术,解决现有A/D转换器无法同时满足速度和精度的矛盾,大幅同时提高16位A/D转换器的转换速度和精度。
本发明解决上述技术问题所采取的技术方案在于本发明的一种高速16位A/D转换器模块电路包括:
一个模拟输入单元,其输入端与外部模拟输入信号Vin相连,此模拟输入单元实现对外部模拟输入信号的幅度变换;
一个时钟控制单元,其输入端与外部时钟Clockin相连,此时钟控制单元实现对时钟信号的分配和驱动;
一个由四个14位A/D转换器U1、U2、U3、U4组成的A/D转换单元,其模拟输入端Ain1、Ain2、Ain3、Ain4与模拟输入单元的输出端相连,其时钟输入端Clock1、Clock2、Clock3、Clock4与时钟控制单元的输出端相连,此A/D转换单元实现对模拟输入信号的4次同时采样和转换,输出四路14位的数字信号;
一个数字校准单元,由三个加法器lpm_add_sub0、lpm_add_sub1和lpm_add_sub2组成,其四个数字输入端A、B、C、D分别与四个14位A/D转换器U1~U4的数字输出端相连,其时钟输入端Clock5与四个14位A/D转换器U1~U4的时钟输入端Clock1~Clock4分别相连,在同一时钟信号控制下,lpm_add_sub0完成对来自数字输入端A的14位A/D转换器U1的数字输出和来自数字输入端B的14位A/D转换器U2的数字输出求和,输出结果为DataE[0..14];lpm_add_sub1完成对来自数字输入端C的14位A/D转换器U3的数字输出和来自数字输入端D的14位A/D转换器U4的数字输出求和,输出结果为DataF[0..14];lpm_add_sub2完成对DataE[0..14]和DataF[0..14]求和,输出结果为DataG[0..15],得到16位的数字输出信号。
所述模拟输入单元由一变压器T、一电容C与电阻R1、R2组成,变压器T的输入一端接外部模拟输入信号,变压器T的输入另一端接地,变压器T的输出中心端与电容C的一端相连,变压器T的输出正端、负端分别与电阻R1、R2的一端相连,电容C的另一端接地,电阻R1的另一端分别与四个14位A/D转换器U1~U4的模拟输入正端Ain+相连,电阻R2的另一端分别与四个14位A/D转换器U1~U4的模拟输入负端Ain-相连。
所述时钟控制单元由通用逻辑器件74HC04组成。
所述A/D转换单元采用四个相同的美国Analog Devices Inc.公司的AD9245集成电路。
所述数字校准单元采用美国ALTERA公司的EPM1270T144C5集成电路。
有益效果:
本发明的16位A/D转换器模块电路采用了多片并行采样的技术,四个单片高速14位A/D转换器对同一模拟信号进行采集,时钟控制单元电路控制和驱动整个***时钟,数字校准单元对四片高速14位A/D转换器的转换结果进行数字误差与校准处理,最终得到了同时满足速度和精度的高速16位A/D转换器。
本发明采用了上述技术方案,很好地解决了现有高速16位A/D转换器无法同时满足转换器精度和速度的矛盾。与一般的高速16位A/D转换器相比,它有如下特点:
1.本发明所采用的方案可以直接选用现有成熟的器件,如14位单片A/D转换器,简单易行。
2.本发明的数字校准单元采用现有的可编程逻辑器件,基于数字误差校准算法来实现,不需要另开发新的器件。
3.目前的16位A/D转换器的转换速度最高能达到20MHz,本发明的高速16位A/D转换器模块电路,其转换速度达80MHz,精度为16位,并且器件的动态指标,如信噪比(SNR)、无杂散动态范围(SFDR),也比14位A/D转换器的SNR和SFDR指标有明显提高。因此,很好地同时满足了数据采集***对A/D转换器的高速高精度需求。本发明的高速16位A/D转换器模块电路与国外A/D转换器产品的参数对比表见表1。
表1本发明的A/D转换器与国外A/D转换器产品的参数对比表
(四)附图说明
图1是本发明的整体电路框图;
图2是本发明一个实施例的高速16位A/D转换器模块电路的电原理图;
图3是图2中的数字校准单元的内部电路框图。
(五)具体实施方式
本发明的具体实施方式不仅限于上面的描述,现结合附图加以进一步说明。
本发明的电路框图如图1所示,本发明的高速16位A/D转换器模块电路包括一个模拟输入单元、一个时钟控制单元、一个由四个14位A/D转换器U1、U2、U3、U4组成的A/D转换单元和一个数字校准单元。
图1中,外部模拟输入信号通过模拟输入单元,进行幅度变换,将单端模拟信号变换为差分输入信号,转换为A/D转换器U1~U4的输入范围,进入A/D转换器U1~U4的模拟输入端Ain1~Ain4,时钟控制单元将外部时钟信号驱动能力提高后,分别进入四个14位A/D转换器U1~U4的时钟输入端Clock1~Clock4和数字信号校准单元的时钟输入端Clock5。四个14位A/D转换器U1~U4在相同相位时钟信号控制下完成对同一模拟信号的4次同时采样和转换,进入一个数字校正单元的四个数字输入端口A、B、C、D。同时,在相同的时钟信号下,数字校准单元对U1~U4所转换出的数字信号进行采集,再进行数字校正处理,最终形成16位数字信号,从数据输出端输出。
本发明一个实施例的电原理图如图2所示。
图2中,模拟输入单元由一变压器T、一电容C与电阻R1、R2组成。变压器T的输入一端接外部模拟输入信号,变压器T的输入另一端接地,变压器T的输出中心端与电容C的一端相连,变压器T的输出正端(+)、负端(-)分别与电阻R1、R2的一端相连,变压器T选用美国M/A-COM公司的ETC1-1T(带宽3MHz到200MHz)。电容C的另一端接地。电阻R1分别接14位A/D转换器U1~U4的29引出端Ain+,电阻R2分别接14位A/D转换器U1~U4的30引出端Ain-。电阻R1和R2的作用主要是对抑制模拟信号的反射,改善整体电路的动态性能参数,如SNR和THD等,其阻值均为33欧姆,还可根据实际情况适当调整其电阻值。电容C的电容值为0.1μF。对于整个模拟输入单元,要求其带宽大于A/D转换器的工作速度,即可保证整个A/D转换器在工作频带内都可正常工作。
图2中,时钟控制单元由通用逻辑器件74HC04组成。它的作用是对外部时钟信号缓冲和提高驱动能力。外部时钟信号经过74HC04的输入端接入时钟信号,74HC04的输出端分别接四个14位A/D转换器U1~U4的时钟输入端Clock1~Clock4以及数字校准单元的时钟输入端Clock5。对于时钟控制单元,要求其工作速度必须大于14位AD转换器的工作速度。
本发明电路的时钟控制单元还可选择ON Semiconductor公司的ECL器件MC10EL04。
图2中,本发明电路的A/D转换单元采用四个相同的美国Analog Devices Inc.公司的AD9245集成电路,它实现对模拟输入信号的4次采样和转换。此四个14位A/D转换器U1~U4(以下简称U1~U4)的29引出端Ain+分别与模拟输入单元的R1相连,U1~U4的30引出端Ain-分别与模拟输入单元的R2相连。U1~U4的2引出端分别为Clock1、Clock2、Clock3、Clock4,分别与时钟控制单元的输出端相连。U1~U4的5~20引出端分别与数字校准单元的1~16,21~40,41~58,59~74引出端相连,形成数字校准单元的四个数字输入端A、B、C、D。U1~U4的16、27、32引出端分别接3.0V电源。U1~U4的4、15、22、23、28、31引出端分别接地。
图2中,14位A/D转换器U1所接电容C1、C2、C3、C4以及C5、C6是AD9245集成电路应用所推荐的标准接法,其作用主要是对器件的基准电压进行滤波,减小器件基准电压上的干扰。同理,14位A/D转换器U2、U3、U4的接法与U1一样。U2接有电容C7~C12,U3接有电容C13~C18,U2接有电容C19~C24。其中,C2、C6、C8、C12、C14、C18、C20、C24的电容值均为10μF,其余电容的电容值均为1μF。
本发明电路的A/D转换单元采用还可采用美国Analog Devices Inc.公司的14位A/D转换器AD6644集成电路。
图2中,数字校准单元采用美国ALTERA公司的EPM1270T144C5集成电路。EPM1270T144C5的1~16,21~40,41~58,59~74引出端即为其数字输入端A、B、C、D,EPM1270T144C5的18引出端Clock5即为其时钟输入端,与U1~U4的时钟输入端Clock1~Clock4相连。数字校准单元对四个14位A/D转换器U1~U4进行数字误差与校准处理,输出16位的数字输出信号。对于数字样准单元,要求其工作速度比14位A/D转换器的速度高10-20MHz;另外,其引脚数量必须满足EPM1270T144C5内部的三个加法器的输入输出数量,如4个14位A/D转换器,需要64个输入引出端和16个输出引出端,因此其数字校准单元最少要有80个输入、输出端才可使用。
图2中的数字校准单元EPM1270T144C5的内部电路框图如图3所示,它由三个加法器lpm_add_sub0、lpm_add_sub1和lpm_add_sub2组成。图3中,三个加法lpm_add_sub0、lpm_add_sub1和lpm_add_sub2是ALTERA公司标准的16位加法器IP模块,其加法器总线宽度为16位。DataA[0..13]、DataB[0..13]、DataC[0..13]和DataD[0..13]分别对应于4个14位A/D转换器U1、U2、U3、U4的转换结果A、B、C、D。在同一时钟信号控制下,lpm_add_sub0完成对DataA[0..13]和DataB[0..13]求和,输出结果为DataE[0..14];lpm_add_sub1完成对DataC[0..13]和DataD[0..13]求和,输出结果为DataF[0..14];lpm_add_sub2完成对DataE[0..14]和DataF[0..14]求和,最终,输出结果为DataG[0..15],即得到16位的数字输出信号。
本发明电路的数字校准单元还可采用ALTERA公司的CPLD器件EPM1270T144集成电路,也还可采用XILINX公司的XC95288XL集成电路。
本发明的高速16位A/D转换器模块电路采用标准的厚膜多芯片组装技术(MCM)制造。
Claims (5)
1.一种高速16位A/D转换器模块电路,其特征在于包括:
一个模拟输入单元,其输入端与外部模拟输入信号Vin相连,此模拟输入单元实现对外部模拟输入信号的幅度变换;
一个时钟控制单元,其输入端与外部时钟Clockin相连,此时钟控制单元实现对时钟信号的分配和驱动;
一个由四个14位A/D转换器U1、U2、U3、U4组成的A/D转换单元,其模拟输入端Ain1、Ain2、Ain3、Ain4与模拟输入单元的输出端相连,其时钟输入端Clock1、Clock2、Clock3、Clock4与时钟控制单元的输出端相连,此A/D转换单元实现对模拟输入信号的4次同时采样和转换,输出四路14位的数字信号;
一个数字校准单元,由三个加法器lpm_add_sub0、lpm_add_sub1和lpm_add_sub2组成,其四个数字输入端A、B、C、D分别与四个14位A/D转换器U1~U4的数字输出端相连,其时钟输入端Clock5与四个14位A/D转换器U1~U4的时钟输入端Clock1~Clock4分别相连,在同一时钟信号控制下,lpm_add_sub0完成对来自数字输入端A的14位A/D转换器U1的数字输出和来自数字输入端B的14位A/D转换器U2的数字输出求和,输出结果为DataE[0..14];lpm_add_sub1完成对来自数字输入端C的14位A/D转换器U3的数字输出和来自数字输入端D的14位A/D转换器U4的数字输出求和,输出结果为DataF[0..14];lpm_add_sub2完成对DataE[0..14]和DataF[0..14]求和,输出结果为DataG[0..15],得到16位的数字输出信号。
2.根据权利要求1所述的高速16位A/D转换器模块电路,其特征在于所述模拟输入单元由一变压器T、一电容C与电阻R1、R2组成,变压器T的输入一端接外部模拟输入信号,变压器T的输入另一端接地,变压器T的输出中心端与电容C的一端相连,变压器T的输出正端、负端分别与电阻R1、R2的一端相连,电容C的另一端接地,电阻R1的另一端分别与四个14位A/D转换器U1~U4的模拟输入正端Ain+相连,电阻R2的另一端分别与四个14位A/D转换器U1~U4的模拟输入负端Ain-相连。
3.根据权利要求1所述的高速16位A/D转换器模块电路,其特征在于所述时钟控制单元由通用逻辑器件74HC04组成。
4.根据权利要求1所述的高速16位A/D转换器模块电路,其特征在于所述A/D转换单元采用四个相同的美国Analog Devices Inc.公司的AD9245集成电路。
5.根据权利要求1所述的高速16位A/D转换器模块电路,其特征在于所述数字校准单元采用美国ALTERA公司的EPM1270T144C5集成电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810069533XA CN101252358B (zh) | 2008-04-02 | 2008-04-02 | 高速16位a/d转换器模块电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810069533XA CN101252358B (zh) | 2008-04-02 | 2008-04-02 | 高速16位a/d转换器模块电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101252358A CN101252358A (zh) | 2008-08-27 |
CN101252358B true CN101252358B (zh) | 2010-10-06 |
Family
ID=39955560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810069533XA Expired - Fee Related CN101252358B (zh) | 2008-04-02 | 2008-04-02 | 高速16位a/d转换器模块电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101252358B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053202B (zh) * | 2009-11-10 | 2013-06-05 | 北京博电新力电气股份有限公司 | 面向智能电网的电能质量监测***及方法 |
CN102468852B (zh) * | 2010-11-09 | 2014-07-23 | 中国电子科技集团公司第五十四研究所 | 高速ad并行采样装置 |
CN104965119A (zh) * | 2015-06-11 | 2015-10-07 | 双竞科技有限公司 | 无线多功能数字测量站 |
CN105429642B (zh) * | 2015-12-08 | 2018-09-04 | 陕西海泰电子有限责任公司 | 一种提高数据采集***动态范围的方法 |
CN105717844A (zh) * | 2016-03-29 | 2016-06-29 | 中国计量学院 | 多功能信号采集仪 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1561000A (zh) * | 2004-03-02 | 2005-01-05 | 复旦大学 | 抑制输入共模漂移的流水线结构模数转换器 |
CN1561001A (zh) * | 2004-03-11 | 2005-01-05 | 中国电子科技集团公司第二十四研究所 | 12折叠***结构a/d转换器 |
CN1979220A (zh) * | 2005-12-01 | 2007-06-13 | 中国科学院高能物理研究所 | 用于核谱学及核电子学的高速并行多通道多道数据*** |
-
2008
- 2008-04-02 CN CN200810069533XA patent/CN101252358B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1561000A (zh) * | 2004-03-02 | 2005-01-05 | 复旦大学 | 抑制输入共模漂移的流水线结构模数转换器 |
CN1561001A (zh) * | 2004-03-11 | 2005-01-05 | 中国电子科技集团公司第二十四研究所 | 12折叠***结构a/d转换器 |
CN1979220A (zh) * | 2005-12-01 | 2007-06-13 | 中国科学院高能物理研究所 | 用于核谱学及核电子学的高速并行多通道多道数据*** |
Non-Patent Citations (2)
Title |
---|
CN 1561000 A,全文. |
CN 1561001 A,全文. |
Also Published As
Publication number | Publication date |
---|---|
CN101252358A (zh) | 2008-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101252358B (zh) | 高速16位a/d转换器模块电路 | |
CN101587498B (zh) | 双模式信号采集板 | |
CN202510111U (zh) | 应用于阵列感应测井仪的多通道数据采集电路 | |
CN103033807B (zh) | 一种便携式超声成像***接收前端装置 | |
CN103036582A (zh) | 一种通用型数字中频接收机 | |
CN104682958A (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
CN101814940B (zh) | 数字中频光纤直放站的多信道数字选频数字信号处理方法 | |
CN102361437A (zh) | 自适应低通滤波器 | |
CN204145459U (zh) | 一种宽带信号采样和转换装置 | |
CN102722976B (zh) | 一种用于星载设备的测温传输装置 | |
CN102354193A (zh) | 一种开关信号采集方法 | |
CN208046596U (zh) | 一种用于多通道数字tr组件的发射通道信号处理*** | |
CN208046598U (zh) | 一种用于多通道数字tr组件的接收通道信号处理*** | |
CN210427662U (zh) | 配电线损采集模块 | |
CN201429702Y (zh) | 双模式信号采集板 | |
CN201293939Y (zh) | 一种高速数据采集*** | |
CN112326050A (zh) | 用于高超声速高温风洞大面积温度分布的测试***及方法 | |
CN204349985U (zh) | 一种基于多入多出技术的接收机 | |
CN203708281U (zh) | 遥测多功能码型变换装置 | |
CN102355264B (zh) | 一种用于便携式电能监测装置的模数转换电路 | |
CN105099453A (zh) | 一种提高adc采样精度的电路结构及方法 | |
CN106849966B (zh) | 一种宽频大动态四通道数字接收机 | |
CN101860367B (zh) | 基于单片机的高精度快速积分型ad转换器 | |
CN205608175U (zh) | 一种五通道中频数字接收机 | |
CN2603567Y (zh) | 高压/超高压输电***平台用数据采集*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101006 Termination date: 20120402 |