改善有源矩阵有机发光器件寿命的像素电路
技术领域
本发明涉及一种像素电路,更具体地说涉及一种改善有源矩阵有机发光器件寿命的像素电路.
背景技术
在玻璃基板上制作的用于有源(AM)驱动OLED的器件,目前基本上有两种,即非晶硅(a-Si)薄膜晶体管(TFT)与低温多晶硅(LTPS)TFT。TFT器件长时间工作在一定的电压偏置状态下会发生器件特性的漂移。如果不采取某种措施处理这种漂移,发生特性漂移的器件驱动OLED的电流下降,显示器件亮度降低,会导致器件过早失效。在AMOLED中驱动OLED的TFT在工作过程中处于某种偏置状态,会发生特性漂移。通常对于阈值电压(VTH)而言是其数值升高。因此,在AMOLED中,必须进行特殊的处理,以应对TFT器件衰减问题。抑制器件特性漂移问题的重要的方法之一是设计像素补偿电路。
图1是一种现有技术的像素电路结构及其驱动信号时序图[1]。该电路利用预充电、阈值设定与发光三个阶段完成驱动。如图1所标注(1)、(2)分别是第一、第二阶段,一帧时间内除去第一、第二阶段的其他时间为第三阶段。第一阶段起到预充电的作用,信号TNO与GN同时为高电位,TFT Sw3与Sw2打开,DTFT的栅极由VDD通过Sw3与Sw2充电至足够高的电压。在第二阶段,TNO变为低电位,Sw3关闭,DTFT栅极通过两个TFT Sw2与DTFT向Sw1的源电极(即二极管阳极)放电。由于DAT信号通过Sw1传输到Sw1的源极(即二极管阳极),DTFT放电至其栅极电压达到VDAT+VTH为止,此时,DTFT栅极电压VG=VDAT+VTH存储于Cst上。在第一、第二阶段,OLED阴极CTD为高电压,OLED不发光。到第三阶段,CTD变为低电压,DTFT开始工作与饱和态,向OLED提供电流。在特性发生漂移时,TFT的表现是VTH变为VTH’,由于经过补偿,VG变为VDAT+VTH’,因此对DTFT提供的电流值基本没有影响,从而起到了补偿VTH漂移的作用。
图2是又一种现有像素电路结构及其驱动信号示意图[2]。其工作原理与图1所示电路基本相同。与图1不同的是,OLED阴极接固定电位VCC,在OLED阳极增加了一个串联得TFT DCTL由信号TNOn-1控制。在第一、第二阶段信号TNOn-1为低电位,TFT DCTL关闭,讲OLED与驱动TFT隔开。在第三阶段,信号TNOn-1变为高电位,TFT DCTL打开,OLED发光。补偿阈值漂移的功能与图1所示电路相同。
上述图1所示电路缺点如下:(1)每个像素需要三个行扫描信号,这三个信号都需要***驱动电路提供,增加了***驱动电路的复杂性;(2)行扫描线数目较多,会占用较多基板面积,降低底部发射OLED的开口率;(3)三条行扫描线其中的一条实现于OLED阴极上面,需要对阴极进行图形化,增加了OLED阴极形成的复杂性和成本;(4)OLED与电源线VDD之间串联有两个TFT,增加了回路阻抗,降低了电路功耗效率。
图2所示电路避免了对阴极进行图像化的必要性。控制OLED是否开启的方法改为由一个串联的TFT DCTL实现,该TFT由信号TNOn-1控制。该电路除了不用在OLED阴极上形成图形以外,仍然具有图1电路所存在的缺点。(1)每个像素需要三个行扫描信号,***驱动电路仍然比较复杂;(2)行扫描线数目较多,且全部位于阵列基板上,会占用较多基板面积,降低底部发射OLED的开口率;(3)OLED与电源线VDD之间串联的TFT增加到了三个TFT,比图1所示电路进一步增加了与OLED串联的TFT器件的回路阻抗,降低了功耗效率。
因此,如果能够在实现补偿TFT特性漂移的像素电路中,减少行扫描线的数目,并减少与OLED串联的TFT的数目,将会改善像素的开口率和功耗效率。
发明内容
本发明的目的在于提供了改善有源矩阵有机发光器件寿命的像素电路,该电路在不增加像素电路复杂性的同时,将行扫描线减少到一条,与OLED串联的TFT数目减少到一个,可以改善像素电路的功耗效率,减小***驱动电路的复杂性。
为达到上述目的,本发明的技术方案是: 利用相邻行的扫描信号,避免为当前数据电压写入行的像素引入额外的扫描信号连线,从而简化***驱动电路,并增大开口率;利用不同的TFT器件分别进行进行了VTH漂移补偿的电压设定与驱动OLED两个功能,从而为设计增加灵活性;利用预充电,阈值补偿的电压设定,按照设定灰度值发光三个阶段进行工作的AMOLED像素电路。
本发明提出的实现上述方案的基本电路结构,包括包括5个TFT,分别是晶体管T1、T2、T3、T4、T5;1个发光二极管OLED D1,一个存储电容C1;第一晶体管T1,用于接收本行扫描信号的控制将数据信号传递到晶体管T3;第二晶体管T2,用于在栅电压控制下向发光二极管OLED D1供给电流;第三、第四晶体管T3、T4,用于接收当前行扫描线的控制提供电容的放电路径,从而设定电容上的电压;第五晶体管T5,用于接收前面行的扫描信号控制提供电容充电的路径;存储电容C1,用于充电,当充电使晶体管T2、T3处高电压时,使晶体管T3打开,在阈值电压存储阶,Gn变为高电压,Gn-1变为低电压,从而关闭晶体管T5,晶体管T4与晶体管T1打开;发光二极管OLED D1,执行发光操作。
晶体管T1与晶体管T4的栅极共同连接于第n行扫描线Gn上,晶体管T1的源电极连接于信号线,漏电极与晶体管T3的源电极连接;晶体管T3与晶体管T2栅电极连接于晶体管T4得漏电极及晶体管T5的源电极;晶体管T3的漏电极与晶体管T4的源电极相连接;晶体管T2的源电极与OLED D1的阳极连接,漏电极与电源线相连接;晶体管T5的栅电极与第n-1行扫描线Gn-1相连接,漏电极与电源线相连接;电容C1的两个电极分别连接于晶体管T2、晶体管T3共同的栅电极节点与电源线。
本发明的有益效果(1)每行像素仅需要一条行扫描线,最大程度地减小了行扫描线的复杂程度和***驱动电路的复杂性;(2)从电源线VDD到OLED串联的TFT减为只有一个,最大程度地减少了与TFT串联的TFT数目,提升了电路功耗效率;(3)由于由于行、列扫描线数目得以减小,OLED开口率有所增加;(4)VTH设定与OLED驱动不是同一个TFT,二者处于相似的VGS偏压状态,可以有接近的VTH漂移程度,从而可以有效地实现补偿。二者可以设计成不同的W/L值,灵活调整驱动电流值,增加了设计的灵活性。
下面结合附图和实施例对本发明作比较详细的说明。
附图说明
图1为一种现有技术的像素电路示意图;
图2为另一种现有技术的像素电路示意图;
图3为本发明的像素电路基本了结构示意图;
图4为本发明的一种像素电路示意图;
图5为本发明的另一种像素电路示意图。
具体实施方式
其中,
Gn-1:控制第n-1行数据电压写入的行扫描控制信号;
Gn:控制第n行数据电压写入的行扫描控制信号;
DAT:显示数据电压信号;
VDD:电源信号;
T1:第一晶体管TFT;
T2:第二晶体管TFT;
T3:第三晶体管TFT;
T4:第四晶体管TFT;
T5:第五晶体管TFT;
D1:发光二极管;
C1:存储电容;
C2:耦合电容。
本发明所述电路中使用的器件TFT有三个电极,栅电极,第二电极,与第三电极。可以把第二、第三电极分别称为源电极、漏电极,也可以把第二、第三电极分别称为漏电极与源电极,并不改变电路的功能或实质连接关系。由于电路图种电气上的对称性,本发明中把TFT的第二与第三电极分别称为源电极与漏电极。
参照图3,这是本发明的像素电路基本电路结构示意图。
如图所示,本发明的像素电路,包括5个TFT,分别是晶体管T1、T2、T3、T4、T5;1个发光二极管OLED D1,一个存储电容C1;用于存储设定于其电极上的电压;包括用于传输数据电压信号DAT的数据信号线,用于传输栅极扫描信号Gn与Gn-1的行扫描线,用于提供电源信号VDD的电源线。
如图3(a)所示,信号Gn-1,Gn,DAT的电压波形如图3(b)所示。
该电路的工作过程可以分为三个阶段,分别是如图3(b)中所示的(1)预充电阶段,如图3(b)中所示得(2)阈值电压存储阶段,以及在一帧时间之内出去上述两个阶段之外的时间所属的第三个阶段。
在预充电阶段,前一行,即第n-1行的栅极扫描信号Gn-1是高电压,控制TFT T5打开。像素所属行,即第n行的栅极扫描信号Gn是低电压,控制晶体管T4关闭。因此在此阶段时间内,VDD通过晶体管T5向晶体管T2与晶体管T3的栅电极节点N1充电,同时也为电容C1充电到足够高电压,晶体管T3打开。在第阈值电压存储阶段,Gn变为高电压,Gn-1变为低电压,从而晶体管T5关闭,晶体管T4与晶体管T1打开,存储于节点N1上面的电荷通过晶体管T4与晶体管T3向晶体管T1漏电极放电即节点N2。由于信号电压通过晶体管T1传输到节点N2,在节点N1放电至其电压下降到VDAT+VTH时,晶体管T3关闭,放电停止。VDAT信号电压对应二极管D1发光所需灰阶对应的数值,晶体管T2提供的电流可以表示为:
IDS=k*(VN1-VN3-VTH_T3)^2=k*(VDAT+VTH_T3-VN3-VTH_T2)^2
如果VTH_T2=VTH_T3,则显然IDS=k*(VDAT-VN3)^2
其中,k=(1/2)*(W/L)*Cox*uFE,W,L,Cox,uFE分别为晶体管T2的沟道宽度,沟道长度,沟道区与栅电极之间单位面积电容值,载流子迁移率; VTH_T3与VTH_T2分别为晶体管T3与晶体管T2的阈值电压。由上述公式看出,当晶体管T2与晶体管T3阈值电压相等或相近的时候,由于IDS与晶体管T2得VTH值无关,该电路可以有效抑制晶体管T2得特性漂移。事实上,由于T2与T3栅电极电压相同,源电极电压相近,其阈值电压漂移也是接近的。
参照图4,这是本发明的一种像素电路示意图。
为了更好地保持晶体管T2与晶体管T3有相近的阈值电压漂移,可以如图4所示电路,在晶体管T1的栅漏电极之间增设一个耦合电容C2,在Gn变为低电压的时候,C2与TFT寄生电容共同作用,耦合一个合适的负电压到节点N2,增加晶体管T3的栅源电压差,使其阈值漂移与晶体管晶体管T2一致。
参照图5,这是本发明的又一具体实施例。
电路结构在图4所示电路的基础上,改变了存储电容C1的连接使其两个电极分别连接于晶体管T2的栅极与源极之间。
尽管本发明已参考一些具体实施方式进行了描述,但本领域的普通技术人员将会理解可对本发明作出许多变型和改变而不偏离所附的权利要求及其等效所限定的本发明的精神或范围。