应用于CTCS标准点式应答器的数字解调装置
技术领域
本发明主要涉及到铁道机车安全设备的控制领域,特指一种应用于CTCS标准点式应答器的数字解调装置。
背景技术
近年来,随着列车运行速度的不断提高,运行密度的进一步加大,铁路运输对列车控制***(ATC***)的要求越来越高,现有设备由于技术含量低,其控制功能却未得到最佳发挥。在国外的铁路运输***中,基本上都是使用专用的地面设备向车载***提供列车的绝对位置信息,这种设备就是点式应答器。欧洲的ERTMS/ETCS(欧洲铁路运输管理***/欧洲列车控制***)***是目前世界上最先进、最***的列车控制***。铁道部门参照ETRMS/ETCS的要求已经制定了中国列车控制***的标准(CTCS标准),在这个标准中,点式应答器识别装置(即解调装置)是***中关键部件。因为它将使列车控制***的自动化程度进一步得到提高,也将使我国ATC***的研制水平向更高的层次迈进。当今数字化和软件化是控制***的研究和发展热点方向。与传统的模拟***随着数字电路技术的发展,无论是工业还是民用控制***,都在向着“数字化”的方向发展。因为与模拟信号相比,数字信号更易于检测。与模拟电路相比,数字电路抗失真和抗干扰能力强。数字解调装置作为应答器***中的核心部件之一,解调操作的准确性、实时性和安全性对应答器***的性能有很大的影响。
发明内容
本发明要解决的问题就在于:针对现有技术存在的技术问题,本发明提供一种结构简单、成本低廉、功耗低,其解调操作具有较佳的准确性、实时性和安全性的应用于CTCS标准点式应答器的数字解调装置。
为解决上述技术问题,本发明提出的解决方案为:一种应用于CTCS标准点式应答器的数字解调装置,其特征在于:它包括主控制器单元、输入信号滤波单元、信号放大单元、AD转换单元、电源单元和对外通讯单元,用来滤除带外干扰噪声的输入信号滤波单元依次经过信号放大单元和AD转换单元与主控制器单元相连,主控制器单元用来将得到的数字信号进行数字滤波操作得到实时的原信号,以及进行天线故障和信号强度判断,对外通讯单元用来将主控制器单元的输出信号进行对外电气隔离,并将单端信号转为差分信号以提高信号的抗干扰能力,电源单元为其他单元提供各种所需的等级电压,同时判断***的稳定性产生复位信号。
所述主控制器单元的输入端与一天线故障检测单元相连,天线故障检测单元用来检测天线工作是否正常,从而可以减少***的误工作量。
所述主控制器单元的输出端与一显示单元相连,显示单元用来将主控制器单元的处理结果信息显示出来,实现人机交互。
所述信号放大单元由以芯片AD8354为主的多级低通放大电路以及由以芯片AD812组成的四级全带通放大电路组成。
所述AD转换单元采用8bit的高速AD采样芯片AD9283。
所述主控制器单元采用芯片EP2C8Q208C8N。
与现有技术相比,本发明的优点就在于:
1、本发明应用于CTCS标准点式应答器的数字解调装置中通过数字滤波处理的方法将包含报文信息的FSK调制信号解调为实时的、准确的数字信号并输出,同时具有天线故障检测功能,同时通过显示单元实时显示该装置工作状态信息、报警显示可达到装置安全监控与保护。
2、本发明应用于CTCS标准点式应答器的数字解调装置主要用于机车的安全运行控制领域,所以必然要求***在设计上采用结构简单、成本低廉和高可靠性高的设计方案,从而保证装置的拆装方便、性能可靠得要求。
3、本发明应用于CTCS标准点式应答器的数字解调装置与具有同功能的模拟装置相比较,该数字装置采用数字化处理方式后具有更强的电磁抗干扰能力,同时在数据采集和处理方面具有精度更高、处理速度更快等优点。
4、本发明应用于CTCS标准点式应答器的数字解调装置在器件的选型上充分的考虑到该装置所工作的环境的恶劣性,所有芯片都选择工业级的,能在-45℃至70℃范围内正常的工作。
5、本发明应用于CTCS标准点式应答器的数字解调装置在电磁兼容方面在设计时采用模拟采样和数字处理隔离的方式,从而避免外界的干扰信号通过地等方式干扰该装置,可满足铁标关于电磁兼容性标准。
附图说明
图1是本发明的框架结构示意图;
图2是本发明中天线故障检测单元的电路原理示意图;
图3是本发明中输入信号滤波单元的电路原理示意图;
图4是本发明中信号放大单元的电路原理示意图;
图5A是本发明主控制器单元中部分端口的示意图一;
图5B是本发明主控制器单元中部分端口的示意图二;
图5C是本发明主控制器单元中部分端口的示意图三;
图5D是本发明主控制器单元中部分端口、供电部分以及部分***电路的示意图四;
图6是本发明中电源单元的电路原理示意图;
图7是本发明中AD转换单元的电路原理示意图;
图8是本发明中对外通讯单元的电路原理示意图。
图例说明
1、主控制器单元 2、输入信号滤波单元
3、信号放大单元 4、AD转换单元
5、显示单元 6、电源单元
7、对外通讯单元 8、天线故障检测单元
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
如图1所示,本发明应用于CTCS标准点式应答器的数字解调装置,它包括主控制器单元1、输入信号滤波单元2、信号放大单元3、AD转换单元4、电源单元6和对外通讯单元7,用来滤除带外干扰噪声的输入信号滤波单元2依次经过信号放大单元3和AD转换单元4与主控制器单元1相连,主控制器单元1用来将得到的数字信号进行数字滤波操作得到实时的原信号,以及进行天线故障和信号强度判断,对外通讯单元7用来将主控制器单元1的输出信号进行对外电气隔离,并将单端信号转为差分信号以提高信号的抗干扰能力,电源单元6为其他单元提供各种所需的等级电压,同时判断***的稳定性产生复位信号。在较佳实施例中,主控制器单元1的输入端与一天线故障检测单元8相连,天线故障检测单元8通过天线所送出的故障信号判断天线工作状态,从而避免整个***的误操作。主控制器单元1的输出端与一显示单元5相连,显示单元5用来将主控制器单元1的处理结果信息显示出来,实现人机交互。
参见图2~图8所示为本发明的一个具体实施例。本实施例中,本发明通过天线采集的输入信号中心频率4.234MHz±200KHz的2FSK信号,同时叠加了用来激活地面应答器的27.095MHz的功率载波,报文信号中同时包含其它频率的干扰信号,这时需要对输入信号进行有效的处理才能得到地面应答器中所包含的原码信息。
如图2所示,本发明中天线故障检测单元8,其输入信号为从天线功放装置所得到的天线故障信号。其结构上采用低通滤波电路,该低通滤波电路由电感、电容和光电藕合器组成。输入信号经过L17和C65构成的低通滤波电路,得到直流天线故障信号(5V为正常,0V故障)。R68限流后送到光电隔离芯片U21中。输出信号进过R67上拉送入主控制器单元,供其判断天线的工作状态是否正常,避免将错误信息传递给下级单元。
如图3所示,本发明的输入信号滤波单元2采用无源带通滤波电路,其输入信号是从4M天线上所接受到的中心频率4.234MHz±200KHz的2FSK信号,同时还带有其它频率噪声从P3接头输入。其结构上是由电阻、电容和电感组成的两个高通滤波电路和三个低通滤波电路组成的五级的无源带通滤波电路,作用为滤除各种带外的干扰信号,它的通带为3MHz至5MHz,对27.095MHz频段的抑制达到-70dB,确保滤波后报文信号有20dB以上的信噪比,然后送入放大单元3。
如图4所示,本发明中信号放大单元3。其输入信号为通过滤波单元2后所得到的较为干净的4.234MHz±200KHz的2FSK信号。该单元结构上是由以芯片U2(AD8354)为主的多级低通放大电路以及由以芯片U3、U4(AD812)组成的四级全带通放大电路组成,其放大增益为20db。以运放U3、U4为例说明,因为都是采用单5V电源供电,所以输入信号必须抬高后再放大。电阻R13、R14分压,使得信号电压抬高2V,抬高后的信号输入运放反向端构成放大电路。本装置中U13、14采用AD812运放芯片,根据芯片数据手册中闭环增益的数据,在27.095MHz时的增益相对4M频段有6dB的衰减,这进一步降低的干扰信号的影响。同时放大后经过量级的变压器输出给AD采样电路。通过隔离变压器P4、P5(TC4-1W)该变压器的对4M信号的衰减为0.98db,对有效信号的影响较小。同时通过变压器可以将模拟部分和数字部分进行隔离。在全带通的放大电路中每级的放大增益为10db。该单元的输出为波形完整的放大后的2FSK信号,送给下级的AD转换电路4进行A/D采样。
如图5A-5D所示,本发明中主控制器单元1,其输入信号分别来源于AD转换单元输出的8位数字A/D信号和从天线故障检测单元输出的天线故障信号。其结构上的主控芯片为ALTERA公司所推出的FPGA芯片EP2C8Q208C8N。因为该器件具有2个独立的模拟倍频模块,***中采用输入频率为27M通过倍频后得到810M的高速工作频率。EP2C8Q208C8同时还有多个内置的乘法模块,便于FIR滤波器和FFT滤波器做数字信号处理的需要。在EP2C8Q208C8中集成了M4K的存储技术,从而可以实现数据的深度存储。综上所述EP2C8Q208C8有利于提高整个***的处理能力从而实现高速、实时的数字信号处理的工作。同时可以FPGA还可以实现天线故障信号处理、信号强度的判断、产生与数据相对齐的时钟信号、显示控制、对外传输的控制等功能。该单元的输出信号为显示单元5所需的控制信号LEDD0~LEDD7,送给如图所示的显示单元LED1~LED4。同时输出对外通讯单元7所需的DATA+IN、CLK+IN信号。
如图6所示,本发明的电源单元6负责为装置提供稳定的多个需求等级的电压。其输入信号为从母板上所得到的5V直流输入。U10为共模抑制线圈可以达到减小从电源来的干扰和同时可以减小自身对外部电源的干扰。U11(PC3-5-5)为5V转5V的电源隔离模块,从而可以得到相对独立的为数字部分供电的5V电源。为了给模拟部分电路提供相对独立的5V供电,采用了电压隔离芯片U12(DCP010505),从而达到了数字、模拟独立供电互不影响的效果。因为数字部分有较为复杂的电源等级需求,U14(REF2912)、U15(UC382T)、U16(TPS75933)分别为AD转化提供1.25V的参考电压、FPGA所需的1.2V电压、数字部分所需的3.3V电压。U17(TPS3307)、U18(TPS3123)时电源监视管理器,U17负责监视数字部分的5V和3.3V的供电情况,当电压不稳定有所下降时U17的第5管脚产生低电平输给FPGA;同样U18主要负责数字部分1.2V的监视作用,同时还可以通过看门对狗管理,监视FPGA的时钟信号的稳定性。该单元的输出为数字部分主控制器单元1、显示单元5、对外通讯单元7、AD转换单元4所需的D5V、1.2V、3.3V、VCCPLLA、VCCPLLB和AD转换的参考电压REV。同时还有输出给主控制器单元的判断D5V、3.3V电源是否稳定信号RESETA(当D5V和3.3V不稳定时RESETA信号将会被拉低,正常时输出高电平),判断1.2V电源是否稳定信号RESETB(当1.2V不稳定时RESETB信号将会被拉低,正常时输出高电平),和判断主控制器单元时钟是否稳定的WDI信号(当主控制器单元没有对)。
如图7所示,本发明中的AD转换电路4,该单元的输入信号为上级防大单元3的输出的放大后的2FSK信号。该单元结构上采用的是8bit的高速AD采样芯片AD9283,通过芯片资料最高的采样频率可以达到100MSPS。因为最高的有效频率为4.5M一般在一个波形周期内采样5个点以上就可以反映出一个周期的波形变化,所以选取的采样频率为45MSPS,AD采样后直接将8位输出AD0-AD8传给主控芯片FPGA级主控制器单元1供其进行数据处理。
如图8所示,本发明中对外通讯单元7,其输入信号为从主控制器单元出来的DATA+IN、CLK+IN信号。其结构上采用的U19、U20位数字磁隔离器件ADUM1100,从而达到了使主控制器与外部的通讯向隔离的效果。从主控制器单元过来的DATA+和CLK+信号通过隔离后输给485通讯总线管理器输出两路独立的差分信号,从而具有良好的稳定性和抗干扰性。输出地面应答器装置的原码信号送给下级的解码装置进行处理。