CN101241760A - 闪存器件以及擦除闪存器件的方法 - Google Patents
闪存器件以及擦除闪存器件的方法 Download PDFInfo
- Publication number
- CN101241760A CN101241760A CNA2007103062917A CN200710306291A CN101241760A CN 101241760 A CN101241760 A CN 101241760A CN A2007103062917 A CNA2007103062917 A CN A2007103062917A CN 200710306291 A CN200710306291 A CN 200710306291A CN 101241760 A CN101241760 A CN 101241760A
- Authority
- CN
- China
- Prior art keywords
- voltage
- storage unit
- threshold voltage
- erase
- program verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
提供了在闪存器件中擦除存储单元的闪存器件和方法。对具有比第一编程验证电压低的阈值电压的已擦除存储单元执行第一后编程操作。对具有比第二编程验证电压低的阈值电压的已擦除存储单元执行第二后编程操作。第二编程验证电压比第一编程验证电压低。
Description
相关申请的交叉引用
本申请请求2006年12月19日提交的申请号为10-2006-0130220的韩国专利申请的优先权,此处通过引用包含其技术主题。
技术领域
本发明涉及半导体存储器件的操作,具体而言,本发明涉及闪存器件以及擦除闪存器件的方法。
背景技术
一般将半导体存储器件划分为易失性半导体存储器件和非易失性半导体存储器件。易失性半导体存储器件具有较快的读写速度,但是在不施加外部电源时,其存储内容就会丢失。相反,甚至在不施加外部电源时,非易失性半导体存储器件仍能保持存储的内容。因此,使用非易失性半导体存储器件来存储下述内容:无论有无电源都必须保持所述内容。非易失性半导体存储器件的例子是掩码只读存储器(MROM)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、以及电可擦可编程只读存储器(EEPROM)。
通常,因为在MROM、PROM和EPROM中的擦除和写操作相对困难,所以普通用户可能不能更新存储器内容。相反地,因为可以在EEPROM中执行电擦除和写操作,所以EEPROM越来越广泛地应用于需要持续更新的***编程和辅助存储器件中。与通常的EEPROM相比,闪存EEPROM特别地,具有较高的集成度。因此,在高容量的辅助存储器件中,闪存EEPROM特别有用。在各种类型的闪存EEPROM中,与其它类型的闪存EEPROM相比,NAND类型的闪存EEPROM(在下文中,称为NAND闪存)具有更高的集成度。与此相反,NOR类型的闪存EEPROM(在下文中,称为NOR闪存)具有相对较低的集成度,但是其能够执行快速读写操作。
将NOR闪存器件的单元阵列划分为存储器区域(例如,存储区和存储块)。根据这些存储器区域来执行NOR闪存器件的编程和擦除操作。例如,在擦除操作期间,通常按存储块来擦除闪存器件。特别地,在NOR闪存器件中,将6至10V的擦除电压施加到一批存储块,并且将预先确定的-10V的负电压施加到字线以用于擦除。存储单元的位线和公共源极线保持浮置状态,以及当满足上述偏置条件时,通过Fowler-Nordheim(F-N)隧道效应来移除在浮置栅极上注入的电子。
在NOR闪存器件中,擦除操作特别重要。过擦除(over-erased)的单元可能降低在相邻存储单元中的读操作的可靠性。此外,当在擦除操作后执行一系列的编程操作时,被过擦除的单元可能通过中断相邻存储单元的平滑编程操作而导致编程失败。因此,被过擦除的存储单元可能在读操作期间引起错误,和/或中断对相邻存储单元的编程操作。
图1是在常规NOR闪存器件中的被过擦除的单元的阈值电压分布的图。参考图1,已擦除的存储单元的阈值电压相应于电压分布10。理想的已擦除的存储单元的阈值电压分布在阈值电压V1b和阈值电压V2之间(即分布11)。具有在阈值电压V1a和阈值电压V1b之间的阈值电压分布(即分布12(由阴影线表示))的存储单元是被过擦除的单元。具有在阈值电压分布20中的阈值电压的存储单元是编程的单元。尽管编程的存储单元的阈值电压分布与分布20相对应,但是无论何时存储单元存储多位数据,在多个阈值电压分布的一个中可以包括编程的存储单元。
图2是显示由于被过擦除的存储单元导致的局限性的电路图。参考图2,存储单元MC<0>至MC<4>连接到同一位线BL上。假定存储单元MC<0>至MC<4>也连接到同一公共源极线CSL上。在图2中,存储单元MC<0>、MC<1>、MC<3>和MC<4>是被过擦除的存储单元(由阴影线表示)。存储单元MC<2>被编程为非擦除状态的其它阈值电压状态。在读操作期间,选择存储单元MC<2>,以便将读电压(大约4.5V)施加到选择的存储单元MC<2>的字线Sel WL上。将0V电压施加到其余的同时未被选择的存储单元MC<0>、MC<1>、MC<3>和MC<4>的未选择的字线Unsel WL上。
这里,感测放大器30感测选择的存储单元MC<2>中流动的电流,以便检测编程数据。然而,当被过擦除的存储单元集中分布于特定区域中时,尽管选择的存储单元MC<2>实际是关断(OFF)单元,但是感测放大器30可能将所选择的存储单元MC<2>检测为接通(ON)单元。也就是说,因为被过擦除的存储单元MC<0>、MC<1>、MC<3>和MC<4>是OFF单元,所以必须切断公共源极线CSL和位线BL。然而,被过擦除的存储单元MC<0>、MC<1>、MC<3>和MC<4>分别导致在0V的字线电压中的泄漏电流I1<0>、I1<1>、I1<3>和I1<4>。从位线BL提供泄漏电流I 1<0>、I1<1>、I1<3>和I1<4>,以感测所选择的存储单元MC<2>。因此,尽管选择的存储单元MC<2>是OFF单元,但是由于泄漏电流I1<0>、I1<1>、I1<3>和I1<4>,感测放大器30可能将所选择的存储单元MC<2>感测为ON单元。在被过擦除的单元集中分布的特定单元阵列中经常发生这种错误。
例如在下述文献中公开了各种试图解决由在闪存器件中的被过擦除的存储单元导致的上述缺陷的技术:标题为“SOFT PROGRAM AND SOFTPROGRAM VERIFY OF THE CORE CELLSIN FLASH MEMORY ARRAY”的美国专利6,493,266、标题为“MEMORY DEVICE AND METHOD USINGPOSITIVE GATE STRESS TO RECOVER OVER-ERASED CELL”的美国专利6,967,873、以及标题为“NONVOLATILE SEMICONDUCTOR MEMORY ANDTHRESHOLD VOLTAGE CONTROL METHOD THEREFOR”的美国专利6,452,837,在此通过引用包括其内容。
然而,上述美国专利没有解决在后(post)编程操作期间出现的阈值电压增加的问题。因此,传统的闪存器件不能够阻止在后编程操作期间产生的阈值电压的增加。
发明内容
本发明的一个方面提供一种在闪存器件中擦除存储单元的方法。该方法包括:对具有比第一编程验证电压低的阈值电压的已擦除存储单元执行第一后编程操作;并且对具有比第二编程验证电压低的阈值电压的已擦除存储单元执行第二后编程操作。所述第二编程验证电压比第一编程验证电压低。
所述第一编程验证电压可以是在擦除状态中的阈值电压分布的最低电压。
所述方法可以进一步包括紧随所述第一后编程操作执行后编程验证操作,以用于检测被编程的具有比所述第一编程验证电压低的阈值电压的存储单元。当后编程验证操作没有检测到被编程的具有比所述第一编程验证电压低的阈值电压编程的存储单元时,可能不执行第二后编程操作。
本发明的另一方面提供一种在闪存器件中擦除存储单元的方法。该方法包括:执行后编程操作以对具有比第一编程验证电压低的阈值电压的已擦除存储单元进行编程;并且检测具有比擦除状态中阈值电压分布的最高电压高的电压的已擦除存储单元。
本发明可以进一步包括:对具有比第二编程验证电压低的阈值电压的已擦除存储单元执行第二后编程操作。第二编程验证电压可以比第一编程验证电压低。并且,第一编程验证电压可以是在擦除状态中的阈值电压分布的最低电压。
当检测到的存储单元是被后编程的具有比擦除状态中阈值电压分布的最高电压高的阈值电压时,闪存器件可被确定为有故障。
本发明的另一方面提供一种在闪存器件中擦除存储单元的方法。该方法包括:选择要对其执行后编程操作的存储单元,其中所选择的存储单元具有比第一编程验证电压低的阈值电压。利用比第一编程验证电压低的第二编程验证电压对选择的存储单元执行编程验证操作。检测具有比在擦除状态中的阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
所述方法可以进一步包括在选择之前,擦除要对其执行后编程操作的存储单元中的存储单元。
检测已擦除存储单元可以包括:对存储单元执行擦除验证操作。所述方法可以进一步包括:当检测到被编程的具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元时,基于擦除验证操作的结果,确定闪存器件是有故障的。并且,当没有检测到被编程的具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元时,基于擦除验证操作的结果,可以结束擦除操作。
检测已擦除存储单元可以进一步包括对存储单元执行读操作。读操作可以包括比擦除状态中的阈值电压分布的最高电压高的字线电压。
并且本发明另一方面提供一种闪存器件,所述闪存器件包括:具有多个存储单元的单元阵列;感测放大器,其连接到存储单元的位线,以用于感测在每个存储单元中的编程数据;以及写驱动器,其连接到存储单元的位线,以用于提供编程数据给单元阵列。闪存器件的电压发生器提供编程电压、第一编程验证电压、低于第一编程验证电压的第二编程验证电压、以及高于第一编程验证的擦除验证电压中的至少一种电压给选择的存储单元的字线。控制逻辑电路控制电压发生器和写驱动器,以对具有比第一编程验证电压低的阈值电压的已擦除存储单元执行后编程操作,以及在擦除操作期间检测具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
第一编程验证电压可以是指示存储单元是否是被过擦除的字线电压。在验证操作提供第二编程验证电压给选择的存储单元的字线之后,可以响应于控制电压发生器以提供擦除验证电压给存储单元的字线的控制逻辑电路,检测具有比擦除状态中的阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
当至少一个存储单元具有高于擦除验证电压的阈值电压时,控制逻辑电路可以确定擦除失败。并且,当从存储单元中读取的数据与擦除状态不对应时,控制逻辑电路可以确定擦除失败。
擦除验证电压可以是在擦除状态中用于读数据的读电压,这样读电压高于擦除状态中的阈值电压分布的最高电压。擦除验证电压可以低于擦除状态中用于读取数据的读电压。擦除验证电压可以高于擦除状态中的阈值电压分布的最高电压。存储单元可以是NOR闪存单元。
附图说明
包含附图以描述本发明的典型实施例,所述附图被包含在本说明书中,并且构成本说明书的一部分。将参考附图描述本发明的实施例,其中:
图1是被过擦除的单元的阈值电压分布的示意图;
图2是示出被过擦除的单元的电路图;
图3是示出根据本发明典型实施例的、用于执行擦除操作的闪存器件的方框图;
图4A是根据本发明典型实施例的后编程操作的示意图;
图4B是根据本发明典型实施例的用于后编程操作的验证操作的示意图;
图5是根据本发明典型实施例的擦除验证电压的示意图;
图6是示出根据本发明典型实施例的擦除处理的流程图;
图7是根据本发明典型实施例的读电压的示意图;以及
图8是示出根据本发明典型实施例的擦除处理的流程图。
具体实施方式
将参考附图更全面地描述本发明,在附图中,示出本发明的典型实施例。然而,本发明可以各种不同的形式来体现,并且不应当将本发明理解为仅仅限于所描述的实施例。相反,提供这些实施例作为例子,向本领域普通技术人员传达本发明的思想。因此,对于本发明的一些实施例,没有描述已知的处理、单元和技术。贯穿附图和撰写的说明书,相同的附图标记将被用来指代相同或相似的单元。
通过各种描述的实施例来描述本发明的各种特征和功能,在这些实施例中使用闪存器件作为例子。各种实施例包括擦除闪存器件的方法,其在后编程操作期间防止过编程现象。此外,在擦除操作之后,后编程操作修复被过擦除的存储单元。
图3是根据本发明典型实施例的执行擦除操作的闪存器件100的方框图。参考图3,在执行擦除操作之后,闪存器件100执行后编程操作。在后编程期间,闪存器件100选择和编程被过擦除的存储单元。在后编程操作之后,闪存器件100执行附加的验证操作,其确定是否存在具有下述阈值电压的单元:该阈值电压由于后编程操作而增加。
单元阵列110包括在字线WL和位线BL的交叉区域上形成的存储单元MC(未示出)。根据施加到选择的字线WL的电压,存储单元MC被接通(ON)或者关断(OFF)。存储单元MC的ON或者OFF状态确定了所选择的位线BL的电流流动。感测存储单元MC的编程数据,并且通过感测位线电流而输出。
行解码器120响应于行地址而选择单元阵列110的块,并且选择所选块的字线。行解码器120被配置成通过行解码器120提供字线电压Vers、Vrd、Vpgm和Vvfy给所选择的字线,其中字线电压Vers、Vrd、Vpgm和Vvfy分别是由电压生成器170的生成器171、172、173和174所提供的。列选择电路130响应于列地址而选择对应于所选择的列的位线BL。这样,闪存器件100使用行解码器120和列选择电路130来选择排列成行和列的存储单元MC。
感测放大器140电连接到单元阵列110的选择的位线BL上。在擦除验证操作期间,感测放大器140感测由列选择电路130选择的位线BL,并且传送感测结果给控制逻辑160。在读操作期间,将读电压施加给每个单元的字线,并且感测放大器140通过感测检测到的位线电流来读取数据。
写驱动器150为了将编程数据写入单元阵列110而建立位线电压。为了执行后编程操作,写驱动器150提供位线电压给在擦除操作期间选择的单元。
控制逻辑160执行验证操作以最小化施加到在后编程操作期间没有被过擦除的存储单元的电压应力(voltage stress)。控制逻辑160在被过擦除的单元上执行后编程操作,并且也控制电压生成器170以提供验证电压,这最小化了正常的已擦除存储单元的阈值电压的增加。
在后编程操作期间,控制逻辑160控制电压生成器170以提供在电压V1a和电压V1b之间的验证电压V1c(图4B),其中电压V1a和电压V1b与过擦除区域相对应。当所有的具有分布在验证电压V1c之下的阈值电压的被过擦除存储单元被编程时,控制逻辑160执行附加的验证操作以确认是否存在通常根据后编程操作擦除的存储单元的阈值电压增加。在可选的实施例中,可以通过验证读操作或者通常的读操作来执行附加的验证操作。根据附加的验证操作,根据后编程操作,通过感测阈值电压的向上扩大或者增加,可以防止下一读操作的错误。
电压生成器170生成在附加的验证操作期间提供给选择的字线的字线电压,其中所述附加的验证操作在后编程操作之后执行。在控制逻辑160的控制下,电压生成器170在后编程操作期间生成与过擦除区域相对应的后编程验证电压V1c,并且提供所述后编程验证电压V1c给选择的字线。当根据验证读操作执行附加的验证操作时,电压生成器170生成电压V2,并且将其提供给所选择的字线。当根据正常读操作执行附加的验证操作时,电压生成器170生成在通常的读电压V3和电压V2之间的读电压Vrd,并将其提供给所选择的字线。
如上所述,执行后编程和附加的验证操作,以便可以阻止由于后编程操作所引起的阈值电压的增加。
图4A和4B是示出根据本发明典型实施例的闪存器件的后编程操作的示意图。后编程操作或多或少增加了被过擦除的存储单元的阈值电压。后编程操作没有将所有存储单元的阈值电压提高到超过参考电压V1b。尽管存储单元的一部分仍然具有作为后编程操作的结果的低于参考电压V1b的阈值电压,但是不执行附加的后编程操作。这在后编程操作期间最小化了由通常的已擦除存储单元所导致的电压应力。因此,降低了被过擦除的单元集中分布于特定区域中的可能性,从而得到期望的结果。
参考图4A,阈值电压分布200是存储单元的阈值电压状态的例子,其是根据擦除操作形成的。阈值电压分布200包括具有比参考电压V1b低的阈值电压的存储单元,其中的参考电压V1b是由阈值电压分布201(由阴影线表示)表示的。这些存储单元是被过擦除的存储单元。通过后编程操作,被过擦除的存储单元的阈值电压分布201需要移动到阈值电压分布210。尽管在图4A中,被过擦除的存储单元的阈值电压分布201大于0V,但是本发明不限于该范围。也就是说,在没有偏离本发明的精神和范围的情况下,本发明的实施例可以涉及具有低于0V的阈值电压的被过擦除的存储单元。阈值电压分布220是编程的存储单元的阈值电压范围的例子。
在图4B中示出了后编程操作的示例性条件。特别地,用于后编程操作的后编程验证电压V1c分布在参考电压V1a和参考电压V1b之间。阈值电压分布230表示由后编程操作形成的存储器单元的分布。阈值电压分布231(由阴影线表示)表示在后编程操作之后没有修复的被过擦除的单元。使用电压V1c执行在后编程操作之后执行的编程验证操作,其中电压V1c低于参考电压V1b。因此,尽管存在具有在电压V1c和参考电压V1b之间分布的阈值电压的附加存储单元,但是也完成了后编程操作。这样的存储单元可能被认为是具有不良单元属性的存储单元:在后编程操作之后,所述存储单元没有被编程至参考电压V1b之上。因此,为了编程至超过参考电压V1b的阈值电压,需要将编程脉冲(例如ISPP)的相对高的数字提供给字线。
当所有的存储单元被编程时,由于编程电压,未选择的存储单元引起电压应力。然而,后编程操作是成功的,尽管阈值电压分布的小部分扩展到参考电压V1b之下,但是大于后验证电压V1c。因为在后编程操作期间设置的验证电压V1c,使不是后编程操作的目标的正常的已擦除存储单元的阈值电压的增加最小化。
根据参考附图所描述的后编程操作,通常整体增加了被过擦除的存储单元的阈值电压。尽管并不是所有被过擦除的存储单元都能完全校正,但是,也完成编程操作。根据本发明的用于后编程操作的验证操作,最小化了在存储单元上的电压应力。因此,执行后编程操作的方法最小化了在已擦除存储单元中的阈值电压增加,以至于可以获取足够的读余量。
图5是示出根据本发明典型实施例的擦除验证电压的示意图。参考图5,如上所述,在后编程操作之后,闪存器件执行擦除验证操作。更具体地,在擦除验证操作期间,将参考电压V2作为验证电压施加到存储单元的字线。当已擦除存储单元具有高于参考电压V2的阈值电压状态时,擦除操作被确定为已失败。然而,如图5所示,当所有的被擦除存储单元都具有低于阈值电压V2的阈值电压状态时,擦除操作被确定为已成功。例如,可以通过图3的控制逻辑160执行擦除验证操作。
图6是根据本发明典型实施例的流程图,其中闪存器件执行擦除验证操作。参考图6,当响应于擦除命令而选择要擦除的块时,本实施例的擦除操作开始。例如,在操作S10中,通常的擦除操作施加-10V的负电压到选择的存储单元的字线,并且施加6-8V电压到批区域(bulk region)。
在操作S20中,当将擦除验证电压V2提供给字线时,擦除验证已擦除的存储单元。如下所述,擦除验证电压V2与在后编程操作之后提供的擦除验证电压相同。作为擦除验证操作的结果,当确定选择的存储单元的阈值电压小于擦除验证电压V2时,擦除操作通过(S30-是),并且操作进行到第一后编程操作S40。然而,当存在具有高于擦除验证电压V2的阈值电压的存储单元时,擦除操作没有通过(S30-否),并且重复擦除操作,返回到操作S10。
在擦除操作成功完成后,执行第一后编程操作S40,以提高被过擦除的存储单元的阈值电压。对于第一后编程操作S40,选择具有低于参考电压V1b的阈值电压的存储单元。在操作S40中,将编程电压施加到字线,以将被过擦除的存储单元编程至超过参考电压V1b。在针对第一后编程操作施加编程电压之后,在操作S50中对被过擦除的存储单元进行编程验证,以确定其是通过还是失败。使用验证电压V1b来执行编程验证操作S50。
当在操作S60中确定紧随后编程操作之后所有存储单元的阈值电压被编程至参考电压V1b之上时,存储单元通过并且第一后编程操作是成功的(S60-是),因此擦除操作完成。然而,当在操作S60中确定不是所有的存储单元都具有大于参考电压V1b的阈值电压,那么后编程操作没有通过(S60-否),并且本实施例的验证操作继续下去。
在操作S70中,为重新编程而选择有故障的存储单元(即,具有小于V1b的阈值电压的存储单元)。在第二后编程操作S80中,将用于重新编程的编程电压施加到被确定为已失败的每个存储单元的字线。在操作S90中,使用验证电压V1c来验证重新编程的存储单元。根据验证的结果,具有低于验证电压V1c的阈值电压的存储单元被确定为已失败(S100-否)。在操作S110中再次选择失败的存储单元,并且重复后编程操作S80。
然而,在操作S120中,根据本发明的擦除方法,在验证电压V1c上成功重新编程的存储单元通过(S100-是),并且将其继续擦除验证。更具体地,使用擦除验证电压V2来执行擦除验证操作。
擦除验证操作确定何时阈值电压由于后编程操作而增加至擦除验证电压V2之上。特别地,尽管第二后编程操作提高了被过擦除存储单元中的较低阈值电压的较低端,但是第二后编程操作也导致了对没有被选择用于第二后编程操作的存储单元的电压应力。因此,在擦除状态中的阈值电压分布可能会向上偏移得过高,这样会影响正常擦除的存储单元的阈值电压。
因此,擦除验证操作S121确定存储单元的阈值电压是否已过分增加或者向上偏移。增加的阈值电压减少了存储单元的读余量,由此大大地降低了读操作的可靠性。当在第二后编程操作期间未选择的存储单元具有超过擦除验证电压V2的阈值电压时,存储器件被确定为已失败(S122-否),并且在操作130中,存储器件被认为是有故障的。然而,当不存在具有高于擦除验证电压V2的阈值电压的存储单元时,存储器件被确定为已通过(S122-是),并且常用的擦除操作已经成功完成。
根据在级(stage)中执行的上述擦除操作,后编程操作最小化了在所选择的存储单元上的压力。此外,擦除操作包括擦除验证操作以验证是否较高阈值电压由于后编程操作而增加。根据这些操作,可以最小化较低阈值电压的扩展。此外,因为擦除操作可以验证是否存在具有阈值电压超过较高阈值电压的存储单元,所以增加了读操作的可靠性。
图7是示出根据本发明另一典型实施例的读电压的示意图。参考图7,使用读电压(例如3V),通过正常读操作可以完成擦除验证操作。通常,相比于验证操作,相对快地执行读操作。使用高于擦除验证操作的参考电压V2的读电压来执行读操作,其为擦除验证操作提供预定的余量。
图8是根据本发明典型实施例的流程图,其中闪存器件基于正常读操作来执行擦除验证操作。参考图8,当响应于擦除命令而选择要擦除的块时,擦除操作开始。例如,在操作S200中,例如通过施加-10V的负电压到所选择的存储单元的字线上,擦除通常的NOR闪存器件,以及将6-8V的电压施加到批区域中。
在操作S210中,使用擦除验证电压V2,对根据上述偏置条件而被施加擦除电压的存储单元进行擦除验证。擦除验证操作S210检测擦除的存储单元的阈值电压是否已经偏移到了正常的擦除电平。作为擦除验证操作S210的结果,当确定所选择的存储单元的阈值电压小于擦除验证电压V2时,擦除操作通过(S220-是),并且处理进行到后编程操作S230。然而,当在操作S220中确定存在具有阈值电压高于擦除验证电压V2的存储单元时,擦除操作没有通过(S220-否),并且重复擦除操作,返回操作S200。
一旦擦除操作完成(S220-是),执行第一后编程操作S230,以提高过擦除的存储单元的阈值电压。对于第一后编程操作S230,选择具有低于参考电压V1b的阈值电压的存储单元。将编程电压施加到被过擦除的存储单元的字线上,所述被过擦除的存储单元被编程至超过参考电压V1b。很明显,在操作S230中的编程电压可以是通常的编程电压,或者将编程电压软编程成为具有低于通常编程电压的电压。
在为第一后编程操作S230施加编程电压之后,在编程验证操作S240中使用验证电压V1b来验证被过擦除的存储单元。紧随第一后编程操作S230,当在操作S240中确定所有存储单元的阈值电压被编程至参考电压V1b之上时,存储器单元通过,并且第一后编程操作成功(S250-是),因此,擦除操作就完成了。然而,当在操作S250中确定:不是所有的存储单元都具有在参考电压V1b上的阈值电压,后编程操作没有通过(S250-否),并且本实施例的验证操作继续下去。特别地,在操作S260中选择失败的存储单元以用于重新编程,并且基于验证电压V1c,接着在所选择的存储单元上执行第二后编程操作S270。
在第二后编程操作S270中,将编程电压施加到失败的存储单元的字线,以用于重新编程。在操作S280中使用验证电压V1c,验证重新编程的存储单元。根据验证结果,具有阈值电压低于验证电压V1c的存储单元被确定为已失败(S290-否)。在操作S300中再次选择这些失败的存储单元,以用于在操作S270中的重新编程。
然而,被编程具有超过验证电压V1c的电压的存储单元通过(S290-是),并且在操作S310中通过本实施例的读操作来进行检测。特别地,如上讨论的使用擦除验证电压来执行的验证操作,由于附加的通过/失败逻辑,其在验证速度上受到限制。然而,读操作可以忽略这些操作,这增加了验证速度。
在图7中描述了用于读操作的字线电压的幅度。与在擦除阶段用于读数据的读电压V3相关地选择用于擦除验证操作S311的读电压Vrd。使用的作为验证电压的读电压Vrd是在读电压V3和用于擦除验证操作的验证电压V2之间。这样为读操作提供了余量。
当存在被编程具有超过读电压Vrd的电压的存储单元时,存储单元被确定为已失败(S312-否),并且存储器件在操作S320中被确定为有故障。当不存在在读电压Vrd之上被编程的存储单元时,存储器件被确定为擦除成功(S312-是),并且通常的擦除操作结束了。特别地,当存在具有阈值电压高于读电压Vrd的存储单元时,读数据包括ON存储单元的数据。然而,当选择用于擦除的存储单元包括读数据时,其中读数据在读操作期间通过读电压Vrd指示OFF单元,这可以被确定为擦除成功。
根据上述的在级中执行的擦除操作,后编程操作最小化了在选择的存储单元上的压力。此外,擦除操作包括读操作来验证是否较高的阈值电压由于后编程而增加。根据这些操作,可以最小化较低阈值电压的扩展。此外,因为擦除操作可以验证是否存在具有阈值电压超过较高阈值电压的存储单元,因此可以实现读操作和下一编程操作的可靠性。
因此,根据本发明的实施例,在后编程操作之后,具有擦除操作的闪存器件切断或者检测到阈值电压的增加,这样可以实现可靠的操作。
虽然已参考典型实施例描述了本发明,但是本领域普通技术人员应当理解在不脱离本发明的精神和范围的情况下,可以进行各种改变和修改。因此,应当明白,上述实施例不是限制性的,而是说明性的。
Claims (24)
1、一种在闪存器件中擦除多个存储单元的方法,该方法包括:
对具有比第一编程验证电压低的阈值电压的已擦除的存储单元执行第一后编程操作;并且
对在具有比第二编程验证电压低的阈值电压的已擦除的存储单元执行第二后编程操作,
其中所述第二编程验证电压比所述第一编程验证电压低。
2、如权利要求1所述的方法,其中所述第一编程验证电压是在擦除状态中的阈值电压分布的最低电压。
3、如权利要求1所述的方法,进一步包括:
紧随所述第一后编程操作执行后编程验证操作,以用于检测被编程的具有比第一编程验证电压低的阈值电压的存储单元。
4、如权利要求3所述的方法,其中,当后编程验证操作没有检测到被编程的具有比第一编程验证电压低的阈值电压的存储单元时,不执行第二后编程操作。
5、一种在闪存器件中擦除多个存储单元的方法,该方法包括:
执行后编程操作以对具有比第一编程验证电压低的阈值电压的已擦除存储单元进行编程;并且
检测具有比擦除状态中的阈值电压分布的最高电压高的电压的已擦除存储单元。
6、如权利要求5所述的方法,进一步包括:
对具有比第二编程验证电压低的阈值电压的已擦除存储单元执行第二后编程操作,
其中第二编程验证电压比第一编程验证电压低。
7、如权利要求6所述的方法,其中,第一编程验证电压是在擦除状态中的阈值电压分布的最低电压。
8、如权利要求5所述的方法,其中,当检测到的存储单元是被后编程有高于擦除状态中阈值电压分布的最高电压的阈值电压时,闪存器件被确定为有故障。
9、一种在闪存器件中擦除多个存储单元的方法,该方法包括:
选择要对其执行后编程操作的存储单元,其中选择的存储单元具有比第一编程验证电压低的阈值电压;
利用比第一编程验证电压低的第二编程验证电压对选择的存储单元执行编程验证操作;以及
检测具有比在擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
10、如权利要求9所述的方法,进一步包括:
在选择要在其上执行后编程操作的存储单元之前,擦除所述存储单元。
11、如权利要求9所述的方法,其中,检测已擦除存储单元包括:
在存储单元上执行擦除验证操作。
12、如权利要求11所述的方法,进一步包括:
当存在检测到的被编程的具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元时,基于擦除验证操作结果,确定闪存器件是有故障的。
13、如权利要求11所述的方法,进一步包括:
当不存在检测到的具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元时,基于擦除验证操作结果,结束擦除操作。
14、如权利要求9所述的方法,其中,检测已擦除存储单元包括:
在存储单元上执行读操作。
15、如权利要求14所述的方法,其中,读操作包括字线电压,其中该字线电压高于在擦除状态中阈值电压分布的最高电压。
16、一种闪存器件,包括:
包括多个存储单元的单元阵列;
感测放大器,其连接到存储单元的位线,用于感测在每个存储单元中的编程的数据;
写驱动器,其连接到存储单元的位线,用于提供编程数据给单元阵列;
电压发生器,用于提供编程电压、第一编程验证电压、低于第一编程验证电压的第二编程验证电压、以及高于第一编程验证的擦除验证电压中的至少一种电压给选择的存储单元的字线;以及
控制逻辑,用于控制电压发生器和写驱动器,以对具有比第一编程验证电压低的阈值电压的已擦除存储单元执行后编程操作,以及在擦除操作期间检测具有比擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
17、如权利要求16所述的闪存器件,其中,第一编程验证电压是字线电压,该字线电压指示存储单元是否被过擦除。
18、如权利要求16所述的闪存器件,其中,在验证操作提供第二编程验证电压给选择的存储单元的字线之后,响应于控制电压发生器以提供擦除验证电压给存储单元的字线的控制逻辑,检测具有比在擦除状态中阈值电压分布的最高电压高的阈值电压的已擦除存储单元。
19、如权利要求18所述的闪存器件,其中,当至少一个存储单元具有高于擦除验证电压的阈值电压时,控制逻辑确定擦除失败。
20、如权利要求18所述的闪存器件,其中,当从存储单元中读取的数据与擦除状态不对应时,控制逻辑确定擦除失败。
21、如权利要求20所述的闪存器件,其中,擦除验证电压是用于在擦除状态中读取数据的读电压,其中该读电压高于在擦除状态中阈值电压分布的最高电压。
22、如权利要求20所述的闪存器件,其中,擦除验证电压低于在擦除状态中用于读取数据的读电压。
23、如权利要求22所述的闪存器件,其中,擦除验证电压高于在擦除状态中阈值电压分布的最高电压。
24、如权利要求16所述的闪存器件,其中,存储单元包括NOR闪存单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR130220/06 | 2006-12-19 | ||
KR1020060130220A KR100841980B1 (ko) | 2006-12-19 | 2006-12-19 | 소거된 셀의 산포를 개선할 수 있는 플래시 메모리 장치의소거 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101241760A true CN101241760A (zh) | 2008-08-13 |
CN101241760B CN101241760B (zh) | 2012-08-08 |
Family
ID=39526977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007103062917A Active CN101241760B (zh) | 2006-12-19 | 2007-12-19 | 闪存器件以及擦除闪存器件的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7558122B2 (zh) |
KR (1) | KR100841980B1 (zh) |
CN (1) | CN101241760B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789264A (zh) * | 2009-01-23 | 2010-07-28 | 海力士半导体有限公司 | 操作非易失性存储器的方法 |
CN102237136A (zh) * | 2010-04-26 | 2011-11-09 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理*** |
CN102881329A (zh) * | 2011-07-12 | 2013-01-16 | 三星电子株式会社 | 非易失性存储器件的擦除***和方法 |
US8493793B2 (en) | 2010-09-20 | 2013-07-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and erasure method thereof |
CN106935265A (zh) * | 2015-12-30 | 2017-07-07 | 爱思开海力士有限公司 | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 |
WO2018033100A1 (zh) * | 2016-08-18 | 2018-02-22 | 华为技术有限公司 | 一种闪存设备的访问方法、装置和*** |
CN109032514A (zh) * | 2018-07-17 | 2018-12-18 | 广东工业大学 | 一种数据读取方法、装置、设备及可读存储介质 |
CN109872759A (zh) * | 2017-12-01 | 2019-06-11 | 北京兆易创新科技股份有限公司 | 一种存储器擦除方法及装置 |
CN114995750A (zh) * | 2022-05-25 | 2022-09-02 | 北京得瑞领新科技有限公司 | 提高闪存数据可靠性的方法、装置、存储介质及存储设备 |
CN115312100A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | 一种后编程方法、擦除方法、装置、电子设备及存储介质 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7936599B2 (en) | 2007-06-15 | 2011-05-03 | Micron Technology, Inc. | Coarse and fine programming in a solid state memory |
US7830718B2 (en) * | 2007-11-21 | 2010-11-09 | Micron Technology, Inc. | Mitigation of data corruption from back pattern and program disturb in a non-volatile memory device |
KR20100058166A (ko) | 2008-11-24 | 2010-06-03 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템 |
US8984238B2 (en) * | 2009-02-05 | 2015-03-17 | Spansion Llc | Fractured erase system and method |
KR101139081B1 (ko) * | 2010-07-09 | 2012-04-30 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 소거 방법 |
US8289773B2 (en) | 2010-11-09 | 2012-10-16 | Freescale Semiconductor, Inc. | Non-volatile memory (NVM) erase operation with brownout recovery technique |
US9007832B2 (en) | 2011-03-03 | 2015-04-14 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
US8369157B2 (en) * | 2011-03-03 | 2013-02-05 | Micron Technology, Inc. | Methods for programming a memory device and memory devices |
US8995202B2 (en) | 2012-05-21 | 2015-03-31 | Freescale Semiconductor, Inc. | Test flow to detect a latent leaky bit of a non-volatile memory |
US8947958B2 (en) | 2012-10-09 | 2015-02-03 | Freescale Semiconductor, Inc. | Latent slow bit detection for non-volatile memory |
US8830756B2 (en) | 2013-01-23 | 2014-09-09 | Freescale Semiconductor, Inc. | Dynamic detection method for latent slow-to-erase bit for high performance and high reliability flash memory |
CN104376872B (zh) * | 2013-08-16 | 2018-07-06 | 北京兆易创新科技股份有限公司 | 一种对快闪存储器擦除中断的处理方法 |
US9658019B2 (en) | 2014-09-19 | 2017-05-23 | Ra Brands, L.L.C. | Silencer and mounting system |
KR102480015B1 (ko) | 2015-12-11 | 2022-12-21 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 동작 방법 |
KR102442219B1 (ko) | 2018-10-08 | 2022-09-08 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
US11315648B2 (en) * | 2020-06-29 | 2022-04-26 | Sandisk Technologies Llc | Dynamic tier selection for program verify in nonvolatile memory |
US11335419B1 (en) * | 2021-03-10 | 2022-05-17 | Western Digital Technologies, Inc. | Erase technique for checking integrity of non-data word lines in memory device and corresponding firmware |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172401B1 (ko) * | 1995-12-07 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 장치 |
US5777924A (en) | 1997-06-05 | 1998-07-07 | Aplus Integrated Circuits, Inc. | Flash memory array and decoding architecture |
EP0932161B1 (en) * | 1998-01-22 | 2004-06-09 | STMicroelectronics S.r.l. | Method for controlled erasing memory devices, in particular analog and multi-level flash-EEPROM devices |
KR100293633B1 (ko) * | 1998-03-26 | 2001-07-12 | 박종섭 | 플래쉬 메모리 장치의 소거 방법 |
KR100293635B1 (ko) * | 1998-03-26 | 2001-07-12 | 박종섭 | 플래쉬 메모리 장치의 포스트 프로그램 방법 |
KR19990081393A (ko) | 1998-04-29 | 1999-11-15 | 윤종용 | 플래시 메모리 장치의 소거 방법 |
US7366020B2 (en) * | 1999-07-28 | 2008-04-29 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof |
US6914827B2 (en) * | 1999-07-28 | 2005-07-05 | Samsung Electronics Co., Ltd. | Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof |
US6452837B2 (en) * | 1999-12-27 | 2002-09-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory and threshold voltage control method therefor |
KR100684709B1 (ko) | 1999-12-28 | 2007-02-20 | 주식회사 하이닉스반도체 | 플래시 메모리의 소거방법 |
KR100381954B1 (ko) * | 2000-10-26 | 2003-04-26 | 삼성전자주식회사 | 메모리 셀의 과소거를 방지할 수 있는 소거 방법 및그것을 이용한 플래시 메모리 장치 |
KR100519534B1 (ko) * | 2000-11-09 | 2005-10-05 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 소거 방법 |
US6493266B1 (en) * | 2001-04-09 | 2002-12-10 | Advanced Micro Devices, Inc. | Soft program and soft program verify of the core cells in flash memory array |
US6438037B1 (en) * | 2001-05-09 | 2002-08-20 | Advanced Micro Devices, Inc. | Threshold voltage compacting for non-volatile semiconductor memory designs |
US6967873B2 (en) * | 2003-10-02 | 2005-11-22 | Advanced Micro Devices, Inc. | Memory device and method using positive gate stress to recover overerased cell |
KR100645044B1 (ko) * | 2004-09-17 | 2006-11-10 | 삼성전자주식회사 | 높은 신뢰도를 갖는 불 휘발성 메모리 장치의 프로그램 방법 |
US7295471B2 (en) * | 2004-11-12 | 2007-11-13 | Macronix International Co., Ltd. | Memory device having a virtual ground array and methods using program algorithm to improve read margin loss |
US7200049B2 (en) | 2004-11-18 | 2007-04-03 | Samsung Electronics Co., Ltd. | Methods for accelerated erase operations in non-volatile memory devices and related devices |
KR100683858B1 (ko) * | 2006-01-12 | 2007-02-15 | 삼성전자주식회사 | 고온 스트레스로 인한 읽기 마진의 감소를 보상할 수 있는플래시 메모리의 프로그램 방법 |
-
2006
- 2006-12-19 KR KR1020060130220A patent/KR100841980B1/ko active IP Right Grant
-
2007
- 2007-11-13 US US11/938,922 patent/US7558122B2/en active Active
- 2007-12-19 CN CN2007103062917A patent/CN101241760B/zh active Active
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101789264B (zh) * | 2009-01-23 | 2015-02-11 | 海力士半导体有限公司 | 操作非易失性存储器的方法 |
CN101789264A (zh) * | 2009-01-23 | 2010-07-28 | 海力士半导体有限公司 | 操作非易失性存储器的方法 |
CN102237136A (zh) * | 2010-04-26 | 2011-11-09 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
CN102237136B (zh) * | 2010-04-26 | 2014-05-14 | 旺宏电子股份有限公司 | 使用在一存储装置的存储子单元抹除方法 |
US8493793B2 (en) | 2010-09-20 | 2013-07-23 | Samsung Electronics Co., Ltd. | Nonvolatile memory device and erasure method thereof |
CN102800362A (zh) * | 2011-05-26 | 2012-11-28 | 北京兆易创新科技有限公司 | 非易失存储器的过擦除处理方法和处理*** |
CN102800362B (zh) * | 2011-05-26 | 2016-06-29 | 北京兆易创新科技股份有限公司 | 非易失存储器的过擦除处理方法和处理*** |
CN102881329A (zh) * | 2011-07-12 | 2013-01-16 | 三星电子株式会社 | 非易失性存储器件的擦除***和方法 |
CN102881329B (zh) * | 2011-07-12 | 2017-03-01 | 三星电子株式会社 | 非易失性存储器件的擦除***和方法 |
CN106935265B (zh) * | 2015-12-30 | 2020-11-03 | 爱思开海力士有限公司 | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 |
CN106935265A (zh) * | 2015-12-30 | 2017-07-07 | 爱思开海力士有限公司 | 非易失性存储器装置以及包括该非易失性存储器装置的数据存储装置 |
WO2018033100A1 (zh) * | 2016-08-18 | 2018-02-22 | 华为技术有限公司 | 一种闪存设备的访问方法、装置和*** |
US10725673B2 (en) | 2016-08-18 | 2020-07-28 | Huawei Technologies Co., Ltd. | Flash device access method, apparatus, and system |
CN109872759A (zh) * | 2017-12-01 | 2019-06-11 | 北京兆易创新科技股份有限公司 | 一种存储器擦除方法及装置 |
CN109872759B (zh) * | 2017-12-01 | 2023-07-25 | 兆易创新科技集团股份有限公司 | 一种存储器擦除方法及装置 |
CN109032514A (zh) * | 2018-07-17 | 2018-12-18 | 广东工业大学 | 一种数据读取方法、装置、设备及可读存储介质 |
CN109032514B (zh) * | 2018-07-17 | 2021-08-13 | 广东工业大学 | 一种数据读取方法、装置、设备及可读存储介质 |
CN114995750A (zh) * | 2022-05-25 | 2022-09-02 | 北京得瑞领新科技有限公司 | 提高闪存数据可靠性的方法、装置、存储介质及存储设备 |
CN114995750B (zh) * | 2022-05-25 | 2022-11-18 | 北京得瑞领新科技有限公司 | 提高闪存数据可靠性的方法、装置、存储介质及存储设备 |
CN115312100A (zh) * | 2022-09-30 | 2022-11-08 | 芯天下技术股份有限公司 | 一种后编程方法、擦除方法、装置、电子设备及存储介质 |
CN115312100B (zh) * | 2022-09-30 | 2022-12-13 | 芯天下技术股份有限公司 | 一种后编程方法、擦除方法、装置、电子设备及存储介质 |
Also Published As
Publication number | Publication date |
---|---|
US7558122B2 (en) | 2009-07-07 |
KR20080056970A (ko) | 2008-06-24 |
CN101241760B (zh) | 2012-08-08 |
KR100841980B1 (ko) | 2008-06-27 |
US20080144387A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101241760B (zh) | 闪存器件以及擦除闪存器件的方法 | |
US6907497B2 (en) | Non-volatile semiconductor memory device | |
KR100784107B1 (ko) | 플래쉬 메모리 장치의 구동 방법 | |
CN101246738B (zh) | 具有备份电路的存储***及编程方法 | |
US7162668B2 (en) | Memory with element redundancy | |
US6421277B2 (en) | Non-volatile semiconductor memory device | |
US6377491B2 (en) | Non-volatile memory for storing erase operation information | |
JP3450625B2 (ja) | 不揮発性半導体記憶装置とその動作方法 | |
EP1077450A2 (en) | NAND type nonvolatile memory | |
JP2012169006A (ja) | 半導体記憶装置 | |
JP2009301616A (ja) | 不揮発性半導体記憶装置 | |
JP2006252624A (ja) | 半導体記憶装置 | |
CN103310839B (zh) | 缩短擦除操作的方法与装置 | |
CN1577605B (zh) | 包括已编程及可编程可擦除存储单元的集成电路存储器件 | |
CN111192616B (zh) | Nor flash芯片及在其擦除过程中消除过擦除的方法 | |
US7437625B2 (en) | Memory with element redundancy | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
CN101253572A (zh) | 具有增强的容许过擦除的控制栅极方案的存储器结构 | |
US7640465B2 (en) | Memory with element redundancy | |
US8000154B2 (en) | Non-volatile memory device and method of controlling a bulk voltage thereof | |
JPH08255489A (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
KR100301931B1 (ko) | 리던던트 선택 회로를 갖는 반도체 메모리 장치 | |
JP2007250090A (ja) | 不揮発性半導体記憶装置の不良セル自動置き換え方法 | |
JP2007164893A (ja) | 半導体記憶装置 | |
JPH04214300A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |