CN101222600A - 一种基于内存条阵列的高速图像记录方法 - Google Patents
一种基于内存条阵列的高速图像记录方法 Download PDFInfo
- Publication number
- CN101222600A CN101222600A CNA2008100567897A CN200810056789A CN101222600A CN 101222600 A CN101222600 A CN 101222600A CN A2008100567897 A CNA2008100567897 A CN A2008100567897A CN 200810056789 A CN200810056789 A CN 200810056789A CN 101222600 A CN101222600 A CN 101222600A
- Authority
- CN
- China
- Prior art keywords
- memory
- ddr1
- high speed
- programmable logic
- memory bar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 102100036725 Epithelial discoidin domain-containing receptor 1 Human genes 0.000 claims abstract description 41
- 101710131668 Epithelial discoidin domain-containing receptor 1 Proteins 0.000 claims abstract description 41
- 230000009172 bursting Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 5
- 238000012423 maintenance Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件FPGA、百兆网络模块、DDR1内存条阵列模块、高速相机接口模块四部分组成，其中DDR1内存条阵列模块包含有N根DDR1内存条；其特征在于：利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作，利用高速猝发的读写方式来实现高速高容量的图像数据记录，同时利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案；利用本发明的记录方法记录高速图像数据不仅操作方便，而且极大的提高了记录速度，突破了传统记录方案的速率瓶颈。
Description
技术领域
本发明涉及一种高速图像数据的记录方法，特别涉及一种基于内存条阵列的高速图像记录方法。
背景技术
在一些现代的高速测量应用中，为了测量物体的物理信息瞬时高速变化特征，需要采用高速的视频采集手段，如高速CCD，CMOS数字相机进行图像采集，随之而来的是高速数字图像数据流的存储问题，高速的数字图像采集需要高速的数字图像记录设备作为保障，高速图像记录技术在汽车碰撞测试，微观生物反应实验中有着广泛的应用前景。
从存储介质来看，目前的记录介质主要为硬磁盘，其采用机械式寻址方式，具有读写时钟频率低、并行读写位数少、随即产生坏道等缺点，极大地限制了读写速率。单盘的持续读写速率只能达到几兆字节每秒到几十兆字节每秒，要完成几百兆字节每秒的记录速度需要大量的硬盘进行级联，体积庞大，容量扩展难度大，复杂度高；可移植性不强，操作难度大，难以实现高速记录。
从记录的方案来分，目前常见的记录方案为基于主机的记录；图像数据通过插在计算机主机PCI总线上的图像采集卡进入主机，在计算机操作***的调度下通过PCI总线进入主机***内存，最后存入主机***的硬盘存储介质；由于高速图像数据流途经PCI总线故记录速度大大的受到PCI总线带宽(133兆字节每秒)和主机性能的限制；同时由于操作***具有冗余开销以增加稳定性故降低了磁盘读写操作的效率，使得记录速度不高，操作不方便。
发明内容
本发明要解决的技术问题：为了克服现有技术的不足，本发明利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条进行协同操作，可编程逻辑器件FPGA管脚丰富、内存条体积小、以及每添加一根内存条所需添加的信号线很少，再加上FPGA内部丰富的可编程逻辑资源使得该阵列的容量扩展十分容易；利用高速猝发的读写方式来实现高速高容量的图像数据记录，同时通过可编程逻辑单元FPGA来控制百兆网络模块来与远程计算机主机通信，进行命令的发送和接收以及数据的远程备份，从而实现了远程脱机记录的方案，提高了使用方便性。
本发明解决其技术问题所采用的技术方案是：一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件FPGA、百兆网络模块、DDR1内存条阵列模块、高速相机接口模块四部分组成，其中DDR1内存条阵列模块包含有N根DDR1内存条；此记录方法特征在于：利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作，同时利用高速猝发的读写方式来实现高速高容量的图像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案。
所述的内存条阵列协同操作指的是：同一时刻只能有一个内存条处于工作状态，进行高速读写，其余非工作状态的内存条处于自刷新状态以低功耗的状态等到工作命令的到来；可编程逻辑器件FPGA在***初始化阶段将第一根内存条置于工作状态，将其余内存条置于非工作状态；当第一根内存条操作完毕后可编程逻辑器件FPGA激活下一根内存条到工作状态并将工作完毕的内存条置于自刷新状态以低功耗的状态保持数据；依此类推，直到所有内存条都完成操作后全部置为非工作状态以等待下一次命令。
所述的高速猝发的读写方式指的是：为了提高内存条操作的效率即提高内存条平均读写速率，采用提高一次读写操作的数据量的方法；利用可编程逻辑器件FPGA在内存条一次读写操作中遍历了该内存条内部某一行(row)中的所有列(column)的1024存储单元的数据，然后在下一次的读写操作中遍历另一行(row)中的所有列(column)的1024存储单元的数据，由于每个单元存储位宽为64bit，从而完成了猝发长度为8K(1024*64bit)字节的高速数据操作。
本发明与现有技术相比具有如下优点：
1、本发明利用动态存储介质DDR1内存条的高速率读写特性，即工作频率在100MHZ以上，双倍速率操作，并行读写位宽64bit；采用可编程逻辑器件FPGA直接控制DDR1内存条读写操作；同时采用高速猝发读写方式，从而极大的提高了读写效率使得峰值持续记录速度到达了1.46G字节每秒，突破了传统记录方案的速率瓶颈，极大的提高了记录速度；
2、本发明提供了一种在硬件平台上利用可编程逻辑器件FPGA来控制多条DDR1内存条协同工作的方式实现了单板上高度集成一定容量的高速记录方案，具有容量扩展性好的优点。
3、本发明利用可编程逻辑器件FPGA来控制百兆网络模块从而实现了和远程计算机主机通信，极大的方便了命令和数据的传输，而实现了远程脱机记录的方案，远程操作更为方便。
附图说明
图1为基于内存条阵列的高速图像记录装置的结构示意图；
图2为基于内存条阵列的高速图像记录装置的DDR1内存条阵列模块的内部结构示意图；
图3为基于内存条阵列的高速图像记录装置的的可编程逻辑器件FPGA内部结构示意图。
具体实施方式
以下结合附图和具体实施方式详细介绍本发明。
一种基于内存条阵列的高速图像记录方法所涉及到的记录装置由可编程逻辑器件FPGA，DDR1内存条阵列模块，百兆网络模块，高速相机接口模块组成；如图1的虚线框内所示；其中DDR1内存条阵列模块，采用N个DDR1内存条组成内存条阵列模块，作为高速图像的存储介质，这里选取由4个DDR1内存条组成的内存条阵列模块，如图2所示；
其中可编程逻辑器件FPGA内部又包括：DDR1内存条阵列控制模块、百兆网络控制模块、图像接口模块如图3所示。
一种基于内存条阵列的高速图像记录方法采用上述装置，并利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的4根DDR1内存条协同操作，同时利用高速猝发的读写方式来实现高速高容量的图像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案。
其具体记录过程如下：计算机主机通过网线远程地向百兆网络模块发送记录命令，于是可编程逻辑器件FPGA内部的百兆网络控制模块接收该百兆网络模块数据并解析命令；然后产生控制信号告知可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块准备进入工作状态，与此同时百兆网络控制模块根据解析的命令告知可编程逻辑器件FPGA内部的图像接口模块接收高速相机接口模块送过来的图像数据以准备进行记录操作，可编程逻辑器件FPGA内部的图像接口模块负责从新一帧图像开始的时候将高速图像数据缓存进入该模块内部并将图像数据拼凑成为宽度为64bit的待操作数据，并通知可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块准备接收高速数据；当可编程逻辑器件FPGA内部的图像接口模块的缓存数据达到一次DDR1内存条阵列控制模块猝发写的数据量8K字节(内存条一列的数据量1024×8字节)的时候即开始数据记录，可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块不断判断可编程逻辑器件FPGA内部的图像接口模块内的图像缓存数据量从而不断地进行高速猝发记录，源源不断的将高速图像数据以猝发的方式记录到DDR1内存条阵列模块中处于工作状态中的内存条；当该条内存条写满数据的时候，可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块激活另外一条内存条并关闭当前工作中的内存条从而完成切换操作；激活的内存条继续进行高速数据写操作，而其余的内存条则处于自刷新状态；可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块则控制这4根DDR1内存条进行协调工作；当4根DDR1内存条都记录满或者都读空后计算机主机远程发出停止命令后，此时停止记录并等待计算机主机通过百兆网络模块远程发出备份命令或者重新发出记录命令；当备份命令到达后，可编程逻辑器件FPGA内部的DDR1内存条阵列控制模块将把DDR1内存条阵列模块中的数据送往百兆网络模块并通过网线传输到远程的计算机主机进行数据备份；通过百兆网络模块实现了和远程计算机主机的通信，极大的方便了命令和数据的传输，实现了远程脱机记录的方案，且此方法操作方便。
Claims (3)
1.一种基于内存条阵列的高速图像记录方法，基于此记录方法所采用的记录装置由可编程逻辑器件FPGA、百兆网络模块、DDR1内存条阵列模块、高速相机接口模块四部分组成，其中DDR1内存条阵列模块包含有N根DDR1内存条；此记录方法特征在于：利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作，同时利用高速猝发的读写方式来实现高速高容量的图像数据记录，利用百兆网络模块来与远程计算机主机通信，从而实现了远程脱机记录的方案。
2.根据权利要求1所述的一种基于内存条阵列的高速图像记录方法，其特征在于：所述的利用可编程逻辑器件FPGA控制DDR1内存条阵列模块中的N根DDR1内存条协同操作指的是：同一时刻只能有一个内存条处于工作状态，进行高速读写操作，其余非工作的内存条处于自刷新状态以低功耗的状态等到工作命令的到来；可编程逻辑器件FPGA在***初始化阶段将第一根内存条置于工作状态，将其余内存条置于非工作状态；当第一根内存条记录满或者读空后可编程逻辑器件FPGA激活下一根内存条到工作状态并将工作完毕的内存条置于自刷新状态以低功耗的状态保持数据；依此类推，直到所有内存条都完成操作后全部设置为非工作状态以等待下一次命令的到来。
3.根据权利要求1所述的一种基于内存条阵列的高速图像记录方法，其特征在于：所述的高速猝发的读写方式指的是：为了提高内存条操作的效率即提高内存条平均读写速率，采用提高一次读写操作的数据量的方法；利用可编程逻辑器件FPGA在内存条一次读写操作中遍历了该内存条内部某一行(row)中的所有列(column)的1024存储单元的数据，然后在下一次的读写操作中遍历另一行(row)中的所有列(column)的1024存储单元的数据，由于每个单元存储位宽为64bit，从而完成了猝发长度为8K(1024*64bit)字节的高速数据操作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100567897A CN101222600A (zh) | 2008-01-24 | 2008-01-24 | 一种基于内存条阵列的高速图像记录方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2008100567897A CN101222600A (zh) | 2008-01-24 | 2008-01-24 | 一种基于内存条阵列的高速图像记录方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101222600A true CN101222600A (zh) | 2008-07-16 |
Family
ID=39632149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2008100567897A Pending CN101222600A (zh) | 2008-01-24 | 2008-01-24 | 一种基于内存条阵列的高速图像记录方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101222600A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102098562A (zh) * | 2010-12-17 | 2011-06-15 | 中国科学院长春光学精密机械与物理研究所 | 高速图像实时无损记录存储回放装置 |
| CN103019324A (zh) * | 2012-12-26 | 2013-04-03 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
| CN111182224A (zh) * | 2020-01-20 | 2020-05-19 | 同济大学 | 一种基于主从控制的高速传感器*** |
| CN112817767A (zh) * | 2021-02-24 | 2021-05-18 | 上海交通大学 | 分离可组合式架构下的图计算工作集优化实现方法及*** |
-
2008
- 2008-01-24 CN CNA2008100567897A patent/CN101222600A/zh active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102098562A (zh) * | 2010-12-17 | 2011-06-15 | 中国科学院长春光学精密机械与物理研究所 | 高速图像实时无损记录存储回放装置 |
| CN102098562B (zh) * | 2010-12-17 | 2012-11-07 | 中国科学院长春光学精密机械与物理研究所 | 高速图像实时无损记录存储回放装置 |
| CN103019324A (zh) * | 2012-12-26 | 2013-04-03 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
| CN103019324B (zh) * | 2012-12-26 | 2015-08-12 | 无锡江南计算技术研究所 | 内存能力增强的可重构微服务器 |
| CN111182224A (zh) * | 2020-01-20 | 2020-05-19 | 同济大学 | 一种基于主从控制的高速传感器*** |
| CN112817767A (zh) * | 2021-02-24 | 2021-05-18 | 上海交通大学 | 分离可组合式架构下的图计算工作集优化实现方法及*** |
| CN112817767B (zh) * | 2021-02-24 | 2021-11-16 | 上海交通大学 | 分离可组合式架构下的图计算工作集优化实现方法及*** |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101446924B (zh) | 一种数据存储及获取方法、*** | |
| US6553449B1 (en) | System and method for providing concurrent row and column commands | |
| CN206557767U (zh) | 一种基于乒乓操作结构控制数据缓存的缓存*** | |
| CN113553277A (zh) | 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置 | |
| US20040243894A1 (en) | Method and systems for providing data replay, reprocess and retrigger functions in an analyzer | |
| CN102098562B (zh) | 高速图像实时无损记录存储回放装置 | |
| CN101740102B (zh) | 一种多通道闪存芯片阵列结构及其写入和读出方法 | |
| CN113946297B (zh) | 基于FPGA和PCIe的光纤数据采集存储***及方法 | |
| CN112650448B (zh) | 一种基于fpga的大数据量存储文件管理方法 | |
| CN209842608U (zh) | 一种基于fpga fifo模块的ddr3存储器控制 | |
| CN102243615B (zh) | 一种支持音视频帧存储的内存缓冲管理方法 | |
| CN101222600A (zh) | 一种基于内存条阵列的高速图像记录方法 | |
| CN101729836A (zh) | 一种底端采集器的录像方法 | |
| CN111739569B (zh) | 一种边读边写的sdram控制***及控制方法 | |
| CN103577125A (zh) | 一种应用于高端磁盘阵列的跨控制器组写镜像方法和装置 | |
| CN101521807B (zh) | 一种传输流平滑处理的方法、***及数字电视前端设备 | |
| US20240021239A1 (en) | Hardware Acceleration System for Data Processing, and Chip | |
| CN204291206U (zh) | 一种基于闪存阵列的高清视频数据记录仪 | |
| CN201156799Y (zh) | 一种基于内存条阵列的高速图像记录装置 | |
| CN111338983B (zh) | 一种高速数据缓存结构及方法 | |
| CN108134912A (zh) | 一种视频流转换方法 | |
| CN111966628A (zh) | 一种多核组合式大容量数据同步存储方法 | |
| CN103150129B (zh) | PXIe接口Nand Flash数据流盘存取加速方法 | |
| CN116662216A (zh) | 一种跨模块的高速数据流连续回放处理方法 | |
| CN102571535B (zh) | 一种数据延迟装置、方法及通信*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080716 |