CN101222222A - 信号清洁电路 - Google Patents
信号清洁电路 Download PDFInfo
- Publication number
- CN101222222A CN101222222A CNA2007100365087A CN200710036508A CN101222222A CN 101222222 A CN101222222 A CN 101222222A CN A2007100365087 A CNA2007100365087 A CN A2007100365087A CN 200710036508 A CN200710036508 A CN 200710036508A CN 101222222 A CN101222222 A CN 101222222A
- Authority
- CN
- China
- Prior art keywords
- circuit
- process unit
- delay process
- input
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Abstract
一种信号清洁电路,用于对电路中毛刺、噪声和上升/下降沿抖动的消除,基本结构由“与逻辑”实现单元和延时处理单元组成,通过增加串联的延时处理单元、级联的基本结构,以及改进或增加交叉连接的并行结构可以组成新的更完善的改进型信号清洁电路,通过改进为清洁电路模块-反向-清洁电路模块-反向的连接方式,可以同时消除叠加在低电平上的正向尖冲毛刺和叠加在高电平上的负向尖冲毛刺。该电路可以用分立元件或集成电路实现,能够有效的去除电路中的毛刺、噪声和上升/下降沿抖动,有效防止由于各种干扰造成电路逻辑的紊乱,保证电路的正常无误的工作。该电路简单可靠,实用性强。
Description
技术领域
本发明涉及一种信号清洁电路,其作用是清除电路,特别是数字电路中各种干扰信号,包括毛刺、噪声和上升/下降沿抖动等。
背景技术
在数字电路和模拟电路当中,因环境或电路自身原因形成的毛刺、噪声和沿抖动是一个令人头痛的问题,尤其是在集成电路发展的亚微米技术领域时在数字电路中这一问题就越发的突出了起来,在一些对信号非常敏感的电路,例如异步电路,由于没有受到时钟的控制,作为输入噪声进入电路内部的毛刺、噪声和沿抖动将对逻辑的读取造成紊乱,使得数据传输出现错误,从而干扰到输出信号的正确与稳定。尤其是实现置位功能的set信号和实现复位功能的reset信号,对电路进行全局控制,一旦受到毛刺、噪声和沿抖动的干扰,对于整个电路的工作可能会造成致命的影响。
现今解决这一技术问题的普遍做法,主要有三种不同的思路:
1在PCB板上增加一些元器件,诸如在电路中增加滤波电容,或者在电路与地之间增加耦合电容。这一做法难于应用在数字电路上,即使在模拟电路中,增加的元器件也有着各自应用频率范围,当电路输入信号超出了频率范围,对毛刺、噪声和沿抖动的消除作用将会显著下降;同时这一做法需要根据不同的电路作不同的设计调整,不仅繁琐,而且易于出错。
2通过在电路中增加触发器。由于触发器在时钟到达时才输入数据,而毛刺、噪声和沿抖动如果不影响时钟到达时的瞬时数值的读取,则可以无差错的去除毛刺、噪声和沿抖动。但是同样也存在另一种情形,即时钟到达时恰好采集到毛刺或噪声信号,从而将其当作有用的输入信号进行处理。该电路是否去除毛刺、噪声和沿抖动不能为电路所控制,是一种随机的过程,并不能保证毛刺、噪声和沿抖动的完全去除。
3根据电路完成的功能在电路当中增加逻辑门。这一做法能够根据实际的需要设计不同的电路,设计的好坏直接影响到毛刺、噪声和沿抖动的去除效果,因此受到人为因素的影响很大;同时,这一做法针对于不同的电路,需要进行不同的设计,占用了大量的时间和资源,延长了产品的开发周期。
基于这样的应用,提供一种实现电路简单、稳定性高、实用性强、能够独立使用的信号清洁电路,能同时应用于集成电路和分立元件电路的各种场合,是电路设计,特别是数字电路设计的迫切需要。
发明内容
本发明的目的是为了解决上述问题,提供一种实现电路简单可靠、实用性强的信号清洁电路。
本发明是通过如下的技术方案来实现的:
一种信号清洁电路,基本结构包括:
延时处理单元,输入端连接电路输入端IN,输出端连接“与逻辑”实现单元的输入端B;“与逻辑”实现单元,有两个输入端和一个输出端,输入端A连接电路输入端,输入端B连接延时处理单元的输出端,其输出端即为信号清洁电路输出端OUT。
所述信号清洁基本电路中的延时处理单元,可以用多种方法实现,包括但不限于以下方法中的一种,或者几种方法的任意组合:
由逻辑门组成的门延时电路,例如偶数个非门串联;
由一个或数个驱动门形成的门延时电路;
由电阻和/或电容、电感形成RC、RLC等延时网络;
由一个或数个串联时序逻辑电路组成的延时可控处理单元,精确控制通路上的时延,如锁存器、触发器、延迟锁相环等。
所述信号清洁基本电路中“与逻辑”实现单元,可以用多种方法实现,包括但不限于以下方法中的一种,或者几种方法的任意组合;
逻辑门组合,如与门,或者与非门-非门,或者其他根据德摩根律及其他数字逻辑定律和与逻辑等同的电路实现方式;
线与方式的电路组合。
上述信号清洁基本电路中的延时处理单元和“与逻辑”实现单元,可以采用分立元件予以实现,也可以采用集成电路方式予以实现。
在以上基本电路的基础上,通过不同的改进或增加,可以构成更为完善的改进型信号清洁电路:
通过增加延时处理单元,由多个延时处理单元串联构成的第一改进型信号清洁电路,使得延时增加,提高对毛刺、噪声和沿抖动去除的稳定性。
通过多个该电路基本结构的级联构成的第二改进型信号清洁电路,增加延时和相与的次数,进一步提高对毛刺、噪声和沿抖动去除的稳定性。
通过改进或增加对称的交叉连接并行结构电路构成第三信号清洁电路,能够使位于输入信号的上升沿和/或下降沿的抖动得到很好的消除,具体的实现电路可以为任意一种方式,或者几种方式的任意组合,包括串联、并联、串联和并联结合的混合连接等:
交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端;
交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN1和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN1的反向输入信号和第一或非门NOR1的输出端;
在交叉连接的与非门输出端增加延时处理单元形成的新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的或非门输出端增加延时处理单元形成的新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两与非门中的反相器和第二与非门间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两或非门中的反相器和第二或非门间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两与非门中的第一反相器NOT1和第二与非门NAND2间增加延时处理单元,同时在第二与非门的输出端增加延时处理单元,形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两或非门中的第一反相器NOT1和第二或非门NOR2间增加延时处理单元,,同时在第二与非门的输出端增加延时处理单元,形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,同时在第二与非门的输出端增加延时处理单元,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,同时在第二与非门的输出端增加延时处理单元,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
通过增加非对称的交叉连接并行结构电路构成的第四改进型信号清洁电路,能够提高各种情形下毛刺、噪声和沿抖动被消除的质量,具体实现电路结构可为以下任意一种方式,或者几种方式的任意组合,包括串联、并联、串联和并联结合的混合连接等::
交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致;
交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN1和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN1的反向输入信号和第一或非门NOR1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致;
c在交叉连接的两与非门中的第一反相器NOT1和第二与非门NAND2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
d在交叉连接的两或非门中的第一反相器NOT1和第二或非门NOR2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
e在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
f在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致。
上述各种信号清洁电路,能够滤除噪声、沿抖动和叠加在低电平上的正向尖冲毛,而这些是信号电路中的主要干扰源。但是在一些情况下,还会出现叠加在高电平上的负向尖冲毛刺。通过改进为清洁电路模块-反向-清洁电路模块-反向的连接方式,可以同时消除叠加在低电平上的正向尖冲毛刺和叠加在高电平上的负向尖冲毛刺,解决上述技术问题。清洁电路模块可以是前述的信号清洁基本电路或第一、二、三、四改进型的任意一种。该连接具体实现包括以下任意一种方式:
a两个不同的清洁模块,第二清洁模块的延时处理单元的延时是第一清洁模块延时处理单元延时的两倍以上。第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
b三个相同的清洁模块,第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第三清洁模块的输入,第三清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
本发明信号清洁电路较之传统方法,减少了对元器件的参数计算,提高了可复制性,能够用于集成电路和分立元件的不同场合,电路简单可靠,实用性强。
下面参照附图结合实施例对本发明进行进一步说明。
附图说明
图1是本发明信号清洁电路功能示意图
图2是本发明信号清洁电路基本原理框图。
图3是本发明信号清洁电路中延时处理单元的电路原理图。
图4是本发明信号清洁电路中“与逻辑”实现单元的电路原理图。
图5是本发明信号清洁电路第一改进型的电路原理框图。
图6是本发明信号清洁电路第二改进型的电路原理框图。
图7是本发明信号清洁电路第三改进型的电路原理框图。
图8是本发明信号清洁电路第四改进型的电路原理框图。
图9是本发明信号清洁电路改进为清洁电路模块-反向-清洁电路模块-反向连接方式的电路原理框图。
具体实施方式
请参考图1,为本发明信号清洁电路的功能示意图,图中分别显示了正常情况下电路的信号波形和受到毛刺、噪声、上升沿和下降沿抖动干扰的信号波形图。本设计信号清洁电路的功能就是要将受到干扰的信号波形中的毛刺、噪声和各种沿抖动消除,恢复成为正常情况下电路的信号波形。
在图1中分别显示了各种典型干扰的在波形上的造成的影响,包括:
毛刺11,一般呈向上或向下的尖冲状,持续时间极短;
噪声14,一般是持续时间稍长,频带较宽,幅值较之毛刺较小;
沿抖动,分为上升沿抖动12和下降沿抖动13,出现在信号由逻辑低电平跳变到逻辑高电平,或者由逻辑高电平跳变到逻辑低电平时,使上升沿或下降沿波形呈现剧烈的高低变化。
请参考图2,为本发明信号清洁电路的基本原理框图,包括:
延时处理单元1,输入端连接电路输入端IN,输出端连接“与逻辑”实现单元2的输入端B;“与逻辑”实现单元2,有两个输入端和一个输出端,输入端A连接电路输入端,输入端B连接延时处理单元1的输出端,其输出端即为信号清洁电路输出端OUT。
当含有毛刺、噪声和沿抖动的外加输入信号从IN端进入电路时,由于延时处理单元的作用,毛刺、噪声和沿抖动将延迟若干时间到达“与逻辑”实现单元。只要合理设置延时处理单元的参数,则输入的A、B两端的毛刺、噪声和沿抖动将会错开出现。
请参考图3,为本发明信号清洁电路中延时处理单元的电路原理图,可以用多种方法实现,包括但不限于以下方法中的一种,或者几种方法的任意组合:
由逻辑门组成的门延时电路,例如偶数个非门串联;
由一个或数个驱动门组成的门延时电路;
由电阻和/或电容、电感形成RC、RLC等延时网络;
由一个或数个串联锁存器形成锁存延时。
图3(a)表示本发明信号清洁电路中延时处理单元的第一实施例,由逻辑门组成的门延时电路构造的延时处理单元,该图具体实现形式为不限数目的偶数个非门的串联,但逻辑门的实现并不限于此一种方法,而是根据德摩根律或其他逻辑定律得到的任何一种逻辑门实现方式。该图的原理在于偶数个反相器非门串联后得到的输出和输入一致,但由于门电路自身的开启和关断需要延迟时间,所以输出的波形会延迟一定时间。具体接入的非门个数,将由门的延迟时间和毛刺、噪声和沿抖动的持续时间来决定。
图3(b)表示本发明信号清洁电路中延时处理单元的第二实施例,由一个或数个NMOS开关管串联成传输门构成的延时处理单元,NMOS开关管栅极连接高电平VX。具体接入的传输门个数,将由门的延迟时间和毛刺、噪声和沿抖动的持续时间来决定。
图3(c)表示本发明信号清洁电路中延时处理单元的第三实施例,由一个或数个PMOS开关管串联成传输门构成的延时处理单元,PMOS开关管栅极连接低电平VY。具体接入的传输门个数,将由门的延迟时间和毛刺、噪声和沿抖动的持续时间来决定。
图3(d)表示本发明信号清洁电路中延时处理单元的第四实施例,由一个或数个成对的PMOS和NMOS开关管串联成传输门构成的延时处理单元,NMOS开关管栅极连接高电平VX,PMOS开关管栅极连接低电平VY。具体接入的传输门个数,将由门的延迟时间和毛刺、噪声和沿抖动的持续时间来决定。
图3(e)表示本发明信号清洁电路中延时处理单元的第五实施例,由电阻和/或电容、电感形成RC、RLC等延时网络构成的延时处理单元,具体电路实现形式不限于图中连接方式。
图3(f)表示本发明信号清洁电路中延时处理单元的第六实施例,由串联的一个或数个D触发器形成的可以由时钟精确控制的延时可控处理单元,所有控制时钟可以采用同一时钟,也可以采用不同时钟。
图3(g)表示本发明信号清洁电路中延时处理单元的第七实施例,由串联的一个或数个锁存器形成的可以由时钟精确控制的延时可控处理单元,所有控制时钟可以采用同一时钟,也可以采用不同时钟。
图3(h)表示本发明信号清洁电路中延时处理单元的第八实施例,由串联的一个或数个延迟锁相环(DLL)形成的可以由时钟精确控制的延时可控处理单元,所有控制时钟可以采用同一时钟,也可以采用不同时钟。
请参考图4,为本发明信号清洁电路中“与逻辑”实现单元的电路原理图,可以用多种方法实现,包括但不限于以下方法:
逻辑门组合,如与门,或者与非门-非门,或者其他根据德摩根律及其他数字逻辑定律和与逻辑等同的电路实现方式;
线与方式的电路组合。
图4(a)表示本发明信号清洁电路中“与逻辑”实现单元的第一实施例,使用与门实现该单元。
图4(b)表示本发明信号清洁电路中“与逻辑”实现单元的第二实施例,使用一个与非门串联一个反相器实现该单元。
以上两实施例均为逻辑门实现该单元的多种方法中的一种。由于数字电路中德摩根定律及其他定律的易推广性,该单元实现具体实现还可以采取其他和AB相与的等同方式,这些方式均可通过数字电路中德摩根律和其他运算法则化简为AB相与的形式。这些等同方式实现与逻辑均在本实用新型保护范围之列。
图4(c)表示本发明信号清洁电路中“与逻辑”实现单元的第三实施例,使用线与方式的电路组合构造“与逻辑”实现单元的实施例。由于两条线A、B输出直接接在一起,因而只要A、B中有一个是低电平,输出OUT就是低电平。由于A、B的毛刺、噪声和沿抖动不能同时到达“与逻辑”实现单元,因此线与电路不会将毛刺、噪声和沿抖动传递到OUT输出端。以上的电路对于叠加在低电平上的正方向毛刺、噪声和沿抖动可以起到很好的消除效果,而对于叠加在高电平上的负方向毛刺、噪声和沿抖动效果则略为逊色。为了解决这一问题,在前述毛刺、噪声和沿抖动消除基本电路的基础上,通过对结构的调整和电路的增加,可以提出几种改进型的毛刺、噪声和沿抖动消除电路。
请参考图5,为本发明信号清洁电路第一改进型的电路原理框图,由一个“与逻辑”实现单元和N个延时处理单元组成,其中的N个延时处理单元串联而成,前一延时处理单元的输出作为后一延时处理单元的输入。该电路中延时处理单元的具体电路实现方式与信号清洁电路基本结构的延时处理单元实现方式一致。
假定串联的延时处理单元共有N个,从输入IN端至“与逻辑”实现单元B端的延时处理单元的延时参数分别为t1,t2,……tn。则串联的延时处理单元总延时为:
T=t1+t2+……tn。
这一延时的增加能够更好的保证毛刺、噪声和沿抖动被错开到达“与逻辑”实现单元,增加毛刺、噪声和沿抖动去除的几率。
请参考图6,为本发明信号清洁电路第二改进型的电路原理框图,将多个毛刺、噪声和沿抖动去除电路的基本结构以级联方式串联,每一基本结构的输出端作为下一基本结构的输入端。该电路中延时处理单元的具体电路实现方式与信号清洁电路基本结构的延时处理单元实现方式一致。
假定毛刺、噪声和沿抖动消除电路基本结构共有N个,每一个基本结构的延时处理单元的延时参数分别为t1,t2,……tn。
第一级基本结构的”与逻辑”实现单元输入端A、B波形及毛刺、噪声和沿抖动的到达时间相差t1,经过A、B的相与操作,输出端OUT1得到的波形较之IN段的波形,除了时间上的延迟,高电平持续时间减少了t1。由于第一级基本结构的输出端OUT直接作为第二级基本结构的输入端,同理,第二级输出端OUT2波形高电平持续时间减少了t2。N个级联的基本结构,使最终输出端OUT输出波形的高电平较之最初输入端IN持续时间减少了;
T=t1+t2+……tn。
基于这样的结构,每一组毛刺、噪声和沿抖动消除电路都均能在上一组基本单元的基础上进行毛刺、噪声和沿抖动的消除,从而提高了毛刺、噪声和沿抖动去除的可靠性。
请参考图7,为本发明信号清洁电路第三改进型的电路原理框图,该改进型电路能够使靠近输入信号的上升沿和/或下降沿的毛刺、噪声和沿抖动得到很好的消除。
图7(a)为本发明信号清洁电路第三改进型的第一实施例,由两个交叉连接的与非门及一个反相器组成,具体实现方式为:交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端;
当输入信号IN1为上升沿时,由于反相器NOT和与非门NAND2本身的延迟作用,与非门NAND1的两输入端波形到达时间不同,临近上升沿的一段波形中如果具有毛刺、噪声和沿抖动,则不能通过与非门NAND1传输至输出端OUT1;同理,当输入信号IN1为下降沿时,临近下降沿的一段波形如果具有毛刺、噪声和沿抖动,也不能传输至输出端OUT1。
图7(b)为本发明信号清洁电路第三改进型的第二实施例,由两个交叉连接的或非门及一个反相器组成,具体实现方式为:交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN1和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN1的反向输入信号和第一或非门NOR1的输出端;
该实施例原理与图7(a)的原理基本一致,均保证临近上升沿和下降沿的毛刺、噪声和沿抖动不能到达OUT2端。
图7(c)为本发明信号清洁电路第三改进型的第三实施例,在图7(a)的基础上增加了两个延时处理单元。两个延时处理单元分别连接在与非门的输出端,单元和与非门作为一个整体交叉连接。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(a)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(d)为本发明信号清洁电路第三改进型的第四实施例,在图7(b)的基础上增加了两个延时处理单元。两个延时处理单元分别连接在或非门的输出端,单元和或非门作为一个整体交叉连接。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(b)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(e)为本发明信号清洁电路第三改进型的第五实施例,在图7(a)的基础上增加了一个延时处理单元,连接在反相器和第二与非门的输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(a)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(f)为本发明信号清洁电路第三改进型的第六实施例,在图7(b)的基础上增加了一个延时处理单元,连接在反相器和第二或非门的输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(b)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(g)为本发明信号清洁电路第三改进型的第七实施例,在图7(a)的基础上增加了一个延时处理单元,连接在第一反相器NOT与信号输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(a)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(h)为本发明信号清洁电路第三改进型的第八实施例,在图7(b)的基础上增加了一个延时处理单元,连接在第一反相器NOT与信号输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(b)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(i)为本发明信号清洁电路第三改进型的第九实施例,综合了图7(c)和图7(e)的优点,具体方法是在图7(c)的基础上增加了一个延时处理单元,连接在第一反相器NOT1和第二与非门NAND2之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(a)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(j)为本发明信号清洁电路第三改进型的第十实施例,综合了图7(d)和图7(f)的优点,具体方法是在图7(d)的基础上增加了一个延时处理单元,连接在第一反相器NOT1和第二或非门NOR2之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(b)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(k)为本发明信号清洁电路第三改进型的第九实施例,综合了图7(c)和图7(g)的优点,具体方法是在图7(c)的基础上增加了一个延时处理单元,连接在第一反相器NOT1和信号输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(a)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
图7(l)为本发明信号清洁电路第三改进型的第十实施例,综合了图7(d)和图7(h)的优点,具体方法是在图7(d)的基础上增加了一个延时处理单元,连接在第一反相器NOT1和信号输入端之间。延时处理单元的具体电路组成方式均与前述延时处理单元一致。
该电路的原理与图7(b)原理一致,只是通过增加延时处理单元,增加了对邻近上升沿/下降沿的毛刺、噪声和沿抖动的覆盖范围,扩大了临近毛刺、噪声和沿抖动消除电路对毛刺、噪声和沿抖动的应用效果。
请参考图8,为本发明信号清洁电路第四改进型的电路原理框图。该改进型通过增加非对称临界毛刺、噪声和沿抖动消除电路,能够提高各种情形下毛刺、噪声和沿抖动被消除的质量。
图8(a)为本发明信号清洁电路第四改进型的第一实施例,具体实现为:交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致。
图8(b)为本发明信号清洁电路第四改进型的第二实施例,具体实现为:交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN1和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN1的反向输入信号和第一或非门NOR1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致;
由于图8的设计破坏了原有的对称结构,充分拉开了毛刺、噪声和沿抖动到达两与非门/或非门的时间差,从而保证了毛刺、噪声和沿抖动的充分消除。
在以上两实施例的基础上,通过增加第一反相器之前或之后的延时处理单元,可以进一步拉开毛刺、噪声和沿抖动到达的时间差,从而更好的消除毛刺、噪声和沿抖动。
图8(c)为本发明信号清洁电路第四改进型的第三实施例,在图8(a)交叉连接的两与非门电路基础上增加了延时处理单元,该单元位于第一反相器NOT1和第二与非门NAND2之间,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
图8(d)为本发明信号清洁电路第四改进型的第四实施例,在图8(b)交叉连接的两或非门电路的基础上增加了延时处理单元,该单元位于第一反相器NOT1和第二或非门NOR2之间,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
图8(e)为本发明信号清洁电路第四改进型的第五实施例,在图8(a)交叉连接的两与非门电路的基础上增加了延时处理单元,该单元位于第一反相器NOT1之前,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
图8(f)为本发明信号清洁电路第四改进型的第六实施例,在图(b)交叉连接的两或非门电路的基础上增加了延时处理单元,该单元位于第一反相器NOT1之前,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致。
请参考图9,为本发明信号清洁电路改进为清洁电路模块-反向-清洁电路模块-反向连接方式的电路原理框图。清洁电路模块可以是前述的信号清洁基本电路或第一、二、三、四改进型的任意一种。
图9(a)为本发明信号清洁电路改进为清洁电路模块-反向-清洁电路模块-反向连接方式的第一实施例,具体实现为;a两个不同的清洁模块,第二清洁模块的延时处理单元的延时是第一清洁模块延时处理单元延时的两倍以上。第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
图9(a)为本发明信号清洁电路改进为清洁电路模块-反向-清洁电路模块-反向连接方式的第一实施例,具体实现为:三个相同的清洁模块,第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第三清洁模块的输入,第三清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
通过改进为清洁电路模块-反向-清洁电路模块-反向的连接方式,可以同时消除叠加在低电平上的正向尖冲毛刺和叠加在高电平上的负向尖冲毛刺,从而确保电路中各种毛刺、噪声和上升/下降沿抖动均得以消除。
本发明信号清洁电路可以应用于各种电子线路,特别是精度要求较高的数字电路当中,在分立元件电路和集成电路中都有着广泛的应用。
Claims (9)
1.一种信号清洁电路,其特征在于,基本结构包括:
延时处理单元1,输入端连接电路输入端IN,输出端连接“与逻辑”实现单元2的输入端B;“与逻辑”实现单元2,有两个输入端和一个输出端,输入端A连接电路输入端,输入端B连接延时处理单元1的输出端,其输出端即为信号清洁电路输出端OUT。
2.根据权利要求1所述的信号清洁电路,其特征在于,所述的延时处理单元,可以用多种方法实现,包括但不限于以下方法中的一种,或者几种方法的任意组合:
由逻辑门组成的门延时电路,例如偶数个非门串联;
由一个或数个传输门形成的门延时电路;
由电阻和/或电容、电感形成RC、RLC等延时网络;
由一个或数个串联时序逻辑电路组成的延时可控处理单元,精确控制通路上的时延,如锁存器、触发器、延迟锁相环等。
3.根据权利要求1所述的信号清洁电路,其特征在于,所述的“与逻辑”实现单元,可以用多种方法实现,包括但不限于以下方法中的一种,或者几种方法的任意组合:
逻辑门组合,如与门,或者与非门-非门,或者其他根据德摩根律及其他数字逻辑定律和“与逻辑”等同的电路实现方式;
线与方式的电路组合。
4.根据权利要求1所述的信号清洁电路,其特征在于,所述的延时处理单元和“与逻辑”实现单元,可以采用分立元件于以实现,也可以采用集成电路方式予以实现。
5.根据权利要求1所述的信号清洁电路,其特征在于,通过增加延时处理单元,由多个延时处理单元串联构成的第一改进型信号清洁电路,使得延时增加,提高对毛刺、噪声和上升/下降沿抖动去除的稳定性。
6.根据权利要求1所述的信号清洁电路,其特征在于,通过多个该电路基本结构的级联构成的第二改进型信号清洁电路,增加延时和相与的次数,进一步提高对毛刺、噪声和上升/下降沿抖动去除的稳定性。
7.根据权利要求1、5、6所述的信号清洁电路,其特征在于,通过改进或增加对称的交叉连接并行结构电路构成第三改进型信号清洁电路,能够使位于输入信号的上升沿和/或下降沿的抖动得到很好的消除,具体的实现电路可以为以下任意一种方式,或者几种方式的任意组合,包括串联、并联、串联和并联结合的混合连接等:
a交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端;
b交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN2和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN2的反向输入信号和第一或非门NOR1的输出端;
c在交叉连接的两与非门输出端增加延时处理单元形成的新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
d在交叉连接的两或非门输出端增加延时处理单元形成的新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
e在交叉连接的两与非门中的第一反相器NOT1和第二与非门NAND2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
f在交叉连接的两或非门中的第一反相器NOT1和第二或非门NOR2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
g在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
h在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
i在交叉连接的两与非门中的第一反相器NOT1和第二与非门NAND2间增加延时处理单元,同时在第二与非门的输出端增加延时处理单元,形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
j在交叉连接的两或非门中的第一反相器NOT1和第二或非门NOR2间增加延时处理单元,同时在第二与非门的输出端增加延时处理单元,形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
k在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,同时在第二与非门的输出端增加延时处理单元,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
l在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,同时在第二与非门的输出端增加延时处理单元,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
8.根据权利要求1、5、6所述的信号清洁电路,其特征在于,通过增加非对称的交叉连接并行结构电路构成的第四改进型信号清洁电路,能够提高各种情形下毛刺、噪声和沿抖动被消除的质量,具体实现电路结构可为以下任意一种方式,或者几种方式的任意组合,包括串联、并联、串联和并联结合的混合连接等:
a交叉连接的两与非门,第一与非门NAND1的输入端为信号输入端IN1和第二与非门NAND2的输出端,第二与非门NAND2的输入端为信号输入IN1的反向输入信号和第一与非门NAND1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致;
b交叉连接的两或非门,第一或非门NOR1的输入端为信号输入端IN1和第二与或门NOR2的输出端,第二或非门NOR2的输入端为信号输入IN1的反向输入信号和第一或非门NOR1的输出端,第二与非门后接延时处理单元,从而形成不对称电路,延时处理单元的具体实现方式与信号清洁电路基本结构的延时处理单元实现方式一致。
c在交叉连接的两与非门中的第一反相器NOT1和第二与非门NAND2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
d在交叉连接的两或非门中的第一反相器NOT1和第二或非门NOR2间增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
e在交叉连接的两与非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致;
f在交叉连接的两或非门中的第一反相器NOT1之前增加延时处理单元形成新的连接电路,增加的延时处理单元具体电路组成与基本结构的延时处理单元组成方法一致。
9.根据权利要求1、5、6、7、8所述的信号清洁电路,其特征在于,通过改进为清洁电路模块-反向-清洁电路模块-反向的连接方式,可以同时消除叠加在低电平上的正向尖冲毛刺和叠加在高电平上的负向尖冲毛刺,其中清洁电路模块可以是前述的信号清洁基本电路或第一、二、三、四改进型的任意一种,该连接具体实现包括以下任意一种方式:
a两个不同的清洁模块,第二清洁模块的延时处理单元的延时是第一清洁模块延时处理单元延时的两倍以上。第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
b三个相同的清洁模块,第一清洁模块的输出连接第一反向器的输入,第一反向器的输出连接第二清洁模块的输入,第二清洁模块的输出连接第三清洁模块的输入,第三清洁模块的输出连接第二反向器的输入,第二反向器的输出作为电路的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100365087A CN101222222A (zh) | 2007-01-12 | 2007-01-12 | 信号清洁电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2007100365087A CN101222222A (zh) | 2007-01-12 | 2007-01-12 | 信号清洁电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101222222A true CN101222222A (zh) | 2008-07-16 |
Family
ID=39631846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100365087A Pending CN101222222A (zh) | 2007-01-12 | 2007-01-12 | 信号清洁电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101222222A (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102831092A (zh) * | 2011-06-14 | 2012-12-19 | 上海华虹集成电路有限责任公司 | Usb全速设备数据信号同步电路 |
CN104518755A (zh) * | 2013-09-27 | 2015-04-15 | 无锡华润微电子有限公司 | 数字电路噪声滤波器及数字滤波方法 |
CN106253880A (zh) * | 2016-08-23 | 2016-12-21 | 格科微电子(上海)有限公司 | 防止逻辑信号误翻转的电路 |
CN106330178A (zh) * | 2015-07-02 | 2017-01-11 | 龙芯中科技术有限公司 | 数字延时锁相环及控制数字延时锁相环的方法 |
CN109343158A (zh) * | 2018-12-10 | 2019-02-15 | 安徽沃特水务科技有限公司 | 一种防雨量漏报和多报型遥测终端机 |
CN109714025A (zh) * | 2018-12-26 | 2019-05-03 | 中国科学技术大学 | 自恢复机制的抗单粒子翻转与瞬态扰动的d触发器结构 |
CN111510126A (zh) * | 2020-04-30 | 2020-08-07 | 深圳芯能半导体技术有限公司 | 高压集成电路及其输出控制电路 |
CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
CN111865271A (zh) * | 2020-07-14 | 2020-10-30 | 江苏应能微电子有限公司 | 一种延时电路、方法、防止信号误触发电路和集成电路 |
CN111884664A (zh) * | 2020-07-14 | 2020-11-03 | 牛芯半导体(深圳)有限公司 | 信号毛刺消除电路和信号检测电路 |
WO2024119698A1 (zh) * | 2022-12-05 | 2024-06-13 | 上海裕芯电子科技有限公司 | 一种用于轻触开关的增强型消抖电路 |
-
2007
- 2007-01-12 CN CNA2007100365087A patent/CN101222222A/zh active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102831092B (zh) * | 2011-06-14 | 2016-12-28 | 上海华虹集成电路有限责任公司 | Usb全速设备数据信号同步电路 |
CN102831092A (zh) * | 2011-06-14 | 2012-12-19 | 上海华虹集成电路有限责任公司 | Usb全速设备数据信号同步电路 |
CN104518755A (zh) * | 2013-09-27 | 2015-04-15 | 无锡华润微电子有限公司 | 数字电路噪声滤波器及数字滤波方法 |
CN106330178B (zh) * | 2015-07-02 | 2019-02-19 | 龙芯中科技术有限公司 | 数字延时锁相环及控制数字延时锁相环的方法 |
CN106330178A (zh) * | 2015-07-02 | 2017-01-11 | 龙芯中科技术有限公司 | 数字延时锁相环及控制数字延时锁相环的方法 |
CN106253880A (zh) * | 2016-08-23 | 2016-12-21 | 格科微电子(上海)有限公司 | 防止逻辑信号误翻转的电路 |
CN109343158B (zh) * | 2018-12-10 | 2020-12-15 | 安徽沃特水务科技有限公司 | 一种防雨量漏报和多报型遥测终端机 |
CN109343158A (zh) * | 2018-12-10 | 2019-02-15 | 安徽沃特水务科技有限公司 | 一种防雨量漏报和多报型遥测终端机 |
CN109714025A (zh) * | 2018-12-26 | 2019-05-03 | 中国科学技术大学 | 自恢复机制的抗单粒子翻转与瞬态扰动的d触发器结构 |
CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
CN111722020B (zh) * | 2019-03-18 | 2023-03-14 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
CN111510126A (zh) * | 2020-04-30 | 2020-08-07 | 深圳芯能半导体技术有限公司 | 高压集成电路及其输出控制电路 |
CN111865271A (zh) * | 2020-07-14 | 2020-10-30 | 江苏应能微电子有限公司 | 一种延时电路、方法、防止信号误触发电路和集成电路 |
CN111884664A (zh) * | 2020-07-14 | 2020-11-03 | 牛芯半导体(深圳)有限公司 | 信号毛刺消除电路和信号检测电路 |
CN111884664B (zh) * | 2020-07-14 | 2022-02-08 | 牛芯半导体(深圳)有限公司 | 信号毛刺消除电路和信号检测电路 |
CN111865271B (zh) * | 2020-07-14 | 2023-08-18 | 江苏应能微电子有限公司 | 一种延时电路、方法、防止信号误触发电路和集成电路 |
WO2024119698A1 (zh) * | 2022-12-05 | 2024-06-13 | 上海裕芯电子科技有限公司 | 一种用于轻触开关的增强型消抖电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101222222A (zh) | 信号清洁电路 | |
US7505548B2 (en) | Circuits and methods for programmable integer clock division with 50% duty cycle | |
CN102664623B (zh) | 数字延迟装置 | |
US20130038359A1 (en) | Digital glitch filter | |
CN106788379B (zh) | 一种基于异构双模冗余的抗辐射加固锁存器 | |
EP2050191A1 (en) | Pulse counter with clock edge recovery | |
US5789953A (en) | Clock signal generator providing non-integer frequency multiplication | |
US5760612A (en) | Inertial delay circuit for eliminating glitches on a signal line | |
WO2018218898A1 (zh) | 一种抗单粒子瞬态时钟树结构 | |
US9166570B2 (en) | Apparatus for using metastability-hardened storage circuits in logic devices and associated methods | |
CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
US20060181316A1 (en) | Self-initializing frequency divider | |
US20080164909A1 (en) | De-Glitch Circuit | |
CN108847842B (zh) | 一种具有自刷新功能的抗单粒子翻转效应异步分频电路 | |
CN101431320B (zh) | 一种高稳定性d触发器结构 | |
CN110492872A (zh) | 数字占空比校正电路*** | |
US7982534B2 (en) | Charge domain filter | |
CN103546145B (zh) | 抗单粒子瞬态脉冲cmos电路 | |
DE19924254C2 (de) | Synchronisierschaltung zum Empfangen eines asynchronen Eingangssignals | |
CN208128214U (zh) | 用于fpga的多模式por电路 | |
CN108347244B (zh) | 用于fpga的多模式por电路 | |
CN113904655B (zh) | 一种滤波电路及医用3d内窥镜 | |
US5185537A (en) | Gate efficient digital glitch filter for multiple input applications | |
CN112019166B (zh) | 一种亚阈值单周期时钟降频控制电路 | |
JP5457727B2 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C57 | Notification of unclear or unknown address | ||
DD01 | Delivery of document by public notice |
Addressee: Cao Xianguo Document name: Notification of Publication of the Application for Invention |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080716 |