CN101221914A - 具导电凸块的半导体装置及其制法 - Google Patents

具导电凸块的半导体装置及其制法 Download PDF

Info

Publication number
CN101221914A
CN101221914A CNA2007100015810A CN200710001581A CN101221914A CN 101221914 A CN101221914 A CN 101221914A CN A2007100015810 A CNA2007100015810 A CN A2007100015810A CN 200710001581 A CN200710001581 A CN 200710001581A CN 101221914 A CN101221914 A CN 101221914A
Authority
CN
China
Prior art keywords
layer
metal
weld pad
semiconductor device
conductive projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100015810A
Other languages
English (en)
Inventor
柯俊吉
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNA2007100015810A priority Critical patent/CN101221914A/zh
Publication of CN101221914A publication Critical patent/CN101221914A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种具导电凸块的半导体装置及其制法，主要是提供一表面设有焊垫及保护层的半导体基材，该焊垫外露出该保护层，以于该焊垫上形成第一金属层，且使该第一金属层覆盖住该焊垫及其周围的部分保护层，接着于该保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离，以于该开孔中的第一金属层上形成金属柱及于该金属柱表面形成焊锡材料，从而可令该金属柱及焊锡材料偏移该焊垫中心一段距离，而得同时接载于该第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果，以避免现有形成于焊垫上的焊块底部金属层因直接承受金属柱所传递的应力作用而发生脱层问题。

Description

具导电凸块的半导体装置及其制法
技术领域
本发明涉及一种半导体装置及其制法，尤指一种具导电凸块的半导体装置及其制法。
背景技术
传统覆晶式(Flip Chip)半导体封装技术主要是于芯片的焊垫上形成焊锡凸块(Solder Bump)，再通过焊锡凸块直接与例如基板(Substrate)等承载件电性连接，相比于打线(Wire Bonding)方式来说，覆晶技术的电路路径较短，具有较佳的电性质量，同时因可设计为晶背裸露形式，亦可提高芯片散热性。
前述覆晶技术于芯片上形成焊锡凸块前，需如美国专利第6,111,321号、第6,107,180号及第6,586,323号等所揭示般先于芯片焊垫上形成焊块底部金属层(Under Bump Metallurgy；UBM)，以使该焊锡凸块可牢固地黏合于芯片焊垫上。然而，当利用该芯片的焊锡凸块通过回焊作业而直接与基板电性连接时，该焊锡凸块于加热至一定高温下会熔融而发生溃缩(Collapse)现象，即湿润(Wetting)现象，此种过度溃缩的结果即可能造成相邻焊锡凸块间的桥接而导致电性失能。
请参阅图1A，为此美国专利US6,229,220、US5,656,858、US5,466,635及US6,578,754等揭示于芯片10焊垫11的焊块底部金属层14上形成一高度约30~90μm的铜柱15，再于该铜柱15上形成焊锡材料16，从而供芯片10以覆晶方式电性连接至基板(未图示)时，得以通过该铜柱15有效支撑该芯片10而避免现有焊锡凸块熔融溃缩问题。
前述具高支撑性的导电凸块虽可于芯片与基板间的热膨胀系数差异大时，吸收较大的热应力(thermal stress)，但是当应用于较大尺寸的芯片，如15*15mm以上时，对于形成于芯片角落的含铜柱的导电凸块而言，由于其所受的热应力因距离芯片中心较远，相对地所承受的热应力较大，进而导致焊块底部金属层仍无法有效吸收铜柱所传递的应力，而在此处极易发生焊块底部金属层的裂损及脱层C问题，如图1B所示。
因此，如何提供一种具导电凸块的半导体装置，从而可适用于具铜柱的导电凸块的大尺寸芯片，以有效吸收自铜柱所传递的应力，而不致发生焊块底部金属层的龟裂或脱层等问题，实为目前业界所亟待处理的重要课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的主要目的在于提供一种具导电凸块的半导体装置及其制法，可有效吸收具金属柱的导电凸块中由金属柱所传递的应力。
本发明的另一目的在于提供一种具导电凸块的半导体装置及其制法，可避免现有形成于大尺寸芯片焊垫上的焊块底部金属层发生龟裂或脱层现象。
为达到上述目的以及其它目的，本发明提供一种具导电凸块的半导体装置的制法，包括：提供表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该焊垫；于该焊垫上形成第一金属层，以使该第一金属层覆盖住该焊垫及其周围的部分保护层；于该保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；于外露出该第二覆盖层开孔的第一金属层上形成一金属柱，并使该金属柱电性连接至该第一金属层；以及于该金属柱外表面形成焊锡材料。
于前述的具导电凸块的半导体装置的制法中复可于外露出该第二覆盖层的开孔中的第一金属层上形成第二金属层，以令该第二金属层与该第一金属层电性连接；接着再于该第二金属层上形成金属柱及焊锡材料。
另外，于该半导体基材的焊垫及保护层上亦可先覆盖第一覆盖层，且该第一覆盖层形成有开孔以外露出该焊垫，接着再于该第一覆盖层上形成第一金属层，并使该第一金属层电性连接至该焊垫。
前述该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于该焊垫宽度的二分之一，较佳地，该偏移距离为四分之一焊垫宽度。该半导体基材可为半导体芯片或晶圆。该半导体基材可为半导体芯片或晶圆，该保护层可为聚亚酰胺(polyimide)或氮化硅(SiN)层，该第一覆盖层可为选自苯环丁烯(Benzo-Cyclo-Butene；BCB)及聚亚酰胺(Polyimide)的其中一种介电层，该第二覆盖层可为介电层或拒焊层，该第一、第二金属层例如为焊块底部金属层(UBM)。
本发明复揭示一种具导电凸块的半导体装置，其包括：表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该焊垫；第一金属层，形成于该焊垫上且覆盖其周围的部分保护层；第二覆盖层，覆盖该保护层及第一金属层，且形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；金属柱，形成于外露出该第二覆盖层开孔的第一金属层上，且电性连接至该第一金属层；以及焊锡材料，形成于该金属柱外表面。
另外，前述的具导电凸块的半导体装置复包括有第二金属层，形成于外露出该第二覆盖层开孔的第一金属层上，并令该第二金属层与该第一金属层电性连接，以于该第二金属层上形成金属柱及焊锡材料。该第一、第二金属层例如为焊块底部金属层(UBM)。
再者，该具导电凸块的半导体装置亦可包括有第一覆盖层，覆盖于该半导体基材的保护层及焊垫上，且该第一覆盖层形成有开孔以外露出该焊垫，藉以于该第一覆盖层上形成第一金属层，并使该第一金属层与外露于该第一覆盖层的焊垫电性连接。
相较现有技术而言，本发明的具导电凸块的半导体装置及其制法主要是于具有金属柱的导电凸块与如焊块底部金属层(UBM)的第一金属层间，增设覆盖层，且该覆盖层形成有外露出部分该第一金属层的开孔，该开孔中心与该焊垫中心偏移一段距离，该偏移距离小于二分之一焊垫宽度，从而可令后续形成于外露出该覆盖层开孔的第一金属层上的金属柱及焊锡材料偏移该焊垫中心一段距离，而得同时接载于第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果，避免现有当芯片尺寸较大时，直接形成于芯片焊垫上的焊块底部金属层(UBM)因无法承受金属柱过大的应力作用而发生裂损与脱层等问题。
附图说明
图1A为显示现有于芯片的焊块底部金属层上形成具铜柱的导电凸块示意图；
图1B为显示现有具铜柱的导电凸块因承受铜柱所传递的过大应力所导致焊块底部金属层脱层示意图；
图2A至图2E为显示本发明的具导电凸块的半导体装置及其制法第一实施例的示意图；
图3为显示本发明的具导电凸块的半导体装置第二实施例的示意图；
图4为显示本发明的具导电凸块的半导体装置第三实施例的示意图；以及
图5为显示本发明的具导电凸块的半导体装置第四实施例的示意图。
符号说明
10  芯片
11  焊垫
14  焊块底部金属层
15  铜柱
16  焊锡材料
20  半导体基材
201 焊垫
202 保护层
232 第二覆盖层
232a开孔
241 第一金属层
242 第二金属层
281 金属柱
282 焊锡材料
30  半导体基材
301 焊垫
302 保护层
331 第一覆盖层
332 第二覆盖层
332a开孔
341 第一金属层
381 金属柱
382 焊锡材料
40  半导体基材
401 焊垫
402 保护层
432 第二覆盖层
432a孔
441 第一金属层
442 第二金属层
481 金属柱
482 焊锡材料
50  半导体基材
501 焊垫
502 保护层
531 第一覆盖层
532 第二覆盖层
532a开孔
541 第一金属层
542 第二金属层
581 金属柱
582 焊锡材料
C   脱层
S   距离
L   焊垫宽度
具体实施方式
以下的实施例是进一步详细说明本发明的技术手段，但并非用以限制本发明的范围。
第一实施例
请参阅图2A至图2E，为显示本发明的具导电凸块的半导体装置及其制法第一实施例的剖面示意图。
如图2A所示，首先，预制一表面设有多个焊垫201及一保护层(Passivation Layer)202的半导体基材20(本图示中仅以单一焊垫201所涵盖的区域说明的)。该半导体基材20例如为半导体芯片或包括多个芯片单元的晶圆，于该半导体基材20表面覆盖有保护层202，且该保护层202形成有开孔以外露出该焊垫201。该保护层202的材料例如为聚亚酰胺(PI)，用以保护该半导体基材20。
如图2B所示，于该半导体基材20上直接形成第一金属层241，并令该第一金属层241与外露于该保护层202的焊垫201电性连接。该第一金属层241例如为焊块底部金属层(UBM)，可选自包括金属铝、镍钒合金、金属铜、以及金属钛的组合。
如图2C所示，于该保护层202及该第一金属层241上覆盖第二覆盖层232，并于该第二覆盖层232中形成有外露出部分第一金属层241的开孔232a，且该开孔232a中心与该焊垫201中心偏移一段距离S，该偏移距离S小于焊垫201宽度L的一半。图式中所显示的该距离S为等于该焊垫201宽度L的四分之一，但是并非以此为限，举凡其偏移的距离S小于该焊垫201宽度L的一半者，均属可实施的范围，较佳地，该偏移距离S为四分之一的焊垫201宽度。该第二覆盖层232可选自介电层及拒焊层(Solder Mask)的其中一者，该介电层可选自可为苯环丁烯(BCB)或聚亚酰胺(PI)。
如图2D所示，于外露出该第二覆盖层开孔232a的第一金属层241上通过如电镀方式形成如铜柱的金属柱281，以使该金属柱281电性连接至该第一金属层24。
如图2E所示，于该金属柱281外表面形成如帽状(cap)的焊锡材料282。
通过前述的制法，本发明复揭示一种具导电凸块的半导体装置，其包括表面设有焊垫201及保护层202的半导体基材20，该保护层202覆盖该半导体基材20且外露出该焊垫201；第一金属层241，形成于该焊垫201上且覆盖其周围的部分保护层202；第二覆盖层232，覆盖该保护层202及第一金属层241，且形成有外露出部分第一金属层241的开孔232a，其中该开孔232a中心偏移该焊垫201中心一段距离；金属柱281，形成于外露出该第二覆盖层开孔232a的第一金属层241上，且电性连接至该第一金属层241；以及焊锡材料282，形成于该金属柱281外表面。
亦即，本发明的具导电凸块的半导体装置及其制法主要是于具有金属柱的导电凸块与如焊块底部金属层(UBM)的第一金属层间，增设覆盖层，且该覆盖层形成有外露出部分该第一金属层的开孔，该开孔中心与该焊垫中心偏移一段距离，该偏移距离小于二分之一焊垫宽度，从而可令后续形成于外露出该覆盖层开孔的第一金属层上的金属柱及焊锡材料偏移该焊垫中心一段距离，而得同时接载于第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果，避免现有当芯片尺寸较大时，直接形成于芯片焊垫上的焊块底部金属层(UBM)因无法承受金属柱过大的应力作用而发生裂损与脱层等问题。
第二实施例
请参阅图3，为本发明的具导电凸块的半导体装置第二实施例的剖面示意图，本实施例的具导电凸块的半导体装置与前述实施例大致相同，主要差异是当半导体基材的保护层材料例如为氮化物(如氮化硅)时，可先于该保护层上覆盖一第一覆盖层，再依序于该第一覆盖层上形成第一金属层、第二覆盖、金属柱及焊锡材料。
该具导电凸块的半导体装置包括表面设有焊垫301及保护层302的半导体基材30；第一覆盖层331，覆盖于该保护层302上，且外露出该焊垫301；第一金属层341，形成于该焊垫301上且覆盖其周围的部分第一覆盖层331；第二覆盖层332，覆盖该第一覆盖层331及第一金属层341，且形成有外露出部分第一金属层341的开孔332a，其中该开孔332a中心偏移该焊垫301中心一段距离；金属柱381，形成于外露出该第二覆盖层开孔332a的第一金属层341上；以及焊锡材料382，例如为球状(ball)，以形成于该金属柱381外表面。
该第一覆盖层331选自苯环丁烯及聚亚酰胺的其中一者，该第二覆盖层332选自介电层及拒焊层的其中一者，该第一金属层341例如为焊块底部金属层(UBM)。
第三实施例
请参阅图4，为本发明的具导电凸块的半导体装置第三实施例的剖面示意图，本实施例的具导电凸块的半导体装置与前述第一实施例大致相同，主要差异在半导体基材40表面的焊垫401及保护层402上直接形成第一金属层441，并令该第一金属层441与外露于该保护层402的焊垫401电性连接，接着于该第一金属层441及保护层402上覆盖第二覆盖层432，且令该第二覆盖层432形成有开孔432a以外露出部分第一金属层441，其中该开孔432a中心偏移该焊垫401中心一段距离，再于外露出该第二覆盖层432的开孔432a中的第一金属层441上形成第二金属层442，以令该第二金属层442与该第一金属层441电性连接，接着再于该第二金属层442上形成金属柱481及如帽状的焊锡材料482。
第四实施例
请参阅图5，为本发明的具导电凸块的半导体装置第四实施例的剖面示意图，本实施例的具导电凸块的半导体装置与前述第二实施例大致相同，该具导电凸块的半导体装置包括表面设有焊垫501及保护层502的半导体基材50；第一覆盖层531，覆盖于该保护层502上，且外露出该焊垫501；第一金属层541，形成于该焊垫501上且覆盖其周围的部分第一覆盖层531；第二覆盖层532，覆盖该第一覆盖层531及第一金属层541，且形成有外露出部分第一金属层541的开孔532a，其中该开孔532a中心偏移该焊垫501中心一段距离；第二金属层542，形成于外露出该第二覆盖层开孔532a的第一金属层541上，并令该第二金属层542与该第一金属层541电性连接；金属柱581，形成于该第二金属层542上；以及焊锡材料582，如球状以形成于该金属柱581外表面。
该第一、第二金属层541，542例如为焊块底部金属层(UBM)，以供该金属柱581得以全面接载于该第二金属层(焊块底部金属层)542上，强化接着效果。
如此即可使该具金属柱及焊锡材料的导电凸块相对偏移该焊垫中心一段距离，而得同时接载于第一金属层及具较大承载面积的保护层及覆盖层上，进而提供较佳的缓冲效果。
但是以上所述的具体实施例，仅用以例释本发明的特点及功效，而非用以限定本发明的可实施范畴，在未脱离本发明上述的精神与技术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均仍应为本发明权利要求书的范围所涵盖。

Claims (18)

1.一种具导电凸块的半导体装置的制法，包括：
提供一表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该焊垫；
于该焊垫上形成第一金属层，以使该第一金属层覆盖住该焊垫及其周围的部分保护层；
于该保护层及第一金属层上覆盖第二覆盖层，且使该第二覆盖层形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；
于外露出该第二覆盖层开孔的第一金属层上形成金属柱，并使该金属柱电性连接至该第一金属层；以及
于该金属柱外表面形成焊锡材料。
2.根据权利要求1所述的具导电凸块的半导体装置的制法，其中，于该半导体基材的焊垫及保护层上复先覆盖有第一覆盖层，且令该第一覆盖层外露出该焊垫，再于该第一覆盖层上形成第一金属层，并使该第一金属层电性连接至该焊垫，以于该第一金属层上先后形成该第二覆盖层、金属柱及焊锡材料。
3.根据权利要求2所述的具导电凸块的半导体装置的制法，其中，该保护层为氮化硅层，该第一覆盖层选自苯环丁烯及聚亚酰胺的其中一者，该第二覆盖层选自介电层及拒焊层的其中一者。
4.根据权利要求1或2所述的具导电凸块的半导体装置的制法，其中，于外露出该第二覆盖层开孔的第一金属层上复形成有第二金属层，并令该第二金属层与该第一金属层电性连接，以于该第二金属层上形成该金属柱及焊锡材料。
5.根据权利要求4所述的具导电凸块的半导体装置的制法，其中，该第一及第二金属层为焊块底部金属层。
6.根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该保护层为聚亚酰胺，该第二覆盖层选自介电层及拒焊层的其中一者。
7.根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该半导体基材为半导体芯片及具多个芯片单元的晶圆的其中一者。
8.根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于焊垫宽度的二分之一，较佳为四分之一。
9.根据权利要求1所述的具导电凸块的半导体装置的制法，其中，该焊锡材料为帽状及球状的其中一者。
10.一种具导电凸块的半导体装置，其包括：
表面设有焊垫及保护层的半导体基材，该保护层覆盖该半导体基材且外露出该焊垫；
第一金属层，形成于该焊垫上且覆盖其周围的部分保护层；
第二覆盖层，覆盖该保护层及第一金属层，且形成有外露出部分第一金属层的开孔，其中该开孔中心偏移该焊垫中心一段距离；
金属柱，形成于外露出该第二覆盖层开孔的第一金属层上；以及
焊锡材料，形成于该金属柱外表面。
11.根据权利要求10所述的具导电凸块的半导体装置，复包括有第一覆盖层，覆盖于该半导体基材的焊垫及保护层上，且令该第一覆盖层外露出该焊垫，再于该第一覆盖层上形成第一金属层，并使该第一金属层电性连接至该焊垫，以于该第一金属层上先后形成该第二覆盖层、金属柱及焊锡材料。
12.根据权利要求11所述的具导电凸块的半导体装置，其中，该保护层为氮化硅层，该第一覆盖层选自苯环丁烯及聚亚酰胺的其中一者，该第二覆盖层选自介电层及拒焊层的其中一者。
13.根据权利要求10或11所述的具导电凸块的半导体装置，复包括有第二金属层，形成于外露出该第二覆盖层开孔的第一金属层上，并令该第二金属层与该第一金属层电性连接，以于该第二金属层上形成该金属柱及焊锡材料。
14.根据权利要求13所述的具导电凸块的半导体装置，其中，该第一及第二金属层为焊块底部金属层。
15.根据权利要求10所述的具导电凸块的半导体装置，其中，该保护层为聚亚酰胺，该第二覆盖层选自介电层及拒焊层的其中一者。
16.根据权利要求10所述的具导电凸块的半导体装置，其中，该半导体基材为半导体芯片及具多个芯片单元的晶圆的其中一者。
17.根据权利要求10所述的具导电凸块的半导体装置，其中，该第二覆盖层的开孔中心与该焊垫中心的偏移距离小于焊垫宽度的二分之一，较佳为四分之一。
18.根据权利要求10所述的具导电凸块的半导体装置，其中，该焊锡材料为帽状及球状的其中一者。
CNA2007100015810A 2007-01-08 2007-01-08 具导电凸块的半导体装置及其制法 Pending CN101221914A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007100015810A CN101221914A (zh) 2007-01-08 2007-01-08 具导电凸块的半导体装置及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007100015810A CN101221914A (zh) 2007-01-08 2007-01-08 具导电凸块的半导体装置及其制法

Publications (1)

Publication Number Publication Date
CN101221914A true CN101221914A (zh) 2008-07-16

Family

ID=39631652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100015810A Pending CN101221914A (zh) 2007-01-08 2007-01-08 具导电凸块的半导体装置及其制法

Country Status (1)

Country Link
CN (1) CN101221914A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194760A (zh) * 2010-03-16 2011-09-21 台湾积体电路制造股份有限公司 半导体结构及形成半导体装置的方法
CN103413770A (zh) * 2013-08-30 2013-11-27 南通富士通微电子股份有限公司 凸点的制造方法
CN103811451A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装结构
CN112309834A (zh) * 2020-11-02 2021-02-02 江苏纳沛斯半导体有限公司 一种驱动显示芯片中偏移金凸块的处理方法
EP3940755A1 (en) * 2020-07-17 2022-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking via structures for stress reduction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194760A (zh) * 2010-03-16 2011-09-21 台湾积体电路制造股份有限公司 半导体结构及形成半导体装置的方法
CN103413770A (zh) * 2013-08-30 2013-11-27 南通富士通微电子股份有限公司 凸点的制造方法
CN103413770B (zh) * 2013-08-30 2016-04-20 南通富士通微电子股份有限公司 凸点的制造方法
CN103811451A (zh) * 2014-01-23 2014-05-21 南通富士通微电子股份有限公司 芯片级封装结构
EP3940755A1 (en) * 2020-07-17 2022-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Stacking via structures for stress reduction
CN112309834A (zh) * 2020-11-02 2021-02-02 江苏纳沛斯半导体有限公司 一种驱动显示芯片中偏移金凸块的处理方法

Similar Documents

Publication Publication Date Title
US7382049B2 (en) Chip package and bump connecting structure thereof
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI343084B (en) Semiconductor device having conductive bumps and fabrication methodthereof
KR100576156B1 (ko) 댐이 형성된 반도체 장치 및 그 반도체 장치의 실장 구조
US9129818B2 (en) Semiconductor device having conductive pads and a method of manufacturing the same
TW200828462A (en) Semiconductor device having conductive bumps and fabrication methodthereof
TWI286829B (en) Chip package
US8928146B2 (en) Bond pad configurations for controlling semiconductor chip package interactions
TWI421988B (zh) 凸塊接墊結構
CN111508919A (zh) 半导体装置及半导体装置的制作方法
CN101221914A (zh) 具导电凸块的半导体装置及其制法
JP4097660B2 (ja) 半導体装置
CN101859733B (zh) 半导体封装构造、半导体封装构造用载板及其制造方法
KR20100054602A (ko) 반도체 패키지 및 그의 제조 방법
CN101221913A (zh) 具导电凸块的半导体装置及其制法
US20060087039A1 (en) Ubm structure for improving reliability and performance
JP4718809B2 (ja) 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP5437553B2 (ja) 半導体素子及び半導体装置
TW200532824A (en) Bumping process, bump structure, packaging process and package structure
CN102064136B (zh) 集成电路结构
US20130087907A1 (en) Metal Features to Reduce Crack-Inducing Stresses in Metallization Stacks
JP5243734B2 (ja) 半導体装置
TWI473216B (zh) 半導體製程及其半導體結構
TWI405312B (zh) 半導體封裝構造、半導體封裝構造用載板及其製造方法
CN102487049A (zh) 半导体基板及其制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080716