CN101217124B - 使用模板印刷高分子导电材料的低温倒装焊方法 - Google Patents
使用模板印刷高分子导电材料的低温倒装焊方法 Download PDFInfo
- Publication number
- CN101217124B CN101217124B CN2008100563913A CN200810056391A CN101217124B CN 101217124 B CN101217124 B CN 101217124B CN 2008100563913 A CN2008100563913 A CN 2008100563913A CN 200810056391 A CN200810056391 A CN 200810056391A CN 101217124 B CN101217124 B CN 101217124B
- Authority
- CN
- China
- Prior art keywords
- template
- chip
- conducting material
- substrate
- macromolecule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007639 printing Methods 0.000 title claims abstract description 61
- 239000004020 conductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229920002521 macromolecule Polymers 0.000 title claims description 46
- 238000003466 welding Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005516 engineering process Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 11
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000005323 electroforming Methods 0.000 claims description 4
- 238000006056 electrooxidation reaction Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 5
- 229920001940 conductive polymer Polymers 0.000 abstract description 4
- 229920000642 polymer Polymers 0.000 abstract 2
- 239000002861 polymer material Substances 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000005476 soldering Methods 0.000 description 11
- 239000011295 pitch Substances 0.000 description 10
- 229910000679 solder Inorganic materials 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000004411 aluminium Chemical group 0.000 description 4
- 229910052782 aluminium Chemical group 0.000 description 4
- 230000002950 deficient Effects 0.000 description 4
- 230000008020 evaporation Effects 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000010992 reflux Methods 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 241000500881 Lepisma Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910000756 V alloy Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- HBVFXTAPOLSOPB-UHFFFAOYSA-N nickel vanadium Chemical compound [V].[Ni] HBVFXTAPOLSOPB-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 231100000614 poison Toxicity 0.000 description 1
- 230000007096 poisonous effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007790 scraping Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
使用模板印刷高分子导电材料的低温倒装焊方法属于封装技术，尤其涉及集成电路和微机电***(MEMS)器件倒装焊技术领域，其特征在于用模板在芯片和衬底的焊盘上印刷高分子导电材料而形成凸点，然后把芯片和衬底的焊盘对准后在小于150℃温度的保温炉中固化，使所述芯片和衬底之间实现导电连接形成为一体，最后把不导电的高分子材料填充于所述芯片和衬底之间，形成完整的***。本发明具有无须制作凸点下金属化层、工艺温度低、机械性能好的及可靠性高的优点，同时也减少或取消了后处理清洗残留物的设备。
Description
技术领域
本发明属于集成电路和微机电***(MEMS)器件封装中倒装焊领域，特别适合不能进行高温处理的器件。
背景技术
IC设计、芯片制造和封装测试并称为半导体工业的三大产业。统计数据显示，中国将成为世界的IC封装基地之一。因此对于封装技术的研究，对中国的半导体工业的发展具有重要的意义。封装的作用就是给管芯(芯片)和印刷电路板(PCB)之间提供电互连、机械支撑、机械和环境保护及散热通道。随着集成电路特征尺寸的减小，要求封装密度越来越高，从而对封装的可靠性提出更高的要求。同时，随着集成电路芯片成本的不断降低，导致封装的成本在元器件成本中的比例不断上升。因此，半导体产业对于低成本高可靠性的封装技术提出了更高的要求。
传统上，用细小的金、铜或铝键合引线进行芯片的连接，该键合引线从半导体芯片表面周边附近设置的接触焊盘引到塑料或陶瓷封装的引线键合焊盘上，实现芯片与外界的电连接。由于引线键合成本低、效率高，目前在工业界仍然广泛应用。然而，随着集成电路特征尺寸的缩小，芯片的引出端越来越多，只能使用周边焊盘的引线键合技术受到挑战。同时，即使在相对短的距离上，细键合引线也必然会将不需要的电感和电容引入互连中，并由此减小电子器件的带宽和操作速率。随着更快的微处理器和更高频率的信号处理和通信装置的发展，引线键合的缺陷变得越来越明显。
倒装焊技术就是为了解决芯片引出端数越来越多、工作频率越来越高等问题而发展起来的一种互连技术。相对于传统的引线键合技术，倒装焊技术使用焊球阵列实现芯片之间或芯片与衬底之间的互连。倒装焊技术密度高、节距小且是面阵列，大大增加引出端数，并且具有短的互连通路(大约50到100微米)，可以大大减小互连电感和电容，在高频率的器件里有较好的应用。
倒装焊常规的工艺过程是这样的。首先，在芯片的焊盘上制作凸点下金属化层。其次，在芯片的焊盘或制备了凸点下金属化层的焊盘上制备凸点。最后，实现芯片之间或芯片与衬底之间的倒装互连。
芯片的焊盘通常是铝、铜或其他的金属材料，按照一定的规律分布在芯片的表面。凸点材料通常为各种导电材料，如金、焊料等。一般凸点材料不能直接制作在焊盘上，并且为了防止凸点材料和焊盘之间发生扩散、反应生成金属间化合物从而降低凸点和焊盘金属连接的可靠性，需要制作一层凸点下金属化层。常见凸点下金属化层有Cr-CuCr-Cu、TiW-Cu、Al-NiV-Au、TiW-Au、Ni(P)-Au等，其相应的制作方法包括蒸发、溅射、化学镀镍加浸金等。
凸点制备技术已经开发出很多种，如蒸发、SBB(Stud Bump Bonding)技术、电镀、印刷等。蒸发工艺需采用金属掩模，成本高，工艺复杂，应用限制较多。SBB技术采用已有的引线键合设备和技术实现单个键合区的凸点，以金凸点为主，但是生产效率相对较低。电镀技术制备的凸点质量较好，可以实现窄节距的凸点制备，但由于需要蒸发或溅射工艺制备凸点下金属化层，而且需要厚胶光刻工艺形成电镀掩模和电镀图形，导致成本高、工艺复杂等问题。模板印刷技术制备倒装凸点，由于和现有的表面贴装技术具有较好的工艺兼容性，因此生产效率高，成本较低。但是由于目前对模板印刷过程中众多工艺参数的研究还不成熟，导致模板印刷制备的凸点存在各种缺陷，如均一性较差、出现孔洞或桥接、可靠性较差等问题，使得模板印刷在倒装焊特别是窄节距的倒装焊技术中的应用受到限制。
目前在工业界应用较为广泛、研究比较多的是使用焊膏的模板印刷。常用的焊膏通常又可以分为有铅焊膏(如铅锡共晶焊膏)和无铅焊膏(如Sn4％Ag0.5％Cu、Sn3.5％Ag)。由于欧盟及其他国家已经出台相关规定要求电子器件实现无铅化，因此使用模板印刷技术实现无铅凸点的制备，得到广泛的研究和应用。授予陈正豪等人的“铅/锡及无铅焊料的小间距倒装焊凸点模板印刷制备技术”的中国专利03142416.3中叙述了使用模板印刷制备倒装凸点的工艺。该工艺包括如下步骤：采用镍-钒合金和浮脱工艺制备凸点下金属层和回流引导金属层；根据焊球尺寸和工艺要求，设计制备印刷模板；使用印刷机印制焊膏在晶片上；根据焊膏材料要求，在一定温度下回流形成焊球。由于焊膏回流成球，因此凸点的均一性较好，可靠性较高，并且通过优化工艺参数可以实现小节距的凸点制备。在Dionysios Manessis等人在2004年出版的IMAPS 2004Long Beach的会议论文集的题目为“Accomplishments in Lead-FreeFlip Chip Wafer Bumping using Stencil Printing Technology”论文中披露了使用化学镀镍和模板印刷制备了节距为120微米面阵列的无铅凸点，其高度分布为41.6±2.8微米，达到了较好的均一性。同时，剪切力实验显示Sn4％Ag0.5％Cu凸点的剪切强度为4.26g/mil2，Sn3.5％Ag凸点剪切强度为3.07g/mil2，可靠性较好。但是由于无铅焊膏的熔点较高，如Indium公司SAC系列无铅焊膏熔点约为217～218℃，给无铅焊膏的应用带来限制。
发明内容
本发明的目的是采用模版印刷技术和高分子导电材料实现低温的倒装焊。
本发明的特征在于所述方法依次含有以下步骤：
步骤(1)制作开孔的印刷模板；
开孔的位置和芯片上的焊盘、以及衬底上的焊盘的位置要逐个分别对应，
开孔的面积比大于0.6，所述面积比＝S/S侧，S是开孔的面积，S侧是开孔的侧壁面积，
开孔的宽度比W/t要大于1.5，对于方孔，W是开孔的边长，对于圆孔，W是开孔的直径，t是模板的厚度，
开孔的面积小于焊盘的面积；
步骤(2)清洗所述需要倒装的芯片和衬底，去除所述芯片和衬底焊盘表面的有机污染物；
步骤(3)使用所述模板在所述芯片表面的焊盘上印刷高分子导电材料，形成凸点，所述高分子导电材料是由热塑性或热固性的树脂混合导电颗粒组成的各向同性导电材料，导电颗粒可以是银粉颗粒；
步骤(4)把印刷有所述高分子导电材料的芯片放入保温炉中固化，固化温度小于150℃；
步骤(5)使用所述模板在所述衬底上印刷所述高分子导电材料形成凸点；
步骤(6)把经过步骤(4)固化后的芯片和步骤(5)印刷有所述高分子导电材料但尚未固化的衬底对准后组装在一起；
步骤(7)把经过步骤(6)倒装后的芯片和衬底放入所述保温炉中固化，固化温度＜150℃；
步骤(8)使用不导电的高分子材料从底部去填充已经通过步骤(7)固化的倒装芯片；
步骤(9)把步骤(8)中底部填充后的倒装芯片放入所述保温炉中固化，固化温度小于150℃，形成最后的***。
在模板印刷时所述模版的印刷速度在7mm/s至25mm/s之间。
在模板印刷时所述模板的底部和被印刷凸点的芯片面，或者衬底的上表面的距离为零。
所述模板的形状是方形、圆形之中的任何一种。
所述模板上开孔的面积小于焊盘的面积。
相对于使用焊膏的模板印刷技术来说，使用高分子导电材料的模板印刷技术具有如下优点：
无须制作凸点下金属化层。高分子导电材料和大多数焊盘金属如铝、铜、金等有较好的浸润性，结合较好，不需要象印刷焊膏一样先制备凸点下金属化层，因而简化工艺过程，降低成本。
固化温度低。对于大多数的高分子导电材料，固化温度＜150℃，可以减少高温对半导体芯片带来的损伤，特别适用于一些半导体探测器的封装。由于整个工艺温度较低，产生的热应力相对较小，提高了***的可靠性。
机械性能好。高分子导电材料通常由热塑性或热固性树脂和导电金属颗粒如银粉混合制成。由于树脂材料韧性较好，抗热应力、机械应力较好，疲劳寿命高。
对于由热固性树脂组成的高分子导电材料，印刷固化后不能流动，后处理过程可靠性更好，同时也可以减少或取消后处理的清洗残留物设备。
无铅等有害金属，可以更好的保护环境。
随着模板制作技术的进步，使用高分子导电材料的模板印刷技术可以实现窄节距凸点阵列，满足芯片引出端数越来越多的要求。
附图说明
图1是实施例中要倒装在一起的芯片和衬底的剖面图。
图2是印刷模板的俯视图。
图3是使用图2中的模板在图1中芯片上印刷高分子导电材料时的剖面图。
图4是取走模板后的印刷有高分子导电材料并固化后的芯片剖面图。
图5是图1中的衬底印刷了高分子导电材料后的剖面图。
图6是图4和图5对准后准备组装在一起的示意图。
图7是对准后的芯片和衬底组装在一起并固化后的剖面图。
图8是固化后的芯片和衬底使用高分子非导电材料底部填充后的剖面图。
其中，图中各个数字标识所代表的含义为：
1：半导体芯片， 2：半导体芯片正表面的焊盘
3：半导体芯片正表面的钝化层，4：衬底
5：衬底正表面上的钝化层， 6：衬底正表面上制作的焊盘
7：高分子导电材料， 8：底部填充使用的高分子非导电材料
9：印刷用的模板， 10：模板上的开孔
具体实施方式
本特选实施例具体工艺实施步骤为：
1，设计制造印刷模板9；
2，清洗需要倒装的芯片1和衬底4，去除焊盘2、6表面上有机物等沾污；
3，使用模板9在芯片1表面的焊盘2上印刷高分子导电材料7，形成凸点；
4，将印刷有高分子导电材料的芯片1放入保温炉中固化；
5，使用模板9在衬底4上印刷高分子导电材料7，形成凸点；
6，将固化后的芯片1和印刷有高分子导电材料但没有固化的衬底4倒装在一起；
7，将倒装后的芯片1和衬底4放入保温炉中固化；
8，使用不导电的高分子材料8底部填充已经固化的倒装芯片；
9，底部填充后的倒装芯片放入保温炉中固化，形成最后的***；
芯片1是一种电子器件，特别是不能承受高温处理工艺的电子器件，如特殊的半导体探测器。在芯片1的正表面制作有多个焊盘2，焊盘2以外的位置可以覆盖有一层钝化层3。衬底4可以是FR-4、陶瓷、硅衬底或是其他的半导体芯片，同时在其正表面与芯片1上焊盘2对应位置制作有接触焊盘6，接触焊盘6以外的地方也可以覆盖有钝化层5。芯片1和衬底4上的焊盘通常为铝、铜、金或银等金属。在开始倒装前，须将芯片1和衬底4清洗干净，去除焊盘2、6表面的有机物等沾污，提高倒装芯片的机械性能和电学性能。
模板9是本发明中的关键，模板9的设计和印刷的高分子导电凸点的质量有密切联系。同时模板9的设计也受到高分子导电材料的物理性能的影响。一般的，由于高分子导电材料固化时不能象焊膏一样回流成球，所以模板的开孔10尺寸通常比接触焊盘2、6小，以防止出现桥接等缺陷。但是，当芯片1和衬底4上的接触焊盘2、6节距比较大时，也可以采用模板开孔10比接触焊盘2、6大，以改善机械性能和电学性能。
模板9上的开孔10形状可以采用圆形、椭圆形或带有圆角的矩形等。通常圆形开孔，脱模性能较好；带有圆角的矩形印刷的凸点体积大；椭圆形开孔则适合于节距较小的凸点阵列的印刷。假设模板9上的开孔10宽为W，长度为L，面积为S，开孔侧壁面积为S侧，模板9厚为t，则可以定义如下两个参数：宽厚比＝W/t，面积比＝S/S侧。模板设计时要求宽厚比＞1.5，面积比＞0.6。模板加工方法主要有三种：电化学腐蚀、激光加工和电铸加工。电化学腐蚀成本最低，一般使用铜板作为模板，开孔质量较差，对于节距比较大(＞1毫米)的情况比较适合。激光加工使用钢板作为模板，开孔质量较好，适用于节距大于150微米的倒装焊技术。当模板开孔数量较多，激光加工成本较高。当开孔节距小于150微米时，开孔侧壁质量较差导致印刷效果较差，因此需要采用电铸加工模板技术。电铸加工模板开孔侧壁陡直，质量最好。根据印刷凸点阵列的要求，选择合适的模板加工技术，设计合理的模板开孔参数，从而获得高质量的印刷凸点阵列。
高分子导电材料，通常是由热塑性或热固性的树脂混合导电颗粒组成的各向同性导电材料。导电颗粒通常是银粉颗粒，质量分数最高达80％。
在印刷高分子导电材料时，需要选择合理的印刷参数来获得均一性较好、可靠性较高的凸点阵列。常见的印刷参数包括印刷速度、印刷压力、离板高度、脱模速度等。印刷速度不能过快，否则导致模板开孔无法完全填充，印刷速度通常为7mm/s到25mm/s。印刷刮刀的压力不能太大，否则造成刮刀和模板的磨损，并且导致印刷材料的向四周流动而造成桥接等缺陷；印刷刮刀的压力不能太小，否则刮刀刮动时，印刷材料残存在模板上。离板高度定义为印刷时模板的底部和被印刷凸点的芯片或衬底的上表面的距离。印刷高分子导电材料时，离板高度通常为0。脱模速度影响高分子导电凸点的质量，过快脱模速度降低高分子导电凸点均一性。为了获得均一性较好的印刷凸点，尽量减小脱模速度。
凸点在芯片和衬底印刷完成后，需要进行组装，即将芯片和衬底倒装在一起。由于高分子导电材料固化以后不能再流动，所以组装时需要保证较高的对准精度，需要采用的专用的组装设备。
芯片和衬底采用高分子导电材料倒装以后，为了增强倒装的机械性能，采用非导电性的高分子材料进行底部填充。由于本发明要求工艺温度不能超过150℃，因此用于底部填充的高分子材料固化温度不能超过150℃。
本发明的特征在于使用模板印刷高分子导电材料实现低温倒装焊技术，而不是使用焊膏尤其无铅焊膏的倒装焊技术。使用焊膏尤其是无铅焊膏的倒装焊技术，工艺过程最高温度不低于240℃，而本发明整个工艺过程温度不高于150℃，适应于一些对于温度比较敏感的半导体器件，如特殊的半导体探测器等。
为了更好地介绍本发明，结合一特定实施例来说明。需要注意的是，这个实施例并不构成对发明的限制，其原理和特征可用于各种实施例而不脱离本发明的范围和实质。
Claims (8)
1.使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，所述方法依次含有以下步骤：
步骤(1)，制作开孔的印刷模板：
开孔的位置和芯片上的焊盘、以及衬底上的焊盘的位置要逐个分别对应，
开孔的面积比大于0.6，所述面积比＝S/S侧，S是开孔的面积，S侧是开孔的侧壁面积，
开孔的宽度比W/t要大于1.5，对于方孔，W是开孔的边长，对于圆孔，W是开孔的直径，t是模板的厚度，
开孔的面积小于焊盘的面积；
步骤(2)，清洗所述需要倒装的芯片和衬底，去除所述芯片和衬底焊盘表面的有机污染物；
步骤(3)，使用所述模板在所述芯片表面的焊盘上印刷高分子导电材料，形成凸点，所述高分子导电材料是由热塑性或热固性的树脂混合导电颗粒组成的各向同性导电材料，导电颗粒可以是银粉颗粒；
步骤(4)，把印刷有所述高分子导电材料的芯片放入保温炉中固化，固化温度小于150℃；
步骤(5)，使用所述模板在所述衬底上印刷所述高分子导电材料形成凸点；
步骤(6)，把经过步骤(4)固化后的芯片和步骤(5)印刷有所述高分子导电材料但尚未固化的衬底对准后相互倒装在一起；
步骤(7)，把经过步骤(6)倒装后的芯片和衬底放入所述保温炉中固化，固化温度＜150℃；
步骤(8)，使用不导电的高分子材料从底部去填充已经通过步骤(7)固化的倒装芯片；
步骤(9)，把步骤(8)中底部填充后的倒装芯片放入所述保温炉中固化，固化温度小于150℃，形成最后的***。
2.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，在模板印刷时所述模板的印刷速度在7mm/s至25mm/s之间。
3.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，在模板印刷时所述模板的底部和被印刷凸点的芯片面，或者衬底的上表面的距离为零。
4.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，所述模板的形状是方形、圆形之中的任何一种。
5.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，在所述焊盘间的节距大于1毫米时，用铜板作模板，通过电化学腐蚀加工形成。
6.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，在所述焊盘间的节距大于150微米时，用铜板作模板，通过激光加工技术形成。
7.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，在所述焊盘间的节距小于150微米时，所述模板采用电铸加工模板方法形成。
8.根据权利要求1所述的使用模板印刷高分子导电材料的低温倒装焊方法，其特征在于，所述高分子导电材料中的银粉颗粒质量分数的上限为80％。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100563913A CN101217124B (zh) | 2008-01-18 | 2008-01-18 | 使用模板印刷高分子导电材料的低温倒装焊方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100563913A CN101217124B (zh) | 2008-01-18 | 2008-01-18 | 使用模板印刷高分子导电材料的低温倒装焊方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101217124A CN101217124A (zh) | 2008-07-09 |
| CN101217124B true CN101217124B (zh) | 2010-06-23 |
Family
ID=39623523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100563913A Active CN101217124B (zh) | 2008-01-18 | 2008-01-18 | 使用模板印刷高分子导电材料的低温倒装焊方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101217124B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089251B (zh) * | 2008-07-16 | 2014-06-11 | 费罗公司 | 热熔性密封玻璃组合物及其制造和使用的方法 |
| CN107371325A (zh) * | 2017-07-13 | 2017-11-21 | 安捷利电子科技（苏州）有限公司 | 一种使用导电银浆连接传感器和印制电路板的方法 |
| CN107492534A (zh) * | 2017-08-03 | 2017-12-19 | 中南大学 | 细节距单ic芯片封装件及其制备方法 |
| US11165010B2 (en) | 2019-02-11 | 2021-11-02 | International Business Machines Corporation | Cold-welded flip chip interconnect structure |
| CN116944759A (zh) * | 2023-09-20 | 2023-10-27 | 武汉高芯科技有限公司 | 一种低接触电阻的倒装焊加工方法及倒装互联结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925930A (en) * | 1996-05-21 | 1999-07-20 | Micron Technology, Inc. | IC contacts with palladium layer and flexible conductive epoxy bumps |
| CN1949468A (zh) * | 2006-09-01 | 2007-04-18 | 中国航天时代电子公司第七七一研究所 | 一种三维多芯片模块互连及封装方法 |
-
2008
- 2008-01-18 CN CN2008100563913A patent/CN101217124B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925930A (en) * | 1996-05-21 | 1999-07-20 | Micron Technology, Inc. | IC contacts with palladium layer and flexible conductive epoxy bumps |
| CN1949468A (zh) * | 2006-09-01 | 2007-04-18 | 中国航天时代电子公司第七七一研究所 | 一种三维多芯片模块互连及封装方法 |
Non-Patent Citations (5)
| Title |
|---|
| JP特开平11-345836A 1999.12.14 |
| Richard H.Estes 等.技术评论:倒装芯片非焊料高分子凸点工艺.中国集成电路 81.2006,25(81),全文. |
| Richard H.Estes等.技术评论:倒装芯片非焊料高分子凸点工艺.中国集成电路 81.2006,25(81),全文. * |
| 吴丰顺等.倒装芯片封装材料-各向异性导电胶的研究进展.电子工艺技术25 4.2004,25(81),全文. |
| 吴丰顺等.倒装芯片封装材料-各向异性导电胶的研究进展.电子工艺技术25 4.2004,25(81),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101217124A (zh) | 2008-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6586322B1 (en) | Method of making a bump on a substrate using multiple photoresist layers | |
| CN202948918U (zh) | 封装基板及半导体元件的封装结构 | |
| JP6116488B2 (ja) | 塊状端子を備える半導体パッケージ | |
| Koh et al. | Copper pillar bump technology progress overview | |
| US8671564B2 (en) | Substrate for flip chip bonding and method of fabricating the same | |
| US20070028445A1 (en) | Fluxless bumping process | |
| CN101217124B (zh) | 使用模板印刷高分子导电材料的低温倒装焊方法 | |
| WO2021079209A1 (en) | Forming of bump structure | |
| CN104282637B (zh) | 倒装芯片半导体封装结构 | |
| CN101425489A (zh) | 微电子封装中焊料凸点连接金属化层及应用 | |
| KR20100080352A (ko) | 금속 범프를 가진 반도체 패키지 기판 | |
| US6620722B2 (en) | Bumping process | |
| KR101211724B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| CN101510515B (zh) | 线路板及其制作方法及芯片封装结构 | |
| US20230260958A1 (en) | Flip-Chip Package Assembly | |
| CN104392941A (zh) | 形成倒装芯片半导体封装的方法 | |
| KR101130498B1 (ko) | 범프를 갖는 반도체 디바이스 | |
| KR101758999B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| KR101073485B1 (ko) | 기계적 신뢰성이 향상된 무연 솔더 범프의 제조방법 | |
| KR101054294B1 (ko) | 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법 | |
| CN101567353A (zh) | 球栅阵列基板及其制造方法 | |
| CN102420203A (zh) | 微电子封装中焊料凸点/金属化层连接结构体及其应用 | |
| CN1284207C (zh) | 一种用于半导体封装的焊球的制备方法 | |
| TWI220304B (en) | Flip-chip package substrate and flip-chip bonding process thereof | |
| JP2011061179A (ja) | 印刷回路基板及び印刷回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201103 Address after: Room 1303, No. 99, Songyu south 2nd Road, Xiamen City, Fujian Province Patentee after: Xiamen Qingxin Integrated Technology Co., Ltd Address before: 100084 Beijing 100084-82 mailbox Patentee before: TSINGHUA University |