CN101207093A - 一种SiGe弛豫衬底材料及其制备方法 - Google Patents
一种SiGe弛豫衬底材料及其制备方法 Download PDFInfo
- Publication number
- CN101207093A CN101207093A CNA2006101655519A CN200610165551A CN101207093A CN 101207093 A CN101207093 A CN 101207093A CN A2006101655519 A CNA2006101655519 A CN A2006101655519A CN 200610165551 A CN200610165551 A CN 200610165551A CN 101207093 A CN101207093 A CN 101207093A
- Authority
- CN
- China
- Prior art keywords
- sige
- content gradually
- gradually variational
- resilient coating
- relaxation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
本发明涉及半导体材料技术领域，公开了一种SiGe弛豫衬底材料，该SiGe弛豫衬底材料由Si衬底和在Si衬底上外延生长的SiGe组分渐变缓冲层构成，且在所述SiGe组分渐变缓冲层中***有n个无应变SiGe隔离层，所述无应变SiGe隔离层将SiGe组分渐变缓冲层分成n+1层，n为自然数。本发明同时公开了一种SiGe弛豫衬底材料的制备方法。利用本发明，有效减小SiGe弛豫衬底的表面粗糙度和位错密度，从而减小整个弛豫衬底的厚度，缩短外延时间，节省成本。
Description
技术领域
本发明涉及半导体材料技术领域，尤其涉及一种SiGe弛豫衬底材料及其制备方法。
背景技术
SiGe/Si异质结构已经成为电子和光子器件应用中的重要材料，尤其是利用弛豫的高Ge含量SiGe层可以制作高电子迁移率器件，量子级联激光器等。如何在Si衬底上获得具有低位错密度和表面粗糙度的弛豫SiGe层成为研究的关键。
Si上外延Ge是异质失配外延。Si和Ge的晶格常数分别为0.5431nm和0.5658nm，晶格失配率高达4.2％。SiGe合金中的Ge含量越高，其与Si之间的晶格失配率就越高。
SiGe合金在Si衬底上外延生长时，异质外延SiGe薄膜首先是在Si衬底上赝晶生长，即其在水平方向上具有与Si衬底相同的晶格常数，这就导致SiGe外延层中积累了压应力，并且这种应变积累随薄膜厚度的增加而增加，当厚度增加到一定程度时，共格的薄膜将处于不稳定的状态，向应变能降低的方向演化，发生应变弛豫，这个厚度称为临界厚度。
显然，SiGe层中的Ge组分越高，与Si之间的晶格失配越大，应力积累越明显，临界厚度就越小。
当SiGe合金发生弛豫时，一般通过两种形式释放应力：产生失配位错和形成表面起伏。当发生的是产生失配位错的弛豫过程时，产生的失配位错有两类基本的构成，刃型位错和螺旋位错。刃型位错的Burgers矢量与位错线垂直，而螺旋位错的Burgers矢量与位错线平行，任意角度的位错都可以分解成刃型位错和螺旋位错。只有Burgers矢量垂直于位错线并在外延界面内的刃型位错分量才能释放晶格失配。根据位错趋向于具有小的Burgers矢量以使能量最小的原理，在SiGe合金中，最常见的位错是位错线沿[110]和[-110]方向的60°位错。
当发生表面起伏弛豫时，形成表面波纹，或者岛状起伏。这种起伏来源于局域应变能梯度驱动下的表面原子的扩散。假设一个单轴应变的固体表面存在一个小的起伏，在起伏的谷的位置，局部应变能增加，它驱使材料沿表面从谷向峰扩散，谷由于物质减少而加深，而应力则进一步增加，从而起伏变大。但在这一过程中，表面积是随起伏的增加而增加的，因此表面能也会增加，从而阻止起伏的进一步加大。这种竞争结果决定了材料表面的最终起伏程度。表面位错密度和表面粗糙度过大，都会严重影响器件质量。
解决这一问题的有效办法是在Si衬底上外延弛豫衬底。生长弛豫衬底的目的是使失配应力在弛豫衬底中释放，而弛豫衬底的表面具有与其上要外延的SiGe层相匹配的晶格常数。
因此，对弛豫衬底层的要求很高，既要求其能尽可能快的发生塑性弛豫从而释放应力，又要求这种弛豫过程中产生的位错等缺陷不能影响它的表面质量，从而保证弛豫衬底表面具有完美的晶格结构。
如上所述，在SiGe/Si层中发生塑性弛豫，主要是通过在{111}滑移面内引入60°位错来实现的。螺旋位错位于失配位错的两端，并在{111}面内滑移，顶端在材料表面形成位错坑。各种弛豫衬底制备方法都是建立在如何在释放应力的过程中使表面位错坑减少的基础上的。
首先是利用恒定组分的应力层作为位错过滤层，利用失配应力使螺旋位错发生偏折[Appl.Phys.Lett.，1986，49(17)：1101-1103]，这种方法在SiGe体系中的效果并不明显。另外的方法是采用低温Si层，Si层在低温下生长，处于非平衡态，其中含有大量点位错，饱和的点缺陷成为失配位错源，[Thin Solid Films，1998，336：319-322]，这种方法不能保证晶格质量。
除此之外，目前最常用的方法是生长组分渐变缓冲层，即在一定的厚度内将Ge组分从0逐渐过渡到所需要的组分[J.Appl.Phys.，1997，81(7)：3108-3116]。采用组分渐变缓冲层，可以使螺旋位错密度可以降低到105-6/cm2，在商业应用中，已经利用这种组分渐变缓冲层来制作器件。然而，由于组分渐变速率(％Ge/μm)越高，表面的平面内剩余残余应力越大，而且表面粗糙度也会随着最终Ge组分和渐变速率的增加而增加。
为了得到可以接受的低表面粗糙度和低螺旋位错密度，通常要使Ge组分的渐变速率在～10％/μm以下，这就使得要获得最终Ge组分很高的弛豫衬底，需要相当大的厚度，消耗大量时间，从而提高了成本。
尽管还可以采用Sb做表面活性剂，稳定生长表面的平整性，减小缓冲层厚度，并提高表面质量[Appl.Phys.Lett.，2001，79(21)：3431-3433]；或者采用化学机械抛光(CMP)来对弛豫衬底的表面质量进行改善[Appl.Phys.Lett.，1998，72(14)：1718-1720]。但这些无疑都增加了工艺的复杂性，也使成本大大增加。
因此，有必要找到一种进一步改善的组分渐变缓冲层结构及其生长工艺。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的一个目的在于提供一种SiGe弛豫衬底材料，以减小整个弛豫衬底的厚度，缩短外延时间，节省成本。
本发明的另一个目的在于提供一种SiGe弛豫衬底材料的制备方法，以减小整个弛豫衬底的厚度，缩短外延时间，节省成本。
(二)技术方案
为达到上述一个目的，本发明提供了一种SiGe弛豫衬底材料，该SiGe弛豫衬底材料由Si衬底和在Si衬底上外延生长的SiGe组分渐变缓冲层构成，且在所述SiGe组分渐变缓冲层中***有n个无应变SiGe隔离层，所述无应变SiGe隔离层将SiGe组分渐变缓冲层分成n+1层，n为自然数。
在所述SiGe组分渐变缓冲层中，随着SiGe组分渐变缓冲层厚度的增加，Si与Ge的组分比逐渐减小。
所述无应变SiGe隔离层中Ge组分含量低于所述无应变SiGe隔离层***处的SiGe组分渐变缓冲层中Ge组分含量。
所述SiGe组分渐变缓冲层被无应变SiGe隔离层划分的最上层具有足够小的组分渐变速率，越往下的层具有的组分渐变速率越大。
所述在Si衬底上外延生长SiGe组分渐变缓冲层时采用分子束外延(MBE)或超高真空化学气相淀积(UHV/CVD)外延方法进行。
为达到上述另一个目的，本发明提供了一种SiGe弛豫衬底材料的制备方法，该方法包括以下步骤：
调节硅源和锗源之间的比例，以ε′1的组分渐变速率在进行了预处理的Si片上外延生长Ge组分从0变化到x1的SiGe组分渐变缓冲层；然后在生长的Ge组分为x1的SiGe组分渐变缓冲层上外延生长Ge组分为X1的第一个SiGe隔离层；然后以ε′2的组分渐变速率在生长的第一个SiGe隔离层上生长Ge组分从X1变化到x2的SiGe组分渐变缓冲层；然后在生长的Ge组分为x2的SiGe组分渐变缓冲层上外延生长Ge组分为X2的第二个SiGe隔离层；依次类推，直至以ε′n的组分渐变速率生长完Ge组分从Xn变化到xf的SiGe组分渐变缓冲层，得到SiGe弛豫衬底材料；其中，所述的ε′n≤ε′n-1≤...≤ε′2≤ε′1。
该方法在调节硅源和锗源之间的比例，以ε′1的组分渐变速率外延生长Ge组分从0变化到x1的SiGe组分渐变缓冲层之前进一步包括：对作为衬底材料的硅片进行预处理，具体包括清洗、甩干、脱氧。
所述外延生长方法包括分子束外延(MBE)或超高真空化学气相淀积(UHV/CVD)。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的这种SiGe弛豫衬底材料及其制备方法，通过在组分渐变缓冲层中***多个无应变SiGe层，将整个渐变层分成若干部分，利用***的无应变SiGe层来有效防止位错和应力的向上积累，使处于下部的渐变层部分可以采用快的组分渐变速率，有效减小SiGe弛豫衬底的表面粗糙度和位错密度，从而减小整个弛豫衬底的厚度，缩短外延时间，节省成本。
2、本发明提供的这种SiGe弛豫衬底材料及其制备方法，由于***的SiGe层是无应变的，因此其***位置，层数，厚度等根据需要可以进行较大程度的调节。
附图说明
图1是利用***无应变SiGe层的组分渐变层做SiGe弛豫衬底的原理示意图；
图2是本发明提供的SiGe弛豫衬底材料的结构示意图；
图3是实施例1中样品的(a)横截面扫描电子显微(TEM)照片；(b)由电子能量损失谱(EELS)得到的截面组分分布；
图4是实施例1中样品表面AFM照片(a)经Schemmel溶液腐蚀2分钟；(b)原生表面；(c)800℃退火1小时；
图5是实施例1中的样品(a)最上均匀弛豫SiGe层的代表性微区Raman谱线；(b)线扫描过程中Si-Si和Si-Ge峰位的变化。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
首先对本发明的原理进行简要说明：
如图1所示，图1是利用***无应变SiGe层的组分渐变层做SiGe弛豫衬底的原理示意图。对组分由下往上单一增加的组分渐变缓冲层，可以计算出其所具有的平衡时的位错分布和表面残余应力[Appl.Phys.Lett.，1993，62(7)：693-695]：
ρ(z)＝b-1ε′(z)，0≤z≤zc (1)
zc＝W-(2λ/bcε′)1/2 (2)
其中，λ是单位长度位错能，c是双轴应变弹性常数，b是位错Burgers矢量的失配分量，W是组分渐变层的总厚度，ρ(z)是单位横截面积内的位错密度，ε′＝dε/dz是组分渐变速率。所产生的位错刚好可以释放zc厚度内的应力，在zc以上的厚度内，存在残余应变：
ε＝Wε′-zcε′＝(2λε′/bc)1/2 (3)
从上面的公式可以看出，在zc之上没有位错的区域状态只由组分渐变速率决定，而与组分渐变层的总厚度无关。
由上面的分析可以推出，对于一个特定的弛豫衬底，可以在其中***无应变的SiGe隔离层，将整个组分渐变层分出多个部分，只要保证其最上部的部分具有足够小的组分渐变速率即可，而下面的部分可以适当的加快生长速度，只要不对上面的部分产生影响。
例如可以在整个组分渐变层中***n个无应变的SiGe隔离层，将其分成n+1个部分，越往下的部分，越可以采用越快的渐变速率。根据公式(3)，每部分组分渐变层的最上面一定厚度内都存在小的剩余应变ε，因此，***的SiGe隔离层的组分与其下面相邻的渐变层的最上组分之间都有一个小的组分台阶，以保证所***的SiGe层中是没有应变的。这样，就可以有效减小整个组分渐变层的厚度，缩短外延时间，降低成本。然后，在这种组分渐变层上就可以外延具有大的弛豫度，小的位错密度和表面粗糙度的SiGe组分均匀层。
基于上述原理，图2示出了本发明提供的SiGe弛豫衬底材料的结构示意图，该SiGe弛豫衬底材料由Si衬底和在Si衬底上外延生长的SiGe组分渐变缓冲层构成，且在所述SiGe组分渐变缓冲层中***有n个无应变SiGe隔离层，所述无应变SiGe隔离层将SiGe组分渐变缓冲层分成n+1层，n为自然数。
在所述SiGe组分渐变缓冲层中，随着SiGe组分渐变缓冲层厚度的增加，Si与Ge的组分比逐渐减小。
所述无应变SiGe隔离层中Ge组分含量低于所述无应变SiGe隔离层***处的SiGe组分渐变缓冲层中Ge组分含量。
所述SiGe组分渐变缓冲层被无应变SiGe隔离层划分的最上层具有足够小的组分渐变速率，越往下的层具有的组分渐变速率越大。
所述在Si衬底上外延生长SiGe组分渐变缓冲层时可以采用UHV/CVD，MBE等外延方法进行。
基于图2所示的SiGe弛豫衬底材料的结构示意图，下面对本发明提供的制备SiGe弛豫衬底材料的方法流程进行详细说明。
本发明提供的制备SiGe弛豫衬底材料的方法包括以下步骤：调节硅源和锗源之间的比例，以ε′1的组分渐变速率在进行了预处理的Si片上外延生长Ge组分从0变化到x1的SiGe组分渐变缓冲层；然后在生长的Ge组分为x1的SiGe组分渐变缓冲层上外延生长Ge组分为X1的第一个SiGe隔离层；然后以ε′2的组分渐变速率在生长的第一个SiGe隔离层上生长Ge组分从X1变化到x2的SiGe组分渐变缓冲层；然后在生长的Ge组分为x2的SiGe组分渐变缓冲层上外延生长Ge组分为X2的第二个SiGe隔离层；依次类推，直至以ε′n的组分渐变速率生长完Ge组分从Xn变化到xf的SiGe组分渐变缓冲层，得到SiGe弛豫衬底材料；其中，所述的ε′n≤ε′n-1≤...≤ε′2≤ε1。
在上述制备SiGe弛豫衬底材料的方法中，预先需要假设所要制备的SiGe弛豫衬底的Ge组分，任意选择所需要***的SiGe隔离层的数目n。考虑所需要得到的表面粗糙度或者弛豫度等性能参数，一般所想要得到的性能越好，需要***的SiGe无应变隔离层的数目n越多。隔离层的位置可以根据需要任意确定。将每个隔离层中的Ge组分依次记为X1，X2，X3...Xn，将隔离层***处的缓冲层的Ge组分记为x1，x2，x3...xn。为了保证所***的SiGe隔离层无应变，SiGe隔离层的Ge组分X略小于相应***处的Ge组分x，这个组分台阶可根据实验经验和公式(3)确定。这些参数确定之后，即可采用传统外延工艺制备这种缓冲层和所需要的弛豫衬底。
然后采用一般工艺对硅片进行预处理，比如清洗，甩干，脱氧等。
然后开始外延生长所设计的***SiGe无应变隔离层的缓冲层。调节硅源和锗源之间的比例，以ε′1的组分渐变速率生长Ge组分从0变化到x1的缓冲层部分，然后生长Ge组分为X1的第一个SiGe隔离层，之后，以ε′2的组分渐变速率生长Ge组分从X1变化到x2的缓冲层部分，然后生长Ge组分为X2的第二个SiGe隔离层，依次类推，直至以ε′n的组分渐变速率生长完Ge组分从Xn变化到xf的缓冲层部分。一般的ε′n≤ε′n-1≤...≤ε′2≤ε′1。同样的，根据公式(3)，选择缓冲层的最上组分xf略高于所要制备的弛豫层中的Ge组分。
最后，在所制备的缓冲层上外延生长所需要Ge组分的SiGe弛豫层。
实施例
作为实施例，采用UHV/CVD***在Si(001)衬底上生长了一个厚度为2μm的组分渐变缓冲层，其组分从0往上逐渐渐变到30％，并在Ge组分为10％和20％的地方，分别***了一层大约50nm的Si0.92Ge0.08层和Si0.84Ge0.16层，最后，在该渐变层上生长了600nm的Si0.72Ge0.28均匀层。采用荷兰的Tecnai F30透射电镜对样品横截面进行观察，测量其中的位错分布，操作电压300kV，并配合采用电子能量损失谱(EELS)，测定了横截面上自下而上的组分分布。采用法国的JY-HR800微区Raman***以背散射模式，对样品表面进行线扫描，分析最上层Si0.72Ge0.28均匀层的弛豫度和组分分布。并用接触式Nanoscope-II Digital Instrument原子力显微镜观测样品表面形貌，测量表面粗糙度。
图3(a)中的TEM照片表明，位错的传播受到***的SiGe层的阻隔，在SiGe层界面上有明显的位错偏折和聚集，这说明***的SiGe层可以有效的起到位错阻挡层的作用，从而使得下部的位错对上部渐变层质量的影响减小。图3(b)给出的是由EELS得到的界面组分分布图，由此可以判断出该渐变层的组分渐变速率大约为15％/μm，最上面的均匀弛豫层的Ge组分大约为27.5％。这一外延速度是传统组分渐变缓冲层的1.5倍。
图4(a)给出的是样品在用Schemmel溶液腐蚀2分钟后的表面形貌，从其中的位错坑可以大致估算出位错密度为9×105/cm2左右，这与在传统的组分渐变层中所获得的相当，这说明，***的SiGe层确实有助于减小螺旋位错的密度。图4(b)和(c)是原生样品及其在800℃下退火1小时后的表面原子力显微镜照片，二者的表面粗糙度分别为大约11.6nm和11.1nm，如此小的差别表明原生样品最上表面的均匀层已经达到了非常大的弛豫度。
图5(a)给出所得到的Raman谱中的一条作为代表，Ge-Ge，Si-Ge和Si-Si振动峰清晰可见。根据三者的峰位，可以计算出Ge组分大约为29％，弛豫度大约90％。图5(b)给出的是线扫描情况下，Si-Si和Si-Ge峰位随不同位置而产生的变化很小，这说明各处的弛豫程度基本一致。如此高的弛豫度证明***的SiGe层确实可以阻止下部应变往上部的积累。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种SiGe弛豫衬底材料，其特征在于，该SiGe弛豫衬底材料由Si衬底和在Si衬底上外延生长的SiGe组分渐变缓冲层构成，且在所述SiGe组分渐变缓冲层中***有n个无应变SiGe隔离层，所述无应变SiGe隔离层将SiGe组分渐变缓冲层分成n+1层，n为自然数。
2.根据权利要求1所述的SiGe弛豫衬底材料，其特征在于，在所述SiGe组分渐变缓冲层中，随着SiGe组分渐变缓冲层厚度的增加，Si与Ge的组分比逐渐减小。
3.根据权利要求1所述的SiGe弛豫衬底材料，其特征在于，所述无应变SiGe隔离层中Ge组分含量低于所述无应变SiGe隔离层***处的SiGe组分渐变缓冲层中Ge组分含量。
4.根据权利要求1所述的SiGe弛豫衬底材料，其特征在于，所述SiGe组分渐变缓冲层被无应变SiGe隔离层划分的最上层具有足够小的组分渐变速率，越往下的层具有的组分渐变速率越大。
5.根据权利要求1所述的SiGe弛豫衬底材料，其特征在于，所述在Si衬底上外延生长SiGe组分渐变缓冲层时采用分子束外延MBE或超高真空化学气相淀积UHV/CVD外延方法进行。
6.一种SiGe弛豫衬底材料的制备方法，其特征在于，该方法包括以下步骤：
调节硅源和锗源之间的比例，以ε′1的组分渐变速率在进行了预处理的Si片上外延生长Ge组分从0变化到x1的SiGe组分渐变缓冲层；然后在生长的Ge组分为x1的SiGe组分渐变缓冲层上外延生长Ge组分为X1的第一个SiGe隔离层；然后以ε′2的组分渐变速率在生长的第一个SiGe隔离层上生长Ge组分从X1变化到x2的SiGe组分渐变缓冲层；然后在生长的Ge组分为x2的SiGe组分渐变缓冲层上外延生长Ge组分为X2的第二个SiGe隔离层；依次类推，直至以ε′n的组分渐变速率生长完Ge组分从Xn变化到xf的SiGe组分渐变缓冲层，得到SiGe弛豫衬底材料；其中，所述的ε′n≤ε′n-1≤...≤ε′2≤ε′1。
7.根据权利要求6所述的SiGe弛豫衬底材料的制备方法，其特征在于，该方法在调节硅源和锗源之间的比例，以ε′1的组分渐变速率外延生长Ge组分从0变化到x1的SiGe组分渐变缓冲层之前进一步包括：
对作为衬底材料的硅片进行预处理，具体包括清洗、甩干、脱氧。
8.根据权利要求6所述的SiGe弛豫衬底材料的制备方法，其特征在于，所述外延生长方法包括分子束外延MBE或超高真空化学气相淀积UHV/CVD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101655519A CN101207093A (zh) | 2006-12-21 | 2006-12-21 | 一种SiGe弛豫衬底材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA2006101655519A CN101207093A (zh) | 2006-12-21 | 2006-12-21 | 一种SiGe弛豫衬底材料及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101207093A true CN101207093A (zh) | 2008-06-25 |
Family
ID=39567142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101655519A Pending CN101207093A (zh) | 2006-12-21 | 2006-12-21 | 一种SiGe弛豫衬底材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101207093A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859653A (zh) * | 2010-04-28 | 2013-01-02 | 日本碍子株式会社 | 外延基板以及外延基板的制造方法 |
| CN103026561A (zh) * | 2010-05-28 | 2013-04-03 | 康宁股份有限公司 | 具有偏离有源区的错配位错的GaN基激光二极管 |
| CN107316802A (zh) * | 2017-06-26 | 2017-11-03 | 南京大学 | 一种高锗含量锗硅薄膜的低温外延制备方法 |
| CN109887847A (zh) * | 2019-03-08 | 2019-06-14 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN109950153A (zh) * | 2019-03-08 | 2019-06-28 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
-
2006
- 2006-12-21 CN CNA2006101655519A patent/CN101207093A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102859653A (zh) * | 2010-04-28 | 2013-01-02 | 日本碍子株式会社 | 外延基板以及外延基板的制造方法 |
| US8946723B2 (en) | 2010-04-28 | 2015-02-03 | Ngk Insulators, Ltd. | Epitaxial substrate and method for manufacturing epitaxial substrate |
| CN103026561A (zh) * | 2010-05-28 | 2013-04-03 | 康宁股份有限公司 | 具有偏离有源区的错配位错的GaN基激光二极管 |
| CN103026561B (zh) * | 2010-05-28 | 2015-07-08 | 康宁股份有限公司 | 具有偏离有源区的错配位错的GaN基激光二极管 |
| CN107316802A (zh) * | 2017-06-26 | 2017-11-03 | 南京大学 | 一种高锗含量锗硅薄膜的低温外延制备方法 |
| CN107316802B (zh) * | 2017-06-26 | 2020-04-28 | 南京大学 | 一种高锗含量锗硅薄膜的低温外延制备方法 |
| CN109887847A (zh) * | 2019-03-08 | 2019-06-14 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN109950153A (zh) * | 2019-03-08 | 2019-06-28 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
| CN109950153B (zh) * | 2019-03-08 | 2022-03-04 | 中国科学院微电子研究所 | 半导体结构与其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bauer et al. | Synthesis of ternary SiGeSn semiconductors on Si (100) via Sn x Ge 1− x buffer layers | |
| US6291321B1 (en) | Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization | |
| Powell et al. | New approach to the growth of low dislocation relaxed SiGe material | |
| US7271416B2 (en) | Strain compensated semiconductor structures | |
| Liu et al. | A surfactant-mediated relaxed Si 0.5 Ge 0.5 graded layer with a very low threading dislocation density and smooth surface | |
| CN101207016A (zh) | 半导体异质结构 | |
| CN101207093A (zh) | 一种SiGe弛豫衬底材料及其制备方法 | |
| US7498224B2 (en) | Strained silicon forming method with reduction of threading dislocation density | |
| LeGoues | The effect of strain on the formation of dislocations at the SiGe/Si interface | |
| CN101866835B (zh) | 一种高锗组分锗硅虚衬底的制备方法 | |
| Kozlowski et al. | Epitaxial Growth of Low Defect SiGe Buffer Layers for Integration of New Materials on 300 mm Silicon Wafers | |
| KR20060080555A (ko) | 실리콘-게르마늄층을 가진 반도체 웨이퍼 및 그 제조 방법 | |
| ITMI20111421A1 (it) | Fabbricazione di fette di materiale semiconduttore a larga gap energetica per l?integrazione di dispositivi elettronici e/o ottici e/o optoelettronici | |
| Bedell et al. | Strain and lattice engineering for Ge FET devices | |
| Ueno et al. | Characterization of low temperature grown Si layer for SiGe pseudo-substrates by positron annihilation spectroscopy | |
| He et al. | Effect of strain relaxation of oxidation-treated SiGe epitaxial thin films and its nanomechanical characteristics | |
| KR100712716B1 (ko) | 스트레인드 실리콘 웨이퍼 및 그 제조 방법 | |
| Prost et al. | High performance III/V RTD and PIN diode on a silicon (001) substrate | |
| Sawano et al. | Thickness dependence of strain field distribution in SiGe relaxed buffer layers | |
| Brunner et al. | Growth and characterization of Ge1− yCy/Si superlattice structures on Si substrates | |
| CN101013668A (zh) | 低位错密度锗硅虚衬底的制备方法 | |
| Brunner et al. | Strain engineering of AlGaN‐GaN HFETs grown on 3 inch 4H‐SiC | |
| Barnscheidt et al. | Paving the way to dislocation reduction in Ge/Si (001) heteroepitaxy using C-based strained layer superlattices | |
| Fang et al. | Strained Si films grown by chemical vapor deposition of trisilane on Ge buffered Si (100) | |
| Osten | Modification of Growth Modes in Lattice‐Mismatched Epitaxial Systems: Si/Ge |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |