CN101185154B - 贴合晶片的制造方法 - Google Patents

贴合晶片的制造方法 Download PDF

Info

Publication number
CN101185154B
CN101185154B CN2006800182338A CN200680018233A CN101185154B CN 101185154 B CN101185154 B CN 101185154B CN 2006800182338 A CN2006800182338 A CN 2006800182338A CN 200680018233 A CN200680018233 A CN 200680018233A CN 101185154 B CN101185154 B CN 101185154B
Authority
CN
China
Prior art keywords
wafer
etching
joint
mentioned
bonded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800182338A
Other languages
English (en)
Other versions
CN101185154A (zh
Inventor
冈部启一
宫崎进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN101185154A publication Critical patent/CN101185154A/zh
Application granted granted Critical
Publication of CN101185154B publication Critical patent/CN101185154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Abstract

本发明提供一种贴合晶片的制造方法，是在基体晶片和接合晶片的至少一方的表面形成氧化膜，并透过该氧化膜使基体晶片和接合晶片密接，并在氧化性环境下对其施加热处理而使其结合后，磨削除去上述接合晶片的外周部至规定厚度为止，随后通过蚀刻来除去该接合晶片外周部的未结合部，如此进行后，将上述接合晶片薄膜化至需要厚度为止的贴合晶片的制造方法，其特征是：上述蚀刻是使用30℃以下的至少含有氢氟酸、硝酸和乙酸的混酸来进行。由此，可以提供一种贴合晶片的制造方法，能够以对Si的蚀刻速度与对SiO2的蚀刻速度的选择比(RSi/RSiO2)大、且不会产生金属污染的方式，来蚀刻接合晶片的外周部的未结合部。

Description

贴合晶片的制造方法
技术领域
本发明是有关于一种贴合晶片的制造方法，特别是有关于一种蚀刻接合晶片的外周部的未结合部的方法。
背景技术
高性能器件(device)用晶片，是使用贴合晶片，该贴合晶片是将半导体晶片与其它的晶片接合后，使要制作器件侧的晶片薄膜化而成。
具体上，是例如准备2片镜面研磨过的硅晶片，并在至少一方的晶片形成氧化膜。然后，将此等晶片密接后，在200～1200℃的温度进行热处理来提高结合强度。随后，通过对器件制造侧晶片(接合晶片)进行磨削及研磨等来薄膜化至需要的厚度为止，能够制造一种形成有SOI(绝缘层上覆硅；SiliconOn Insulator)层的贴合SOI晶片。
又，制造贴合晶片时，也能够未透过氧化膜而直接接合硅晶片彼此之间，且基体晶片也有使用石英、氮化硅、及氧化铝等的绝缘性晶片的情形。
如上述制造贴合晶片时，因为所贴合的2片镜面晶片的周边部存在有厚度稍薄的被称为研磨塌边部分或倒角(chamfer)，该部分会以未结合、或是以结合力弱的未结合部分的方式存在。在存在有此种未结合部的状态下，通过磨削等进行薄膜化时，在该薄膜化工序中，该未结合部的一部分会剥离。因此，薄膜化后的接合晶片的直径，会变为比作为基台的晶片(基体晶片)小，又，在周边部会连续地形成微小的凹凸。
将如此的贴合晶片投入器件工序时，残留的未结合部分会在器件工序中剥离，并产生微粒而致使器件产率下降。
因此，有提案(参照特开平10-209093号公报)揭示一种方法，是通过使用KOH、NaOH等的碱蚀刻，来预先除去残留的未结合部分的方法。碱蚀刻时，蚀刻液对Si的蚀刻速度(RSi)大，而对SiO2的蚀刻速度(RSiO2)小。因此，蚀刻速度的选择比(RSi/RSiO2)大。此时，从接合晶片侧的蚀刻若到达埋入氧化膜时，蚀刻会自然地大致停止。因此，具有能够利用埋入氧化膜来作为保护膜，用以保护基体晶片，使其避免受到蚀刻的优点。
发明内容
但是，已得知通过碱蚀刻来进行蚀刻除去未结合部时，会产生金属污染，而使半导体器件的电气特性变差。
本发明是鉴于如此的问题而开发出来，本发明的目的是提供一种贴合晶片的制造方法，能够以对Si与对SiO2的蚀刻速度的选择比(RSi/RSiO2)大，且不会产生金属污染的方式来蚀刻接合晶片的外周部的未结合部。
为了解决上述课题，本发明提供一种贴合晶片的制造方法，是在基体晶片和接合晶片的至少一方的表面形成氧化膜，并透过该氧化膜使基体晶片和接合晶片密接，并在氧化性环境下对其施加热处理而使其结合后，磨削除去上述接合晶片的外周部至规定厚度为止，随后通过蚀刻来除去该接合晶片外周部的未结合部，如此进行后，将上述接合晶片薄膜化至需要厚度为止的贴合晶片的制造方法，其特征是：上述蚀刻是使用30℃以下的至少含有氢氟酸、硝酸、及乙酸的混酸来进行。
如此，使用30℃以下的上述混酸来蚀刻该接合晶片外周部的未结合部时，对Si的蚀刻速度(RSi)大，而对SiO2的蚀刻速度(RSiO2)小。也即因为对Si与对SiO2的蚀刻速度选择比(RSi/RSiO2)大，蚀刻到达埋入氧化膜时，蚀刻速度自然地降低。因此，能够利用埋入氧化膜来做为保护膜，用以保护基体晶片，使其避免受到蚀刻，且不用担心会损伤基体晶片。而且，混酸蚀刻不会造成金属污染。
此时，优选以旋转蚀刻来进行上述蚀刻。
如此，若使用旋转蚀刻来进行上述蚀刻时，与使用浸渍蚀刻时不同，能够减少随着蚀刻化学反应所产生的蚀刻液的液温上升。因此能够通过小型的冷却构件而容易地将蚀刻液控制在30℃以下，能够以较低的成本来进行蚀刻。
如上述说明，若依照本发明，在蚀刻接合晶片外周部的未结合部时，若使用30℃以下的至少含有氢氟酸、硝酸和乙酸的混酸，因为能够提高对Si与对SiO2的蚀刻速度选择比(RSi/RSiO2)，所以能够利用埋入氧化膜来作为保护膜，用以保护基体晶片，使其避免受到蚀刻，且不用担心会损伤基体晶片。
附图说明
图1是说明本发明的贴合晶片的制造方法的一个例子的流程图。
图2(a)是表示混酸的液体温度与对Si的蚀刻速度(RSi)的关系图，图2(b)是表示混酸的液体温度与对SiO2的蚀刻速度(RSiO2)的关系图。
图3是以图2的数据为基础，求取混酸的液体温度与蚀刻速度的选择比(RSi/RSiO2)的关系的图。
图4是表示评价实施例与比较例的金属污染的结果的图
图5是本发明的贴合SOI晶片的制造方法能够使用的单片式旋转蚀刻装置。
其中，附图标记说明如下：
1贴合晶片      2接合晶片
3基体晶片      4氧化膜
5氧化膜        6SOI层
7平台部        8喷嘴
9蚀刻液        10保持构件
11回收杯
具体实施方式
以下，更详细地说明本发明，但是本发明未限定于这些实施方式。
先前，通过蚀刻停止法来蚀刻除去接合晶片的未结合部时，因为必须具有充分的蚀刻速度选择比，所以无法使用混酸来蚀刻一事，是常识。但是依照本发明人的实验性研究，发现若将混酸的温度保持在低温时，也能够得到能够充分使用的选择比，由此，能够解决碱蚀刻的金属污染问题，而完成了本发明。
在此，图1是说明本发明的贴合晶片的制造方法的一个例子的概略图。在图1，首先，准备用以通过贴合来制造SOI晶片的原料晶片也即接合晶片2及基体晶片3(图1(a))。接合晶片及基体晶片没有特别限定，例如能够使用硅单晶晶片。
接着，对所准备的硅单晶晶片中的接合晶片2施加热处理，而在接合晶片的表面形成氧化膜4(图1(b))。该氧化膜的形成也可在基体晶片侧进行，也可在接合晶片及基体晶片的双方进行。
接着，使形成有该氧化膜的接合晶片2与基体晶片3在洁净的环境下密接(图1(c))。在氧化性环境下对其施加热处理，来使接合晶片2与基体晶片3牢固地结合而成为贴合晶片1。热处理条件是例如可以在含有氧或水蒸气的环境下，以200℃～1200℃的温度进行(图1(d))。此时，接合晶片2与基体晶片3被牢固地结合，并在贴合晶片1的整个外表面，也形成有氧化膜(结合氧化膜)5。
在如此进行而结合的贴合晶片1的外周部约2毫米，存在有接合晶片2与基体晶片3的未结合部。因为如此的未结合部无法使用作为用以制造器件(device)的SOI层，而且在后工序中会剥落而造成各种问题，所以必须加以除去。
为了除去未结合部，如图1(e)所示，首先，是磨削除去存在有未结合部的接合晶片2的外周部，至规定宽度w、规定厚度t为止。这是因为通过磨削时，能够高速地除去且加工精确度也佳。
此时，规定厚度t是例如能够设为20～150微米。
接着，进行蚀刻，来得到如图1(f)所示的已除去接合晶片2外周部的未结合部的晶片。本发明在此所使用的蚀刻液，是使用30℃以下的至少含有氢氟酸、硝酸及乙酸的混酸。例如，优选使用混酸(氢氟酸∶硝酸∶乙酸＝15wt％∶47wt％∶5wt％的水溶液)等。又，也可以在氢氟酸、硝酸、及乙酸之外含有磷酸、及硫酸等。
使用上述混酸来蚀刻贴合晶片，并调查混酸的液体温度与蚀刻速度的关系。图2(a)是表示混酸的液体温度与对Si的蚀刻速度(RSi)的关系的测定结果。图2(b)是表示混酸的液体温度与对SiO2的蚀刻速度(RSiO2)的关系的测定结果。而且，以图2的数据为基础，求取混酸的液体温度与蚀刻速度的选择比(RSi/RSiO2)的关系如图3所示。
在蚀刻时，该硅与氧化膜的蚀刻速度选择比是重要的。选择比充分大时，例如图1(e)所示，从接合晶片2侧，当蚀刻到达接合晶片2与基体晶片3之间的埋入氧化膜时，蚀刻速度大幅度地下降且蚀刻的进行在实质上停止。也就是说，氧化膜具有作为蚀刻停止层的功能，可保护基体晶片避免受到蚀刻。因此，在短时间进行蚀刻的期间不会产生损伤基体晶片等的问题。
如图3所示，得知若温度高于30℃时，混酸的选择比会急剧地变小。因此，在高于30℃的温度的情况下进行蚀刻时，因为氧化膜没有发挥作为蚀刻停止层的功能，所以在蚀刻到达氧化膜的时点，蚀刻无法良好地停止。因此，在短时间进行蚀刻的期间会产生损伤基体晶片、或是在基体晶片产生平台陷斑(terrace dimple)这样的问题。
相对地，如图3所示，若蚀刻液的液体温度低于30℃以下，因为选择比充分大，氧化膜具有作为蚀刻停止层的功能，在蚀刻到达氧化膜的时点能够良好地停止蚀刻。因此，通过保护膜能够保护基体晶片，避免受到蚀刻所造成的损伤，同时也不会产生平台陷斑。
蚀刻液的液体温度下限没有特别限定，只要不会对蚀刻造成阻碍的温度即可。
又，若如本发明般地将混酸作为蚀刻液时，不会产生金属污染。先前使用NaOH、或KOH等来作为蚀刻液使用的碱蚀刻，会产生金属污染而导致半导体器件的电气特性变差的问题。但是，使用如本发明的混酸蚀刻时，不会产生金属污染而能够谋求产率的提高。
进行上述本发明的混酸蚀刻的方法没有特别限定，优选使用旋转蚀刻来进行。使用旋转蚀刻时，与使用浸渍蚀刻时不同，随着蚀刻化学反应所产生蚀刻液的液温上升较小。因此能够通过小型的冷却设备而充分地将蚀刻液的液温控制在30℃以下，且冷却设备也不需要太高的运转成本。因此，设备能小型化、省力化，且能够价廉地实施本发明。当然，也能够通过浸渍来进行混酸蚀刻。
以下，举出一个例子来说明通过旋转蚀刻来进行混酸蚀刻的情形。进行旋转蚀刻的装置没有特别限定，例如能够使用图5所示的装置。通过晶片保持构件10吸附保持贴合晶片1，并一边从喷嘴8供给蚀刻液9，一边使贴合晶片1以高速进行旋转来进行蚀刻。如此，通过使晶片旋转来进行蚀刻，蚀刻液9因离心力而往晶片的外侧飞散，被甩掉的蚀刻液9是透过回收杯11来加以回收。
具体上，优选是使已通过旋转蚀刻装置吸附保持其基体晶片侧的贴合晶片，以300～400rpm旋转并从喷嘴以流量3～4升/分钟，且按照目标的蚀刻量将混酸注入添加至接合晶片的上面5秒以上。
接着，以规定时间进行蚀刻，在蚀刻除去未结合部后，进行冲洗用以停止上述混酸蚀刻。例如优选是使前述混酸蚀刻后的晶片以500～700rpm旋转，并从喷嘴以流量1～2升/分钟，将纯水注入添加至接合晶片的上面30秒～40秒。
接着，进行干燥。例如能够使前述冲洗后的晶片以1400～1600rpm旋转30～50秒，来进行旋转干燥。旋转干燥后，将晶片从旋转蚀刻装置取出而结束蚀刻工序。
通过如此的蚀刻，能够形成平台部7(图1(f))。
接着，如图1(g)所示，将接合晶片2的表面薄膜化至需要厚度来形成SOI层6。薄膜化的手段没有特别限定，例如能够使用通常的方法来进行磨削、研磨。
如以上的方式，能够制造本发明的贴合晶片。
又，上述方法是说明通过旋转蚀刻来进行混酸蚀刻的方法，但是本发明未限定于此。例如，也可如上述，将晶片浸渍在蚀刻液中来进行蚀刻，也能够通过将混酸喷雾的方法等来进行。
又，上述方法是在接合晶片2上形成氧化膜4后，再与基体晶片3接合，但是也可以是在基体晶片3上形成氧化膜后而使其接合、或是在两晶片上形成氧化膜后而使其接合的情形。又，本发明的方法中所使用的基体晶片与接合晶片，未限定是硅单晶晶片。
以下，说明本发明的实施例，但是本发明未限定于此实施例。
(实施例、比较例)
首先，准备直径200毫米(mm)、导电型p型、电阻率为4～6Ω·cm的已镜面研磨过的CZ晶片，并各自作为基体晶片及接合晶片。然后，将这些晶片按照图1的(a)～(c)工序使其密接，并在1150℃、氧环境下进行结合热处理3小时，来制造如图1(d)所示的贴合晶片1。
接着，如图1(e)所示，使用磨削装置将接合晶片2的外周部从晶片的外周部往中心磨削。厚度t成为50微米。
接着，通过蚀刻来除去接合晶片2的外周部的未结合部。
实施例是使用混酸(氢氟酸∶硝酸∶乙酸＝15wt％∶47wt％∶5wt％的水溶液)作为蚀刻液，并一边使用小型的冷却装置将液体温度保持在23℃(室温)，一边使用如图5所示的旋转蚀刻装置来进行蚀刻。吸附保持基体晶片侧并以350rpm使其旋转，且从喷嘴以流量3.5升/分钟，将上述混酸注入添加至接合晶片的上面86秒(使蚀刻量约为100微米)。
比较例是除了使用NaOH作为蚀刻液以外，以与实施例相同的条件进行蚀刻。
接着，以600rpm旋转贴合晶片并从喷嘴以流量1升/分钟，将纯水注入添加至接合晶片的上面35秒来停止蚀刻。
接着，以1500rpm旋转前述已冲洗过的贴合晶片30秒来进行干燥，并结束旋转蚀刻工序。
接着，使用平面磨削装置及单面研磨装置磨削、研磨接合晶片2的表面而薄膜化，来形成SOI层6，得到如图1(g)所示的SOI晶片。
(显微镜观察平台部)
使用光学显微镜观察所得到的实施例及比较例的SOI晶片，检查是否有产生陷斑(dimple)。结果任一晶片都几乎无法观察到陷斑，得知使用本发明的方法，能够与碱蚀刻同样地停止蚀刻，能够以充分的选择比来蚀刻除去未结合部。
(金属污染评价)
对上述实施例及比较例所得到的贴合晶片，使用原子吸光法评价金属污染。将得到的结果表示于图4。由图4可知，对照进行碱蚀刻的比较例产生金属污染，而本发明的进行混酸蚀刻的实施例则几乎没有污染、或是污染极少。
又，本发明未限定于上述实施方式。上述实施方式是例示性的，具有与本发明的权利要求所记载的技术思想实质上相同构成、且达成相同作用效果的实施例，无论如何都包含在本发明的技术范围内。

Claims (5)

1.一种贴合晶片的制造方法，其在基体晶片和接合晶片的至少一方的表面形成氧化膜，并通过该氧化膜使基体晶片和接合晶片密接，并在氧化性环境下对其施加热处理而使其结合后，磨削除去上述接合晶片的外周部至规定厚度，然后通过蚀刻来除去该接合晶片外周部的未结合部，将上述接合晶片薄膜化至需要厚度，其特征是：
上述除去该接合晶片外周部的未结合部的蚀刻，是使用30℃以下的至少含有氢氟酸、硝酸、及乙酸的混酸在保持在30℃以下的温度下来进行蚀刻至上述氧化膜。
2.如权利要求1所述的贴合晶片的制造方法，其中，上述蚀刻通过旋转蚀刻来进行。
3.如权利要求1或2所述的贴合晶片的制造方法，其中，使用冷却装置进行上述蚀刻。
4.如权利要求1或2所述的贴合晶片的制造方法，其中，上述接合晶片的外周部的磨削中的规定厚度是20～150μm。
5.如权利要求3所述的贴合晶片的制造方法，其中，上述接合晶片的外周部的磨削中的规定厚度是20～150μm。
CN2006800182338A 2005-06-01 2006-05-18 贴合晶片的制造方法 Active CN101185154B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP161025/2005 2005-06-01
JP2005161025A JP5122731B2 (ja) 2005-06-01 2005-06-01 貼り合わせウェーハの製造方法
PCT/JP2006/309892 WO2006129484A1 (ja) 2005-06-01 2006-05-18 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
CN101185154A CN101185154A (zh) 2008-05-21
CN101185154B true CN101185154B (zh) 2010-05-19

Family

ID=37481414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800182338A Active CN101185154B (zh) 2005-06-01 2006-05-18 贴合晶片的制造方法

Country Status (5)

Country Link
US (1) US9093498B2 (zh)
EP (1) EP1887612B1 (zh)
JP (1) JP5122731B2 (zh)
CN (1) CN101185154B (zh)
WO (1) WO2006129484A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071128A (ja) * 2007-09-14 2009-04-02 Naoetsu Electronics Co Ltd 半導体接合ウエーハの製造方法
FR2935535B1 (fr) * 2008-09-02 2010-12-10 S O I Tec Silicon On Insulator Tech Procede de detourage mixte.
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
EP2200077B1 (en) * 2008-12-22 2012-12-05 Soitec Method for bonding two substrates
JP2010177541A (ja) * 2009-01-30 2010-08-12 Pre-Tech At:Kk Ｓｉウェーハの加工ダメージ除去方法
WO2010150671A1 (en) * 2009-06-24 2010-12-29 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate and method for manufacturing soi substrate
US8318588B2 (en) * 2009-08-25 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
SG178179A1 (en) * 2009-10-09 2012-03-29 Semiconductor Energy Lab Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of soi substrate
FR2957189B1 (fr) * 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2961630B1 (fr) 2010-06-22 2013-03-29 Soitec Silicon On Insulator Technologies Appareil de fabrication de dispositifs semi-conducteurs
US8310031B2 (en) * 2010-07-30 2012-11-13 Memc Electronic Materials, Inc. Semiconductor and solar wafers
US20120028439A1 (en) * 2010-07-30 2012-02-02 Memc Electronic Materials, Inc. Semiconductor And Solar Wafers And Method For Processing Same
US8338266B2 (en) 2010-08-11 2012-12-25 Soitec Method for molecular adhesion bonding at low pressure
FR2964193A1 (fr) 2010-08-24 2012-03-02 Soitec Silicon On Insulator Procede de mesure d'une energie d'adhesion, et substrats associes
US9123529B2 (en) 2011-06-21 2015-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for reprocessing semiconductor substrate, method for manufacturing reprocessed semiconductor substrate, and method for manufacturing SOI substrate
JP7037459B2 (ja) 2018-09-10 2022-03-16 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN112271219A (zh) * 2020-10-28 2021-01-26 浙江正邦电子股份有限公司 一种功率二极管芯片台面造型方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484748A (en) * 1994-03-25 1996-01-16 Shin-Etsu Handotai Co., Ltd. Method for storage of silicon wafer
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
US6123865A (en) * 1998-09-09 2000-09-26 Promos Technologies, Inc. Method for improving etch uniformity during a wet etching process
CN1328696A (zh) * 1998-11-24 2001-12-26 大金工业株式会社 蚀刻溶液,蚀刻制品和制造蚀刻制品的方法
CN1461046A (zh) * 2002-05-20 2003-12-10 株式会社日立制作所 半导体器件及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2927011A (en) * 1956-07-26 1960-03-01 Texas Instruments Inc Etching of semiconductor materials
JP2719276B2 (ja) * 1992-08-05 1998-02-25 三菱マテリアル株式会社 張り合わせｓｏｉウェーハの製法
JPH08107091A (ja) * 1994-09-30 1996-04-23 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製法
JP3352896B2 (ja) * 1997-01-17 2002-12-03 信越半導体株式会社 貼り合わせ基板の作製方法
JPH10223497A (ja) * 1997-01-31 1998-08-21 Shin Etsu Handotai Co Ltd 貼り合わせ基板の作製方法
JPH1167742A (ja) * 1997-08-25 1999-03-09 Sumitomo Metal Ind Ltd 半導体基板用エッチング液およびエッチング方法
US6265328B1 (en) 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
JP3635200B2 (ja) * 1998-06-04 2005-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US6232228B1 (en) * 1998-06-25 2001-05-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
JP2000077381A (ja) * 1998-09-02 2000-03-14 Toshiba Corp エッチング方法、エッチング装置、及び分析方法
SG92720A1 (en) * 1999-07-14 2002-11-19 Nisso Engineering Co Ltd Method and apparatus for etching silicon
JP2001053257A (ja) * 1999-08-10 2001-02-23 Sony Corp 張り合わせｓｏｉ基板の作製方法
MXPA04008789A (es) * 2002-03-11 2004-11-26 Becton Dickinson Co Sistema y metodo para la fabricacion de cuchillas quirurgicas.
KR100620849B1 (ko) * 2004-03-23 2006-09-13 엘지전자 주식회사 유기 전계 발광 소자 및 그 제조방법
US7162112B2 (en) * 2004-11-23 2007-01-09 Xerox Corporation Microfabrication process for control of waveguide gap size
US8476165B2 (en) * 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5484748A (en) * 1994-03-25 1996-01-16 Shin-Etsu Handotai Co., Ltd. Method for storage of silicon wafer
US5843322A (en) * 1996-12-23 1998-12-01 Memc Electronic Materials, Inc. Process for etching N, P, N+ and P+ type slugs and wafers
US6123865A (en) * 1998-09-09 2000-09-26 Promos Technologies, Inc. Method for improving etch uniformity during a wet etching process
CN1328696A (zh) * 1998-11-24 2001-12-26 大金工业株式会社 蚀刻溶液,蚀刻制品和制造蚀刻制品的方法
CN1461046A (zh) * 2002-05-20 2003-12-10 株式会社日立制作所 半导体器件及其制造方法

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
B.Schwartz,H.Robbins.Chemical Etching of Silicon.JOUNAL OF THE ELECTROCHEMICAL SOIETY108 4.1961,108(4),365-372.
B.Schwartz,H.Robbins.Chemical Etching of Silicon.JOUNAL OF THE ELECTROCHEMICAL SOIETY108 4.1961,108(4),365-372. *
JP特开平5-144798A 1993.06.11
JP特开平6-314684A 1994.11.08
JP特开平6-61461A 1994.03.04
JP特开平8-107091A 1996.04.23

Also Published As

Publication number Publication date
JP5122731B2 (ja) 2013-01-16
US9093498B2 (en) 2015-07-28
JP2006339330A (ja) 2006-12-14
EP1887612B1 (en) 2020-01-08
US20090111245A1 (en) 2009-04-30
EP1887612A1 (en) 2008-02-13
WO2006129484A1 (ja) 2006-12-07
EP1887612A4 (en) 2010-11-17
CN101185154A (zh) 2008-05-21

Similar Documents

Publication Publication Date Title
CN101185154B (zh) 贴合晶片的制造方法
CN101124657B (zh) 贴合晶圆的制造方法及贴合晶圆
US8202785B2 (en) Surface treatment for molecular bonding
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US20100255682A1 (en) Method for thinning a bonding wafer
US20030211704A1 (en) Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
TWI357101B (en) Method for producing bonded wafer
CN101523566A (zh) 用于使用滑动法的临时性晶片粘结的高温旋涂粘结组合物
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
CN103094094B (zh) 一种超薄半导体晶片的制作方法
JPH0750234A (ja) 半導体ウェーハ製造装置および製造方法
CN104916535B (zh) 一种激光诱导热生长氧化硅的方法
JP2004056046A (ja) Ｓｏｉ基板の加工方法
CN113793833A (zh) 一种带空腔的绝缘体上硅衬底的制备工艺
WO2000001009A1 (en) Dielectric separation wafer and production method thereof
JP3945130B2 (ja) 張り合わせ誘電体分離ウェーハの製造方法
CN108172502B (zh) 应用于非制冷红外焦平面的承载晶圆快速减薄方法
JP2002164316A (ja) 基板洗浄方法および基板洗浄装置
CN110854018A (zh) 一种高选择比硅腐蚀液及其使用方法
JPH11260774A (ja) 張り合わせ基板の製造方法
JP2002043257A (ja) ワークの研磨方法
CN117672813A (zh) 一种硅片的制备方法及硅片
KR20050020743A (ko) Ｓｏｉ 기판의 가공방법
JP2002043551A (ja) 張り合わせ誘電体分離ウェーハの製造方法
JP2000223452A (ja) Ｓｏｉウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant