CN101183871A - 输入时钟转换为高频时钟的实现方法及锁相环装置 - Google Patents

Abstract

本发明提供一种输入时钟转换为高频时钟的实现方法，包括：接收输入时钟；使用第一级锁相环滤除所述输入时钟的抖动，得到低频时钟；使用第二级锁相环将所述低频时钟转换为高频时钟。本发明还提供一种锁相环装置。由于将输入时钟转换为低频时钟的锁相环和将低频时钟转换为高频时钟的锁相环的可靠性都比较高，而且同样能够完成将输入时钟转换为高频时钟的任务。所以，本发明的时钟转换成功的几率比现有技术高。

Description

输入时钟转换为高频时钟的实现方法及锁相环装置

技术领域

本发明涉及通信技术，尤其涉及锁相环(PLL，Phase Locked Loop)技术。

背景技术

随着通信技术的发展，人们对通信带宽的要求越来越高，为此，通信领域应用和发展了多种高速接口，例如同步数字体系(SDH，Synchronous DigitalHierarchy)成帧器、高速串行/解串行(SERDES，Serializer/Deserializer)接口等。为保证高速接口的性能，参考时钟的频率及性能都需要达到一定的要求，几百MHz的接口参考时钟已经是很常用的参考时钟。同时，无线通信技术从2G发展到3G，并逐步向后3G演进，而且多载波技术得到广泛应用，这些都要求模数(AD)/数模(DA)的采样速度越来越高，AD/DA采样性能除了与自身器件工艺有关外，还与其参考时钟的抖动性能强相关。

目前，在高速接口的应用场合都使用高频晶体振荡器作为高速接口的参考时钟基准，即，使用高频晶体振荡器锁相环滤除输入时钟的抖动，得到高频时钟。但发明人经过仔细研究、认真分析后发现，高频晶体振荡器由于自身工艺所限，可靠性相对较差，这样就会导致高频晶体振荡器锁相环的可靠性相对较差，进而导致时钟频率转换的成功几率较低。

具体的，如图1所示，高频压控晶体振荡器(VCXO，Voltage Control CrystalOscillator)锁相环11将接收到的输入时钟转换为高频时钟，高频时钟作为SDH成帧器12的参考时钟。在实际应用中，高频压控晶体振荡器锁相环11确实可以滤除输入时钟的抖动，但高频压控晶体振荡器锁相环11包括高频压控晶体振荡器，而高频压控晶体振荡器本身的晶片比较薄，由于这个原因，高频压控晶体振荡器的失效率较高，这样就会直接导致高频压控晶体振荡器锁相环11的可靠性较差。

发明内容

本发明实施例要解决的技术问题在于提供一种输入时钟转换为高频时钟的实现方法及锁相环装置，用以提高时钟频率转换的成功几率。

为解决上述技术问题，本发明提供一种输入时钟转换为高频时钟的实现方法实施例，包括：接收输入时钟；使用第一级锁相环滤除所述输入时钟的抖动，得到低频时钟；使用第二级锁相环将所述低频时钟转换为高频时钟。

本发明还提供一种锁相环装置实施例，包括：第一级锁相环，用于滤除接收到的输入时钟的抖动，得到低频时钟；第二级锁相环，用于将所述低频时钟转换为高频时钟。

在本发明的实施例中，先用一个锁相环滤除输入时钟的抖动，得到低频时钟，再用一个锁相环将低频时钟转换为高频时钟。由于将输入时钟转换为低频时钟的锁相环和将低频时钟转换为高频时钟的锁相环的可靠性都比较高，而且同样能够完成将输入时钟转换为高频时钟的任务，所以，本发明实施例的时钟转换成功的几率比现有技术高。

另外，在现有技术中，高频压控晶体振荡器成本高，尤其是几百MHz的高频压控晶体振荡器的成本相当高，这样就会直接导致高频压控晶体振荡器锁相环的成本较高，而本发明实施例使用的两个锁相环由于不需要直接将输入时钟转换为高频时钟，所以不需要包括高频压控晶体振荡器，从而降低了锁相环的成本。

附图说明

图1为现有的输入时钟转换为高频时钟的实现方法示意图；

图2为本发明的输入时钟转换为高频时钟的实现方法实施例的流程图；

图3为本发明实施例的使用第一级锁相环滤除输入时钟的抖动得到低频时钟的方法流程图；

图4为本发明实施例的使用第二级锁相环将低频时钟转换为高频时钟的方法流程图；

图5为本发明的锁相环装置的第一实施例的结构示意图；

图6为本发明实施例的第一级锁相环的结构示意图；

图7为本发明实施例的第二级锁相环的结构示意图；

图8为本发明的锁相环装置的第二实施例的结构示意图；

图9为现有的为高速设备提供不同频点的方法示意图；

图10为本发明实施例的为高速设备提供不同频点的方法示意图。

具体实施方式

首先对本发明的方法实施例进行说明。如图2所示，包括：

步骤S201：接收输入时钟。

所述输入时钟可以是串行/解串行接口的参考时钟，也可以是通过背板连接线传递过来的时钟，还可以是线路恢复的时钟。当然，所述输入时钟带有一定的抖动。

步骤S202：使用第一级锁相环滤除所述输入时钟的抖动，得到低频时钟。

第一级锁相环可以是低频压控晶体振荡器锁相环，也可以是其他的能够滤除输入时钟的抖动、得到低频时钟的锁相环，第一级锁相环可以采用窄环路带宽。具体的，可以按照图3所示的流程使用第一级锁相环滤除输入时钟的抖动得到低频时钟：

步骤S2021：将输入时钟与输出的低频时钟进行相位比较，产生对应于相位差的误差电压。

一般的，输入时钟与输出的低频时钟之间会存在频差与相差。为使输入时钟的频率与输出的低频时钟的频率达到同步，可以将输入时钟与输出的低频时钟的相位进行比较，得到相位差信号，之后，再将相位差信号转换为误差电压。

步骤S2022：对所述误差电压进行滤波处理，得到控制电压。

得到误差电压后，可以将误差电压进行滤波处理，主要是滤除误差电压的干扰成分和噪音，得到一个控制电压。

步骤S2023：根据所述控制电压，对输出的低频时钟的频率进行控制。

得到控制电压后，可以根据控制电压，使输出的低频时钟的频率尽量与输入时钟的频率接近。

步骤S2021-2023可以是一个循环的过程，以使输出的低频时钟的频率逐渐的与输入时钟的频率一致。

另外，在步骤S2021中，如有必要，可以先分别对输入时钟和输出的低频时钟进行分频处理，分别得到分频后的输入时钟和低频时钟，之后再将分频后的输入时钟和低频时钟进行相位比较，产生对应于相位差的误差电压。当然，也可以只对输入时钟和输出的低频时钟中的一个时钟进行分频处理，再将分频后的时钟与另外一个没有分频的时钟进行相位比较。此时，在步骤S2023中，可以根据控制电压，使输出的低频时钟的频率尽量达到相对于输入时钟的频率的期望频率。

完成步骤S202后，执行步骤S203：使用第二级锁相环将所述低频时钟转换为高频时钟。

第二级锁相环可以是压控振荡器(VCO，Voltage Control Oscillator)锁相环，也可以是其他的能够将低频时钟转换为高频时钟的锁相环，第二级锁相环可以采用宽环路带宽。具体的，可以按照图4所示的流程使用第二级锁相环将低频时钟转换为高频时钟：

步骤S2031：对压控振荡器输出的高频时钟进行分频处理，得到分频后的高频时钟，将低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压。

由于高频时钟的频率要比低频时钟的频率高，所以在进行频率转换时，为使第二级锁相环输入端输入的两个时钟的频率尽量接近，一般都会对高频时钟进行分频处理。

步骤S2032：对所述误差电压进行滤波处理，得到控制电压。

得到误差电压后，可以将误差电压进行滤波处理，主要是滤除误差电压中的干扰成分和噪音，得到一个控制电压。

步骤S2033：根据所述控制电压，对输出的高频时钟的频率进行控制。

得到控制电压后，可以根据控制电压，使输出的高频时钟的频率尽量达到相对于低频时钟的频率的期望频率。

步骤S2031-2033可以是一个循环的过程，以使输出的高频时钟的频率尽量达到相对于低频时钟的频率的期望频率。

另外，在步骤S2031中，如有必要，可以分别对低频时钟和输出的高频时钟进行分频处理，分别得到分频后的低频时钟和分频后的高频时钟，之后再将分频后的低频时钟和分频后的高频时钟进行相位比较，产生对应于相位差的误差电压。

在步骤S203后，如果后续的高速接口不需要步骤S203得到的高频时钟的频率，则可以对步骤S203得到的高频时钟进行分频处理，分频系数可以根据实际需要而定。例如，假设步骤S203得到的高频时钟的频率是2GHz，而后续的高速接口只需要1GHz的高频时钟，那么可以对2GHz的高频时钟进行分频处理，分频系数是2，得到1GHz的高频时钟；如果后续的高速接口只需要500GHz的高频时钟，那么分频系数就是4。

上述方法实施例可以由多种形式的装置来实现，为此，本发明还提供了一种锁相环装置的实施例。如图5所示，锁相环装置51包括：第一级锁相环501，用于滤除接收到的输入时钟的抖动，得到低频时钟；第二级锁相环502，用于将所述低频时钟转换为高频时钟。

所述输入时钟可以是串行/解串行接口的参考时钟，也可以是通过背板连接线传递过来的时钟，还可以是线路恢复的时钟。当然，所述输入时钟带有一定的抖动。

第一级锁相环501可以是低频压控晶体振荡器锁相环，也可以是其他的能够滤除输入时钟的抖动、得到低频时钟的锁相环，第一级锁相环501可以采用窄环路带宽。具体的，如图6所示，第一级锁相环501包括：鉴相器5011，用于将输入时钟与低频时钟进行相位比较，产生对应于相位差的误差电压；环路滤波器5012，用于对鉴相器5011产生的误差电压进行滤波处理，得到控制电压；低频压控晶体振荡器5013，用于根据环路滤波器5012得到的控制电压，对所述低频时钟的频率进行控制。其中，环路滤波器5012得到误差电压后，可以将误差电压进行滤波处理，主要是滤除误差电压的干扰成分和噪音，得到一个控制电压；低频压控晶体振荡器5013得到控制电压后，可以根据控制电压，使输出的低频时钟的频率尽量与输入时钟的频率接近。

鉴相器5011、环路滤波器5012和低频压控晶体振荡器5013之间可以构成一个环路，以使输出的低频时钟的频率逐渐的与输入时钟的频率一致。

另外，如有必要，鉴相器5011可以先分别对输入时钟和输出的低频时钟进行分频处理，分别得到分频后的输入时钟和低频时钟，之后再将分频后的输入时钟和低频时钟进行相位比较，产生对应于相位差的误差电压。当然，鉴相器5011也可以只对输入时钟和输出的低频时钟中的一个时钟进行分频处理，再将分频后的时钟与另外一个没有分频的时钟进行相位比较。此时，低频压控晶体振荡器5013可以根据控制电压，使输出的低频时钟的频率尽量达到相对于输入时钟的频率的期望频率。

请再参照图5，第二级锁相环502可以是压控振荡器锁相环，例如采用LMX2306/AD4001或AD9510/CDCM7005类鉴相器加压控振荡器的方式实现，也可以直接采用集成压控振荡器的锁相环器件，如AD9516/AD9517/AD9518/CDCE72010等，相对来说，后者的实现成本更低、应用更灵活，当然，第二级锁相环502也可以是其他的能够将低频时钟转换为高频时钟的锁相环。第二级锁相环502可以采用宽环路带宽，具体可以根据实际应用情况从几KHz到几百KHz。具体的，如图7所示，第二级锁相环502包括：鉴相器5021，用于对压控振荡器输出的高频时钟进行分频处理，得到分频后的高频时钟，将低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压；环路滤波器5022，用于对鉴相器5021产生的误差电压进行滤波处理，得到控制电压；压控振荡器5023，用于根据环路滤波器5022得到的控制电压，对输出的高频时钟的频率进行控制。环路滤波器5022得到误差电压后，可以将误差电压进行滤波处理，主要是滤除误差电压中的干扰成分和噪音，得到一个控制电压。压控振荡器5023得到控制电压后，可以根据控制电压，使输出的高频时钟的频率尽量达到相对于低频时钟的频率的期望频率。

鉴相器5021、环路滤波器5022和压控振荡器5023可以构成一个环路，以使输出的高频时钟的频率尽量达到相对于低频时钟的频率的期望频率。

另外，如有必要，鉴相器5021可以分别对低频时钟和输出的高频时钟进行分频处理，分别得到分频后的低频时钟和分频后的高频时钟，之后再将分频后的低频时钟和分频后的高频时钟进行相位比较，产生对应于相位差的误差电压。

请再参照图5，第二级锁相环502输出高频时钟后，如果后续的高速设备503不需要所述高频时钟的频率，则可以对所述高频时钟进行分频处理，分频系数可以根据实际需要而定。具体的，图8所示，锁相环装置81除包括第一级锁相环801和第二级锁相环802外，还包括设置在第二级锁相环802和高速设备804之间的分频器803，用于对第二级锁相环802输出的高频时钟进行分频处理。例如，假设第二级锁相环802输出的高频时钟的频率是2GHz，而高速设备804只需要1GHz的高频时钟，那么第二级锁相环802输出的2GHz的高频时钟经过分频器803分频处理后，可以得到1GHz的高频时钟，进而满足高速设备804的需求。

在本发明的所有实施例中，不是使用高频压控晶体振荡器锁相环将输入时钟转换为高频时钟的，而是先用一个锁相环将输入时钟转换为低频时钟，再用一个锁相环将低频时钟转换为高频时钟，由于将输入时钟转换为低频时钟的锁相环中的振荡器和将低频时钟转换为高频时钟的锁相环中的振荡器的可靠性都很高，所以两个锁相环的可靠性也都很高，时钟转换成功的几率也会因而提高。

在本发明的所有实施例中，由于将输入时钟转换为低频时钟的锁相环中的振荡器和将低频时钟转换为高频时钟的锁相环中的振荡器的工艺特点，两种振荡器的制作成本较低，所以两个锁相环的成本也较低。

在本发明的所有实施例中，由于压控振荡器的牵引范围比较宽，所以可以满足不同频点的需求。例如，在现有技术中，如果需要满足不同频点的需求，则需要采用不同的高频压控晶体振荡器来实现。如图9所示，如果高速设备92需要三个不同频率的时钟，则由于高频压控晶体振荡器的频率牵引范围比较小，一般都在200ppm以内，所以需要使用三个高频压控晶体振荡器锁相环91、91’及91”来输出三个不同频率的时钟。当然，高速设备93可能不要求高频压控晶体振荡器锁相环91、91’及91”同时输出不同频率的时钟，而只是在某个时刻要求一个频率的时钟，但高频压控晶体振荡器锁相环91、91’及91”必须同时存在，才能满足高速设备92在不同时刻对不同频率时钟的需求。上面提到过，由于高频压控晶体振荡器的工艺特点等原因，高频压控晶体振荡器锁相环的成本高，可靠性低，所以，使用多个高频压控晶体振荡器锁相环实现不同频率时钟的输出会使实现的成本更高，可靠性也会更低。而在本发明的实施例中，由于压控振荡器的牵引范围比较宽，所以往往只需要一个包括压控振荡器锁相环的锁相环装置，通过软件来进行不同的配置，就可以满足高速设备在不同时刻对不同频点的需求，相对于现有技术来说，实现成本更低，可靠性更高。如图10所示，如果高速设备1003在不同的时刻需要三个不同的频点f1、f2及f3，那么使用一个包括低频压控晶体振荡器锁相环1001及压控振荡器锁相环1002的装置101，通过在不同时刻对压控振荡器锁相环1002进行不同的配置，即可输出不同的频点。

在本发明的所有实施例中，由于低频压控晶体振荡器本身的相噪特性较好，一般的低频压控晶体振荡器的相噪都能达到-90dBc/Hz@100Hz、-110dBc/Hz@1kHz、-130dBc/Hz@10kHz、-140dBc/Hz@1MHz，所以，使用窄环路带宽的低频压控晶体振荡器锁相环作为第一级锁相环，可以对输入时钟进行良好的滤波，保证近端相位噪声；使用压控振荡器锁相环可以很容易的将低频时钟的频率提高到较高的频率，而且由于可调范围很大，可以输出不同频率的时钟。

另外，如果只使用一个高频压控振荡器锁相环将输入时钟转换为高频时钟，则由于高频压控振荡器近端相噪比较差，所以转换后的高频时钟往往不能满足通信***对高性能时钟的要求。而在本发明的所有实施例中，采用两级锁相环先对输入时钟进行滤波，再将滤波后得到的低频时钟转换为高频时钟，就可以满足通信***对高性能时钟的要求。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (11)

1.一种输入时钟转换为高频时钟的实现方法，其特征在于，包括：

接收输入时钟；

使用第一级锁相环滤除所述输入时钟的抖动，得到低频时钟；

使用第二级锁相环将所述低频时钟转换为高频时钟。

2.如权利要求1所述的输入时钟转换为高频时钟的实现方法，其特征在于，所述第一级锁相环为低频压控晶体振荡器锁相环，使用低频压控晶体振荡器锁相环滤除所述输入时钟的抖动得到低频时钟具体为：

将输入时钟与低频压控晶体振荡器锁相环中的低频压控晶体振荡器输出的低频时钟进行相位比较，产生对应于输入时钟与低频时钟之间相位差的误差电压；

对所述误差电压进行滤波处理，得到控制电压；

根据所述控制电压，对所述低频时钟的频率进行控制。

3.如权利要求1所述的输入时钟转换为高频时钟的实现方法，其特征在于，所述第一级锁相环为低频压控晶体振荡器锁相环，使用低频压控晶体振荡器锁相环滤除所述输入时钟的抖动得到低频时钟具体为：

分别对输入时钟和低频压控晶体振荡器锁相环中的低频压控晶体振荡器输出的低频时钟进行分频处理，得到分频后的输入时钟和低频时钟；

将所述分频后的输入时钟与分频后的低频时钟进行相位比较，产生对应于相位差的误差电压；

对所述误差电压进行滤波处理，得到控制电压；

根据所述控制电压，对所述输出的低频时钟的频率进行控制。

4.如权利要求1所述的输入时钟转换为高频时钟的实现方法，其特征在于，所述第二级锁相环为压控振荡器锁相环，使用压控振荡器锁相环将所述低频时钟转换为高频时钟具体为：

对压控振荡器锁相环中的压控振荡器输出的高频时钟进行分频处理，得到分频后的高频时钟；

将低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压；

对所述误差电压进行滤波处理，得到控制电压；

根据所述控制电压，对压控振荡器输出的高频时钟的频率进行控制。

5.如权利要求1所述的输入时钟转换为高频时钟的实现方法，其特征在于，所述第二级锁相环为压控振荡器锁相环，使用压控振荡器锁相环将所述低频时钟转换为高频时钟具体为：

分别对低频时钟和压控振荡器锁相环中的压控振荡器输出的高频时钟进行分频处理，得到分频后的低频时钟和高频时钟；

将分频后的低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压；

对所述误差电压进行滤波处理，得到控制电压；

根据所述控制电压，对压控振荡器输出的高频时钟的频率进行控制。

6.一种锁相环装置，其特征在于，包括：

第一级锁相环，用于滤除接收到的输入时钟的抖动，得到低频时钟；

第二级锁相环，用于将所述低频时钟转换为高频时钟。

7.如权利要求6所述的锁相环装置，其特征在于，所述第一级锁相环为低频压控晶体振荡器锁相环，包括：

鉴相器，用于将输入时钟与低频时钟进行相位比较，产生对应于相位差的误差电压；

环路滤波器，用于对所述鉴相器产生的误差电压进行滤波处理，得到控制电压；

低频压控晶体振荡器，用于根据所述环路滤波器得到的控制电压，对所述低频时钟的频率进行控制。

8.如权利要求6所述的锁相环装置，其特征在于，所述第一级锁相环为低频压控晶体振荡器锁相环，包括：

鉴相器，用于对输入时钟进行分频处理，得到分频后的输入时钟，对低频压控晶体振荡器输出的低频时钟进行分频处理，得到分频后的低频时钟，将所述分频后的输入时钟与分频后的低频时钟进行相位比较，产生对应于相位差的误差电压；

环路滤波器，用于对所述鉴相器产生的误差电压进行滤波处理，得到控制电压；

低频压控晶体振荡器，用于根据所述环路滤波器得到的控制电压，对输出的低频时钟的频率进行控制。

9.如权利要求6所述的锁相环装置，其特征在于，所述第二级锁相环为压控振荡器锁相环，包括：

鉴相器，用于对压控振荡器输出的高频时钟进行分频处理，得到分频后的高频时钟，将低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压；

环路滤波器，用于对所述鉴相器产生的误差电压进行滤波处理，得到控制电压；

压控振荡器，用于根据所述环路滤波器得到的控制电压，对输出的高频时钟的频率进行控制。

10.如权利要求9所述的锁相环装置，其特征在于，所述第二级锁相环为压控振荡器锁相环，包括：

鉴相器，用于对低频时钟进行分频处理，得到分频后的低频时钟，对压控振荡器输出的高频时钟进行分频处理，得到分频后的高频时钟，将分频后的低频时钟与分频后的高频时钟进行相位比较，产生对应于相位差的误差电压；

环路滤波器，用于对所述鉴相器产生的误差电压进行滤波处理，得到控制电压；

压控振荡器，用于根据所述环路滤波器得到的控制电压，对输出的高频时钟的频率进行控制。

11.如权利要求6所述的锁相环装置，其特征在于，还包括：分频器，用于对所述第二级锁相环得到的高频时钟进行分频处理。

Images