CN101164239A - 具有前端的nicam编码器 - Google Patents

具有前端的nicam编码器 Download PDF

Info

Publication number
CN101164239A
CN101164239A CNA2006800138354A CN200680013835A CN101164239A CN 101164239 A CN101164239 A CN 101164239A CN A2006800138354 A CNA2006800138354 A CN A2006800138354A CN 200680013835 A CN200680013835 A CN 200680013835A CN 101164239 A CN101164239 A CN 101164239A
Authority
CN
China
Prior art keywords
nicam
coupled
interpolation
output
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800138354A
Other languages
English (en)
Other versions
CN101164239B (zh
Inventor
鲁希阿诺·佐索
阿兰·P.·秦
大卫·P.·莱斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101164239A publication Critical patent/CN101164239A/zh
Application granted granted Critical
Publication of CN101164239B publication Critical patent/CN101164239B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/06—Systems for the simultaneous transmission of one television signal, i.e. both picture and sound, by more than one carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H04N5/605—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals according to the NICAM system

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

NICAM编码器(54)包括NICAM处理器(82)和连接至NICAM处理器的前端部分(80，84)。前端部分被配置成以可整数分频的***时钟(68)工作，以便***时钟可以同时用于NICAM处理器(82)和前端部分(80，84)两者。

Description

具有前端的NICAM编码器
技术领域
本发明涉及立体声音频编码器，更具体地，涉及NICAM编码装置。
背景技术
准瞬时压缩扩展音频复用(NICAM)编码是由BBC研究中心在1980年代早期开发的。其主要目的是为了提高声音质量，提供多通道的数字声音或者数据，并与其他TV立体声***相比提高在难接收区域的重现性，而在同时保持与现有服务的兼容性。NICAM 728首先被应用于英国TV***(PAL I)并随后应用于PAL B/G以及SECAML。在审查了若干种方法之后，在1980年代晚期，ITU推荐在使用PAL和SECAM电视***的国家将NICAM用于数字多音传输。
NICAM编码是部分数字和部分模拟的。图1为现有技术的具有立体声音频***10的复合视频的概要框图，立体声音频***10具有模拟滤波器12、双通道模拟-数字转换器(ADC)14、数字声音NICAM编码器16、模拟QPSK发送器18、和RF调制器20。模拟滤波器12分别对二个声音输入22和24进行滤波，并分别在输出26和28输出滤波信号。模拟滤波器12的输出26和28输入至双通道ADC14。ADC14在34(CLK1)接收第一时钟，并在ADC输出30和32将ADC输入26和28的信号分别转换成相应的数字信号。如所示出的，双通道ADC14具有14位的分辨率。数字声音编码器16在38(CLK2)接收第二时钟并根据NICAM标准将编码器输入30和32上的信号处理成编码器输出端36的数字编码信号。然后，编码器输出36被输入至模拟QPSK发送器18。QPSK表示正交移相键控。模拟QPSK发送器18在42(CLK3)接收第三时钟且QPSK将在输入36接收到的信号调制到输出40上。输出40上的QPSK调制信号然后经RF调制器20与信号线44上的复合视频合成。然后RF调制器将合成的QPSK调制信号和复合视频RF调制到RF调制器输出46。
进一步关于图1中的***，可以对二个输入在模拟域或者数字域中进行预加重。二个输入信号通过ADC14以32kHz的采样率(CLK1)被数字化为14位分辨率。采样被分成32个14位数据的块，等价于1ms的时长。在数字声音编码器16，每块采样以相同比例因子被压缩扩展至10比特。然后对每个10比特采样增加一比特奇偶校验位，用于错误检查和比例因子指示的目的。左声道和右声道数据然后被多路复用，对比特位根据NICAM标准中所述的交错模式(interleavepattern)进行交错，从而形成704比特的块。然后将8比特的帧对齐字、5比特的控制信息以及11比特的附加数据加在704比特数据块的开始部分，从而形成728比特的帧。例如，每个帧每1毫秒在信号线36上串行传输。总的比特率为728Bit/s，对应于时钟38(CLK2)。比特流然后被加扰(scramble)(除属于帧对齐字的比特位外)，转换成以二个364kHz(符号速率)采样的1比特同相(in-phase)和正交(quadrature)的数据流，差分编码并用时钟42(CLK3)通过QPSK传输装置18QPSK调制在用于PAL I的6.552MHz副载波或者用于PAL B、G和H以及SECAML L的5.85MHz副载波上。然后，QPSK调制的音频信号40与复合视频44合成并利用RF调制器20进行RF调制。RF调制器在VHF和/或UHF频道上产生RF信号46。
图1的***的缺点在于需要多个***时钟。即，图1的NICAM编码器需要多个时钟(例如，CLK1、CLK2、CLK3等)，分别由不同的晶体振荡器和锁相环(PLL)产生。例如，对于包含sigma-delta立体声ADC的双通道ADC，ADC通常由4.096MHz的时钟驱动(对应于过采样率(oversampling rate)128)。QPSK编码器的比特率和符号速率分别为728kbit/s和364 kbaud。副载波频率对于PAL I为6.552MHz，而对于PAL B、G和H及SECAM L为5.85MHz。注意，这些时钟不易彼此相关，即，难以从同一时钟、例如音频/视频芯片中常见的27MHz时钟或者其倍频、或者适合于单片实现的24MHz时钟导出，其中24MHz时钟允许易于产生用于RF调制器集成电路的4MHz时钟。另外，需要使用PLL的缺点在于，PLL需要额外的面积以及用于接地和电源供给的管脚。而且，由于晶体振荡器和PLL为模拟模块，不易于移植。因而增加了编码器额外的复杂度并转化为额外的整体成本。
另外如上所述，NICAM编码器仅部分地是数字的。它的一些功能是用模拟模块实现的，尤其是预加重滤波器、QPSK发送器的脉冲整型滤波器、以及QPSK调制器，其缺点是，它们需要调整并因此会对***增加可观的成本。另外，将这些模拟模块直接实现在集成电路中是不实用的，因为当工艺改变时，它们不易被移植。
进一步地，大多数欧洲电视机支持NICAM以从可用的地面电视广播接收立体声音频。但是，VCR、DVD播放机、卫星机顶盒以及游戏机并不配备NICAM编码器，因此，如果通过RF连接器连接的话，只能得到单声道音频。通常，它们通过SCART连接器(也称为Euro Connector)与电视机相连接。SCART是Syndicat francais desConstructeurs d’Appareils de Radio et de Télévision的缩写。在欧洲，许多消费类音频/视频部件支持一个或两个21针SCART连接器。SCART连接器具有21个针，并且根据设备的具体类型，提供设备的立体声声音和视频信号的输入和输出。另外，SCART连接器也可以提供RGB信号。
但是，SCART连接器有时会有可靠性问题，并且有时，由于屏蔽较差，复合视频输出可能会干扰复合视频输入。另外，SCART电缆只能用于连接局部设备(例如，位于同一个房间内)，因此不能用于将远程的电视机(例如位于远处的房间内)与机顶盒相连接。虽然新的欧洲电视机已经开始包括与相应的美国型号类似的音频/视频连接器，但是，例如，通过视频、左右声道音频电缆将若干个音频/视频部件连接至欧洲电视机是很复杂的。
从集成在音频/视频芯片中或集成在单片编码器中的观点看，传统的NICAM编码***的实现的成本效率不高，因为需要多个时钟并且使用了需要调整且当被集成时难以移植的模拟模块。NICAM通常被用于电视台，且通常包括非常昂贵的机架安装单元。虽然对于其它的应用来说可能存在较为廉价的版本，但这些其它的应用仍然需要具有许多分立部件的印刷电路板。因此，从成本和复杂性角度看，NICAM编码器主要单独用于广播设备，而不是一般消费类应用的设备中。
因此，需要一种改善了的装置以克服上面讨论的本领域的这些问题。
附图说明
本发明通过例子进行说明但不限于附图的方式，其中相同的附图标记表示类似的元件，其中：
图1为具有带有模拟RF调制器的NICAM编码器的现有技术的复合视频和立体声音频***的概要框图。
图2为根据本发明的一个实施方式的具有单片NICAM编码器实现的复合视频和双声道音频***的概要框图。
图3为根据本发明的一个实施方式的图2中的NICAM编码器的较详细概要框图。
图4为根据本发明的一个实施方式的图3中的前端输入部分的较详细概要框图。
图5为根据本发明的一个实施方式的图3中的前端输出部分的较详细概要框图。
图6为根据本发明的一个实施方式的图5中的示例性的插值器定时电路的较详细概要框图。
在不同附图中使用相同的附图标记表示类似或者相同的部件。本领域技术人员还会理解，图中的元件为用来进行简单和清晰的说明，而不必按照比例画出。例如，图中的某些元件的尺寸会被相对于其他元件放大以帮助对本发明实施方式的理解。
具体实施方式
图2为根据本发明的一个实施方式的包括NICAM编码器实现的复合视频和立体声音频***50的概要框图。复合视频和双声道音频***50包括第一模拟滤波器52、NICAM编码器54、第二模拟滤波器56、和模拟RF调制器58。模拟滤波器52分别对二个音频输入60和62进行滤波，分别在输出64和66上输出滤波信号。双声道音频输入可包括立体声对的左右声道的独立的A、B声道。在一个实施方式中，模拟滤波包括模拟抗混叠滤波器。
模拟滤波器52的输出64和66是NICAM编码器54的输入。NICAM编码器54在68(CLK)接收单一时钟并将输入64和66的信号转换成输出70上的对应的QPSK调制的信号。在一个实施方式中，68处的时钟包含晶体振荡器。NICAM编码器54还在信号线72上提供了时钟输出，这将在以下进一步讨论。如所说明的，NICAM编码器54的输出70输入至第二模拟滤波器56。滤波器56在输出信号线74上提供经滤波的QPSK调制的具有6.552或5.85MHz载波的信号。在一个实施方式中，滤波器56包含模拟重构滤波器。然后，输出端74上的滤波后的QPSK调制的信号通过RF调制器58与信号线76上的复合视频合成。然后，RF调制器58将合成的QPSK调制信号和复合视频RF调制至RF调制器输出78上作为RF信号(UHF/VHF)。RF调制器58进而还接收信号线72上的时钟输入。
图3为根据本发明的一个实施方式的图2中的NICAM编码器实现的较详细概要框图。NICAM编码器54包括前端输入部分80、NICAM处理器82、和前端输出部分84。如上所述，NICAM编码器54包括输入64和66，在68(CLK)处接收单一时钟。在一个实施方式中，信号线72上的时钟输出从信号线68(CLK)上的时钟输入导出，例如使用适当的整数分频器。NICAM编码器54将输入64和66上的信号转换成输出70上的相应的QPSK调制信号。因此，NICAM编码器54的前端包括前端输入部分80和前端输出部分84。
响应于输入64和66上的数据信号并响应时钟输入68，前端输入部分将输入分别处理成输出线86和88上的信号，例如32kHz的14比特数据。前端输入部分80的输出86和88对应于对NICAM处理器82的各个输入。响应于输入端86和88上的信号并响应时钟输入68和信号线94上的处理器选通脉冲，NICAM处理器将输入分别处理成输出线90和92上的同相(I；in-phase)和正交(Q；quadrature)的单比特数据流信号。换句话说，NICAM处理器82接收由前端输入部分80以32kHz产生的采样。NICAM处理器然后分别在输入86和88上进行数字压缩扩展并分别在输出90和92上产生符合NICAM标准的以364kHz采样的加扰和差分编码的同步(I)和正交(Q)数据。注意，NICAM处理器的功能是本领域公知的，因而在此仅做简单说明。此外，NICAM处理器82的输出端90和92对应对前端输出部分84的各自的输入。响应输入90和92上的同步(I)和正交(Q)的单比特数据流信号和时钟输入68，前端输出部分84将输入处理成输出70上的相应的QPSK调制信号。而且，前端输出部分84在信号线94上产生处理器选通脉冲。对前端输入部分80和前端输出部分84的进一步讨论见以下所述。
还是关于NICAM处理器82，处理器处理通过前端的前端输入部分80以32kHz产生的14比特采样并产生以364kHz采样的符合NICAM标准的同相和正交的数据。尤其是，NICAM处理器82进行以下操作：计算比例因子，将14比特输入数据压缩扩展成10比特分辨率，计算奇偶校验位，利用比例因子对奇偶校验位进行编码，比特交错，产生728比特数据流，加扰，将数据流转换成二个1比特同相和正交的数据流以及差分编码。处理器82每当从前端输出部分84的插值定时电路138接收到选通脉冲就输出比特对，这将在以下参照图5进一步讨论。
图4为根据本发明的一个实施方式的图3中的前端输入部分80的较详细概要框图。前端输入部分80包括双通道ADC100、具有插值因子N的插值器102、具有抽取因子M的第一抽取器104、数字预加重滤波器106、和具有抽取因子P的第二抽取器108。第二抽取器108分别在输出信号线86和88上产生以32kHz采样的(由NICAM标准规定的)14比特数据。在一个实施方式中，双通道ADC100包括sigma-delta ADC。此外，双通道ADC100的时钟输入(ADC CLK)是从信号线68(CLK)上的时钟输入导出的，例如利用适当的分频器。此外，前端输入部分80的因子N、M、P允许有足够的灵活性以使得所需的32KHz从不同的***时钟产生，以下将对此进一步讨论。
图5为根据本发明的一个实施方式的图3中的前端输出部分84的较详细概要框图。前端输出部分84包括具有插值因子K的数字方根升余弦(SRRC)滤波器130、具有可变插值因子L的插值器32、数字混频器134、数字-模拟转换器(DAC)136、插值器定时电路138和正弦&余弦发生器140。在一个实施方式中，如图5所示，插值器定时电路138在信号线94和146上为NICAM处理器82、SRRC滤波器130和插值器132提供输出选通脉冲。此外，正弦&余弦发生器140分别在信号线154和156上提供余弦和负正弦输出信号。因此，前端输出部分84包含了利用基于***时钟68的时钟逼近728kHz时钟的手段。此外，在一个实施方式中，DAC136包括带通sigma-deltaDAC。
在一个实施方式中，所有NICAM时钟可从具有合适的整数分频器的单一***时钟导出。在单片实现中，***时钟可由晶体振荡器产生。因之，不需要PLL。
依然参照图5，响应于输入90和92上的信号并响应时钟输入94和146上的选通脉冲，具有插值因子K的SRRC滤波器130除了以因子K对信号插值外，还被配置为按照NICAM规范进行脉冲整形，以下对此进一步讨论。SRRC滤波器的输出142和144对应于插值器132的输入142和144。响应于输入142和144上的信号并响应时钟输入146上的选通脉冲，插值器132使用可变插值因子L来上采样(upsample)输入信号，使同相和正交SRRC输出数据信号分别插值至输出148和150上的***时钟68的频率。在一个实施方式中，频率为适合单芯片实现的24MHz。在另一实施方式中，编码器嵌入于音频/视频芯片中，频率为27MHz。
插值器132的输出148和150对应于混频器134的输入148和150。分别响应输入148和150上的信号，并进一步响应信号线154和156上的余弦和负正弦信号，混频器134将输入148和150上的同相和正交数据与余弦和负正弦信号相乘以产生6.552或者5.85MHz的以***时钟68的频率采样的载波，其中根据具体TV***的实现来选择载波。然后混频器134加上上述乘积以在输出152上产生以***时钟68的频率采样的数字QPSK调制信号。混频器134的输出152对应于DAC136的输入152。响应输入152上的信号，DAC136将数字QPSK调制信号转换成模拟域并将转换后的信号输出至输出70。在一个实施方式中，DAC136以***时钟68的频率对数字QPSK调制信号进行采样并包括了位于6.552MHz或者5.85MHz的噪声整形凹陷(notch)。
图6为根据本发明的一个实施方式的图5中的用于说明的插值器定时电路138的较详细概要框图。插值器定时电路138为NICAM处理器82产生输出选通脉冲并在信号线94上提供上述选通脉冲。此外，插值器定时电路138为SRRC滤波器130和插值器132产生输出选通脉冲，并在信号线146上提供上述选通脉冲。在一个实施方式中，插值器定时电路138包括具有全加器的N比特加法器，其中N为比特数。如图6所示，N比特加法器包括具有全加器FA0，FA1，...，FA20，FA21，FA22和FA23的24比特加法器。处理器输出选通脉冲94对应于MSB全加器进位输出(CO23)。此外，中断选通脉冲146对应于MSB-2全加器进位输出(CO21)。定时电路138还可以包括一个或多个适当的累加器和/或寄存器。
本发明的实施方式通过使用具有单一***时钟68的前端部分(输入和输出部分(80，84))解决了以上所讨论的单芯片实现的问题。此外，前端部分完全数字化，除抗混叠和重构滤波器52和56、双通道ADC100和DAC136的输出缓冲器之外。在一个实施方式中，***时钟频率为由晶体振荡器直接产生的24MHz，其他所有时钟均通过整数分频器从该***时钟68导出。因此，无需PLL。NICAM编码器的单片实现示于图3。在一个替换的实施方式中，前端部分(82，84)和NICAM处理器82还可以嵌入在音频/视频集成电路芯片中。
在一个实施方式中，前端输入部分80和输出部分84由输入部分***时钟和输出部分***时钟驱动。这两个时钟可以为同一个或者可以通过分频器从同一时钟导出。此外，NICAM处理器82可使用二者中的任何时钟。
还是参照图2、3和4，在输入至前端输入部分80之前，信号(60，62)经模拟抗混叠滤波器52低通滤波，然后由双通道ADC100采用ADC时钟(ADC CLK)采样而被数字化。前端输入部分80的ADC100的分辨率和采样频率必需以在最后的抽取器108的输出端保证14比特的分辨率的方式选择。
ADC输出(110，112)在插值器102以因子N进行插值，并在第一抽取器104以因子M抽取。选择因子N和M以使得这样得到的采样率至少为32kHz采样率的3倍。以此方式，将模拟预加重滤波器映射至数字域中产生能够更精确地与由NICAM标准规定的相应的模拟滤波器匹配的数字滤波器106。在一个实施方式中，预加重滤波器106采用递归滤波器实现。预加重滤波器106的输出在第二抽取器108以因子P进行抽取。此外，选择因子N、M、P的组合以使得第二抽取器的输出产生精确地以符合NICAM标准的32kHz采样的信号。
在一个实施方式中，***时钟68为24MHz(图2)。另外，本发明的实施方式使得可以对于双通道ADC100和DAC136使用同一时钟。另外，***时钟也被用于在信号线72上产生用于RF调制器58的4MHz时钟，这样就通过避免使用第二晶体而简化了NICAM编码***。24MHz时钟直接由晶体振荡器的产生，且所有其他数字均通过整数分频器而直接从该***时钟导出。因此，无需PLL。
在一个实施方式中，ADC时钟频率(ADC CLK)为6MHz且插值器102的插值因子N＝2，这样在插值器102的输出产生12MHz的采样频率(图4)。在一个替代实施方式中，可以通过使用直接以12MHz时钟驱动的ADC而避免插值。第一抽取器104以因子M＝75抽取，据此将采样率降低至160kHz。注意，这样的采样率比最终采样率32K高5倍，因此足够高以保证相应的模拟滤波器至数字域的良好映射。第二抽取器108的因子P为5。在选定上述插值和抽取因子的基础上，可以从6MHz的采样频率开始并达到符合NICAM标准的32kHz最终采样频率，利用分频器从24MHz单一***时钟派生出所有时钟。
在另一实施方式中，NICAM编码器54嵌入在音频/视频集成电路芯片中，其中前端部分(80，84)的时钟被选定为108MHz(即4x27MHz)。双通道ADC100可由6.75MHz(即(108÷16)MHz)时钟驱动。插值器102的插值因子N选定为16，从而产生108MHz的采样频率。在一个替代实施方式中，利用在13.5MHz运行的更快的ADC100，插值器102的插值因子N可减小至8。抽取器104的抽取因子M为675。以此方式，与此前相同，对预加重滤波器106以160kHz采样。此外，预加重滤波器106和预加重滤波滤波器106之后的电路类似于此前实施方式中所述。
因此，因子N、M、P为从各种***时钟产生32kHz带来了足够的灵活性。
关于前端输出部分84(图3，5和6)，产生728(比特率)或者364kHz(符号速率)的采样率的问题比产生前端输入部分80的时钟的问题更复杂。这是因为，很不幸，数字728和364包含素数7和13。素数7和13使得从可用的***时钟综合出728或者364非常困难，除非***设计者愿意接受高于300MHz量级的极高***时钟。
解决上一段所述的问题的一个方法是，从可用的前端***时钟产生只在平均意义上具有为728或364kHz的值的时钟。换言之，包含于每个728或364kHz周期中的***时钟个数不固定，而是在周期之间略有变化。这也意味着每个符号的持续时间也略有变化。在一个实施方式中，***时钟为24MHz，引入到符号速率上的抖动接近***时钟的一个周期量级，或者约为符号周期的1.5％，并不会为***性能带来不利影响。
NICAM处理器82在每个1ms帧中产生364个同相和364个正交数据，分别提供至信号线90和92上。虽然1比特同相和正交数据流是经正确计算的，但并非以理想的364kHz输出。如前所述，364kHz时钟不能通过整数分频从***时钟很容易地产生。相反，使用的是边沿与***时钟的边沿一致的近似时钟。
在图6中给出了说明性定时电路138，它可以为NICAM处理器82和插值器(130，132)产生输出选通脉冲(94，146)。累加器的增量(Δ)由下式给出：
Δ＝ROUND(2N*符号速率/***时钟频率)(EQ-1)
由于增量在舍入(round)之前不是整数，与由前端输入部分80产生的定时相比，选通脉冲在每个1ms帧中会出现在略微不同的时刻。这将导致难以使前端输入部分80和NICAM处理器82与前端输出部分84同步。但是，这个问题可以通过在规则的间隔m复位插值器定时电路138的寄存器来解决。这些间隔等于在浮点实现中当寄存器内容的取值将为零时或者在实用的定点实现中接近零的时间。
在24MHz的***时钟的情形中，间隔m由下式确定：
m＝k****时钟/符号速率    (EQ-2)
其中，k为以使m为整数的方式而选择的整数。
例如，如果***时钟为24MHz，(EQ-2)变为：
m＝k*6000/91    (EQ-3)
k为91或者91的倍数。因此寄存器以相当于6000个或者6000的整数倍个24MHz时钟周期的间隔复位。
SRRC滤波器130(图5)为NICAM规范所规定的数字版的脉冲整形滤波器。根据NICAM规范，有两个要求：一个用于PAL I***，另一个用于所有其他PAL和SECAM***。在一个实施方式中，SRRC滤波器130利用同相和正交的有限冲击响应滤波器(FIR)实现。除了对数据进行整形外，SRRC滤波器130还以因子K对信号进行插值。
在一个实施方式中，***数字68为24MHz，K值为4，在信号线142和144上同分别以近似采样率1.456MHz产生同相和正交SRRC输出。SRRC滤波器130之后接着插值器132，该插值器132使用可变插值因子L对信号进行上采样。对于24MHz的***时钟和SRRC插值因子K＝4，由可变插值器132引入的平均插值为(24/1.456)＝16.48351648。在1ms的帧期间，插值器132以16插值752次并以17插值704次。换言之，对于***时钟68等于24MHz和SRRC插值因子K等于4，1/4符号周期内的***时钟68的数量等于16或17。这意味着，通过设计，SRRC时钟具有41.666ns(一个24MHz周期)的抖动。因此，这允许将SRRC输出信号插值至24MHz。然后，混频器134将同相和正交的数据与正弦&余弦发生器140的余弦和负正弦输出相乘。如前所述，根据所选TV***的需要，正弦&余弦发生器140可产生以24MHz采样的6.552或5.85MHz的载波。然后加上上述乘积，从而在信号线152上产生以24MHz采样的数字QPSK调制信号。然后通过以24MHz采样的DAC136，将数字QPSK调制信号转换至模拟域中，其噪声整形凹陷位于6.552或5.85MHz。
在另一实施方式中，***时钟68为27MHz，K＝4。如同前面的实施方式，SRRC滤波器130产生以接近1.456MHz插值的同相和正交的输出。可变插值器132将信号插值至27MHz。此时的平均插值为(27/1.456)＝18.54395604。在1ms的帧期间，插值器以18插值644次，以19插值792次。因此，这使得将SRRC输出信号插值至27MHz。同相和正交数据分别与正弦&余弦发生器140的余弦和负正弦输出相乘，从而可根据选定的TV***的需要产生以27MHz采样的6.552或5.85MHz载波。然后加上输送乘积，从而在信号线152上产生以27MHz采样的数字QPSK调制信号。然后通过以27MHz采样的DAC136，将数字QPSK调制信号转换至模拟域中。
在一个实施方式中DAC136包括sigma-delta DAC。sigma-deltaDAC包括位于t.552MHz或5.85MHz的噪声整形凹陷。此外，sigma-delta DAC输出经模拟重构滤波器带通滤波。
如前所述，本发明的实施方式将多个***时钟减少为单一时钟，减少了***实现的整体成本，将多个模拟模块替代为适合的数字实现。此外，根据本发明，实施方式还通过为VCR、DVD播放器、解码器、机顶盒和其他音频/视频应用配备NICAM编码器来解决了本领域中的问题。事实上，由于NICAM编码器与RF调制器一起可以通过单个RF连接器替代21针SCART连接器或者三个音频/视频连接器(视频，左声道，右声道)来提供复合视频和TV质量的立体声，NICAM编码器可以应用于DVD播放器、立体声VCR、机顶盒、游戏机以及单机装置，从而简化了典型的家庭娱乐布线结构并还允许其连接到远程电视机。通过使用具有根据本发明的实施方式的内建NICAM编码器的装置，许多音频/视频应用可通过同轴电缆连接至机顶盒并接收立体声。而且，典型的家庭娱乐布线可大大简化。
本发明的实施方式使得编码器可以以较低价格生产。因此，使得NICAM编码器可被广泛使用于消费类电子产品中。而且，本发明的实施方式通过包含一种前端，该前端提供了比此前所知成本效率更高的NICAM编码器实现，由此解决了该问题。
在前述说明中，通过参考各种实施方式说明了本发明。但是，本领域的一般技术人员会理解，在不偏离所附权利要求所提出的本发明的实施方式的范围的前提下，可以进行各种改动和修正。因此，说明和附图应视为说明性的而非限定性的，所有此类修改包含于本实施方式的范围内。例如，本发明的一个实施方式包括用于音频/视频消费类电子的立体声音频编码器。该实施方式还包括具有前端的NICAM编码器，该NICAM编码器包括单片NICAM编码器。本发明的实施方式还包括含有带上述前端的NICAM编码器的集成电路。
以上通过具体实施方式对发明的好处、其他优点以及问题的解决方法进行了说明。但是，这些好处、优点、问题的解决方案以及会导致任何好处、优点或者解决方案的出现或者更加显著的任何要素，将不应被解释为关键的、需要的或者本质的特征或者任何或所有权利要求的要素。此处所用术语“包含”、“包括”或者其他任何变体，意指非排他的包含，使得包含要素清单的工艺、方法、物质、或者装置不仅仅包括这些要素，还可包括其他未清晰列出的要素或者该工艺、方法、物质或者装置固有的要素。

Claims (20)

1.一种NICAM编码器，包括：
NICAM处理器；
耦合至NICAM处理器的前端部分，其中前端部分利用从单一***时钟的整数分频导出的定时来同步前端部分和NICAM处理器，前端部分包括前端输入部分和前端输出部分，其中前端输入部分耦合至NICAM处理器的输入端，前端输出部分耦合至NICAM处理器的输出端，其中前端输入部分包含以下之一：
(a)因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器，或者
(b)双通道模拟-数字转换器(ADC)、因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器。
2.权利要求1中记载的NICAM编码器，其中，
NICAM处理器以728kHz或者364kHz的采样频率工作，前端部分包括具有32kHz的采样频率的输出的前端输入部分和具有24MHz或者27MHz的采样频率的输出的前端输出部分。
3.权利要求1中记载的NICAM编码器，其中，
双通道ADC具有优于14比特的初始分辨率并以14比特的分辨率提供前端输入部分的输出。
4.权利要求1中记载的NICAM编码器，其中，
预加重滤波器以大于32kHz的频率工作。
5.权利要求1中记载的NICAM编码器，其中，
前端输出部分包括具有插值因子K的数字方根升余弦(SRRC)滤波器、具有可变插值因子L的可变插值器、数字混频器、数字-模拟转换器(DAC)、以及正弦&余弦发生器，其中SRRC滤波器耦合至可变插值器，可变插值器耦合至混频器，混频器耦合至DAC和正弦&余弦发生器。
6.权利要求5中记载的NICAM编码器，
还包括插值器定时电路，该插值器定时电路耦合至SRRC滤波器、可变插值器、以及NICAM处理器，其中插值器定时电路向NICAM处理器、SRRC滤波器和可变插值器提供选通脉冲。
7.权利要求6中记载的NICAM编码器，其中，
插值器定时电路产生用于NICAM处理器和SRRC滤波器的第一选通脉冲信号并产生用于SRRC滤波器和插值器的第二选通脉冲信号，其中插值器定时电路具有包括全加器的N比特加法器，其中N为预定的比特数。
8.权利要求6中记载的NICAM编码器，其中，
插值器定时电路提供选通脉冲以通过以规则的间隔将插值器定时电路的插值器定时电路寄存器复位来使NICAM处理器与前端输出部分同步。
9.权利要求1中记载的NICAM编码器，其中，
NICAM处理器和前端部分包括单集成电路芯片实现。
10.权利要求1中记载的NICAM编码器，其中，
NICAM处理器和前端部分嵌入在音频/视频集成电路中。
11.一种NICAM编码方法，包括：
进行NICAM处理；
将前端处理耦合至NICAM处理，其中前端处理利用从单一***时钟导出的定时来同步前端处理和NICAM处理，该***时钟是可整数分频的，
其中，前端处理包括前端输入处理和前端输出处理，前端输入处理耦合至NICAM处理的输入，前端输出处理耦合至NICAM处理的输出，
前端输入处理包括使用双通道模拟-数字转换器(ADC)、因子为N的插值器、因子为M的第一抽取器、预加重滤波器、以及因子为P的第二抽取器，其中ADC耦合至插值器，插值器耦合至第一抽取器，第一抽取器耦合至预加重滤波器，预加重滤波器耦合至第二抽取器。
12.权利要求11中记载的NICAM编码方法，其中，
NICAM处理以728kHz或者364kHz的采样频率工作，前端处理包括以32kHz采样频率工作的前端输入处理和以24MHz、27MHz、或108MHz之一的采样频率工作的前端输出处理。
13.权利要求11中记载的NICAM编码方法，其中，
双通道ADC具有优于14比特的初始分辨率并以14比特的分辨率提供前端输入处理的输出。
14.权利要求11中记载的NICAM编码方法，其中，
预加重滤波器以大于32kHz的频率工作。
15.权利要求11中记载的NICAM编码方法，其中，
前端输出处理包括使用具有插值因子K的数字方根升余弦(SRRC)滤波器、具有可变插值因子L的可变插值器、数字混频器、数字-模拟转换器(DAC)、以及正弦&余弦发生器，其中SRRC滤波器耦合至可变插值器，可变插值器耦合至混频器，混频器耦合至DAC和正弦&余弦发生器。
16.权利要求15中记载的NICAM编码方法，其中，
前端输出处理还包括使用插值器定时电路，其中插值器定时电路耦合至SRRC滤波器、可变插值器、以及NICAM处理，插值器定时电路向NICAM处理、利用SRRC滤波器进行的SRRC滤波和利用可变插值器进行的可变插值提供选通脉冲。
17.权利要求16中记载的NICAM编码方法，其中，
插值器定时电路产生用于NICAM处理和SRRC滤波的第一选通脉冲信号并产生用于SRRC滤波和可变插值的第二选通脉冲信号，插值器定时电路具有包括全加器的N比特加法器，其中N为预定的比特数。
18.权利要求16中记载的NICAM编码方法，其中，
插值器定时电路提供选通脉冲以通过以规则的间隔m将插值器定时电路的插值器定时电路寄存器复位来使前端输入处理以及NICAM处理与前端输出处理同步，其中间隔m相当于在使用了浮点增量的情况下寄存器内容呈零值的时间。
19.权利要求11中记载的NICAM编码方法，其中，
NICAM处理和前端处理通过单集成电路芯片实现来执行。
20.权利要求11中记载的NICAM编码方法，其中，
NICAM处理和前端处理嵌入于音频/视频集成电路中。
CN2006800138354A 2005-04-29 2006-04-28 具有前端的nicam编码器 Expired - Fee Related CN101164239B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/118,211 US7109906B1 (en) 2005-04-29 2005-04-29 NICAM encoder featuring synchronization of a NICAM processor with front-end input and output sections
US11/118,211 2005-04-29
PCT/US2006/016263 WO2006119025A1 (en) 2005-04-29 2006-04-28 Nicam encoder with a front-end

Publications (2)

Publication Number Publication Date
CN101164239A true CN101164239A (zh) 2008-04-16
CN101164239B CN101164239B (zh) 2010-08-18

Family

ID=36974507

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800138354A Expired - Fee Related CN101164239B (zh) 2005-04-29 2006-04-28 具有前端的nicam编码器

Country Status (4)

Country Link
US (1) US7109906B1 (zh)
JP (1) JP5017257B2 (zh)
CN (1) CN101164239B (zh)
WO (1) WO2006119025A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615379A (zh) * 2015-06-10 2018-01-19 索尼公司 信号处理装置、信号处理方法和程序

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007041140A2 (en) * 2005-09-30 2007-04-12 Freescale Semiconductor Inc. Nicam processor
US8253809B2 (en) * 2008-08-27 2012-08-28 Sony Corporation Analog-digital converter, analog-digital conversion method, image pickup device, method of driving the same, and camera
US7978113B2 (en) * 2009-09-10 2011-07-12 National Semiconductor Corporation Analog-to-digital converter having output data with reduced bit-width and related system and method
US8401600B1 (en) 2010-08-02 2013-03-19 Hypres, Inc. Superconducting multi-bit digital mixer

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2125255B (en) 1982-07-28 1985-11-13 British Broadcasting Corp Digital data coding
US4878188A (en) * 1988-08-30 1989-10-31 Noise Cancellation Tech Selective active cancellation system for repetitive phenomena
US5043827A (en) * 1989-08-03 1991-08-27 Xerox Corporation Combined asynchronous-synchronous document scanner
US5105377A (en) * 1990-02-09 1992-04-14 Noise Cancellation Technologies, Inc. Digital virtual earth active cancellation system
US5351087A (en) * 1990-06-01 1994-09-27 Thomson Consumer Electronics, Inc. Two stage interpolation system
DE4102859A1 (de) * 1991-01-31 1992-08-20 Thomson Brandt Gmbh Rundfunkempfaenger mit nicam-decoder
TW236054B (zh) * 1992-12-16 1994-12-11 Philips Electronics Nv
DE59509474D1 (de) * 1994-03-01 2001-09-13 Ascom Systec Ag Maegenwil Verfahren und Vorrichtung zur Übertragung digitaler Signale
CN2230995Y (zh) * 1994-03-10 1996-07-10 广播电影电视部广播科学研究所电视分所 用于接收卫星声音广播的nicam-728数字声接收机
JP2002516039A (ja) * 1995-10-25 2002-05-28 コーニンクレッカ、フィリップス、エレクトロニクス、エヌ．ヴィ． パルス振幅変調／直角位相振幅変調を用いる通信システムのクロック信号回復装置
US6031431A (en) * 1997-11-07 2000-02-29 Hitachi America, Ltd. Methods and apparatus for implementing modulators and programmable filters
US6066980A (en) * 1998-04-07 2000-05-23 Lsi Logic Corporation Near Nyquist rate variable rate receiver
US6603816B1 (en) * 1998-10-30 2003-08-05 Sony Corporation Receiver and receiving-decoding method
US6151364A (en) * 1998-10-30 2000-11-21 Raychem Corporation Codec supporting PCM modem communications over a universal digital loop carrier
US6731706B1 (en) * 1999-10-29 2004-05-04 Intel Corporation Square root raised cosine symmetric filter for mobile telecommunications
US6650688B1 (en) * 1999-12-20 2003-11-18 Intel Corporation Chip rate selectable square root raised cosine filter for mobile telecommunications
WO2002037706A1 (en) * 2000-11-03 2002-05-10 Aryya Communications, Inc. Wideband multi-protocol wireless radio transceiver system
US6463110B1 (en) * 2001-03-21 2002-10-08 Motorola, Inc. Timing synchronization in a communication device
US6825690B1 (en) * 2003-05-28 2004-11-30 Actel Corporation Clock tree network in a field programmable gate array

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107615379A (zh) * 2015-06-10 2018-01-19 索尼公司 信号处理装置、信号处理方法和程序
CN107615379B (zh) * 2015-06-10 2021-12-24 索尼公司 信号处理装置、信号处理方法和程序

Also Published As

Publication number Publication date
US7109906B1 (en) 2006-09-19
JP2008539469A (ja) 2008-11-13
WO2006119025A1 (en) 2006-11-09
CN101164239B (zh) 2010-08-18
JP5017257B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
CN101164239B (zh) 具有前端的nicam编码器
KR101355580B1 (ko) 나이캠 오디오 신호 리샘플러
US9065709B1 (en) Digital radio data system receiver methods and apparatus
US4827515A (en) Digital demodulator
US8863217B2 (en) Bandpass component decimation and transmission of data in cable television digital return path
CN100512457C (zh) 数字电视信号综合分析仪
CN202475622U (zh) 编码前端的sdi视频信号自动识别装置
CN101146232B (zh) 在电视数字编码器中使用两个不同时钟的方法和装置
US6295362B1 (en) Direct digital synthesis of FM signals
US7561076B2 (en) Front-end method for NICAM encoding
EP0658017A1 (en) FM stereo broadcasting apparatus and method, using digital signal processing
US20080298456A1 (en) Hybrid Digital Digital/Analog Fm Multiplexer Transmitter
CN204597937U (zh) 一种可实现数模同播的fm激励器
CN2912166Y (zh) 一种多路视频输入装置
US7463310B2 (en) BTSC pilot signal lock
CN101262571A (zh) 一种用于数字多媒体广播接收机的解码方法
CN201057646Y (zh) 数字调频广播发射机
CN205490572U (zh) 基于fpga的调频广播调制器
US7403624B2 (en) BTSC encoder and integrated circuit
CN100412747C (zh) 一种数字音频i2s接口时钟提供方法
CN2604829Y (zh) 一种卫星接收机
US20060083384A1 (en) Amplitude and phase compensator for BTSC encoder
JPH05218992A (ja) デジタルｆｍステレオ変調方法
JP5140594B2 (ja) Ｎｉｃａｍ処理方法
KR100779106B1 (ko) 정현파를 사용하지 않는 디지털 믹서 및 그 디지털 믹서를이용한 기저대역신호 생성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100818

Termination date: 20150428

EXPY Termination of patent right or utility model