CN101159162A - 存储器***及其操作方法 - Google Patents

存储器***及其操作方法 Download PDF

Info

Publication number
CN101159162A
CN101159162A CNA2007101616773A CN200710161677A CN101159162A CN 101159162 A CN101159162 A CN 101159162A CN A2007101616773 A CNA2007101616773 A CN A2007101616773A CN 200710161677 A CN200710161677 A CN 200710161677A CN 101159162 A CN101159162 A CN 101159162A
Authority
CN
China
Prior art keywords
storage unit
resistance
decoding circuit
bit line
current path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101616773A
Other languages
English (en)
Other versions
CN101159162B (zh
Inventor
M·C·H·拉默雷
J·K·德布罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101159162A publication Critical patent/CN101159162A/zh
Application granted granted Critical
Publication of CN101159162B publication Critical patent/CN101159162B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种改进的大型存储器***(更具体地说，改进的存储器***)的实施例，所述***包括存储单元阵列，所述存储单元易受极小的位置相关的功率变化的影响并可选地允许双向随机存取数百万的位。具体地说，***架构向阵列中的每个存储单元提供了读写路径中一致的位线电阻量，其与位置无关，以便使到各单元的功率提供的变化最小化，并由此允许优化的单元分布。所述***架构还允许电流沿两个方向中的任一方向通过所述单元，以使元件的电迁移最小化，并由此延长存储单元的寿命。

Description

存储器***及其操作方法
技术领域
本发明的实施例一般地涉及包括具有可编程存储元件的存储单元的存储器阵列，更具体地说，涉及此类具有对称和可选的双向位线路径的存储器阵列。
背景技术
施加到相变材料的电脉冲可以对材料进行“调节”或“编程”，以使其表现所需的电阻性质来存储数据。例如，可以将材料编程为在低电阻状态存储一个二进制状态(例如，“0”)并在高电阻状态存储另一个二进制状态(例如，“1”)。此外，可以将此类相变材料编程为多个不同的电阻状态(例如，高电阻完全非晶状态、多中间电阻半非晶/半结晶状态，以及低电阻完全结晶状态)，以便不只是存储单个位(0，1)的信息。
可以通过加热和冷却过程来切换相变材料的状态，所述加热和冷却过程通过使电流通过相变元件以及由此产生的电阻加热来电气地控制。要使单元从高电阻非晶状态转变为低电阻状态(即，“设置”材料)，则使电流脉冲通过可编程电阻器，将相变材料加热到高于预定温度(即，高于其晶化温度)达给定的一段时间以使材料完全或部分结晶。要使单元从半非晶/半结晶状态或完全结晶状态转换为完全非晶状态(即，“重置”材料)，则向该单元施加高电流脉冲，以使相变材料熔化。在后续的淬火冷却期间，相变材料非晶化。
可以在不破坏相变材料的编程状态的情况下读取存储在可编程电阻器中的数据。具体地说，可以将低于达到晶化温度所需的电压的预定电压施加到存储单元，并且通过使用读出放大器，可以检测并分析通过该单元的读出电流的大小以确定该单元的电阻状态，并由此确定该单元中存储的数据的二进制状态。
相变存储器技术的关键在于确定如何设计允许随机存取数百万位的大型存储器***。这已通过具有存储单元阵列的***实现，每个所述存储单元都包含由存取晶体管选通的可编程电阻器(即，相变元件)。通过每个存储单元的电流，更具体地说，通过每个可编程电阻器的电流，经由连接到每个存取晶体管栅极的字线和连接到每个相变元件端子的位线的矩阵来控制。因此，例如，为了写入、设置或重置每个相变元件，将预定电压经由字线施加到存取晶体管栅极，由此允许电流脉冲通过位线流入相变元件(参见Bedeschi等人在ESSCIRC 2004中发表的“4Mb MOSFET-selectedphase change memory experimental chip”)。但是，一个与此类存储器阵列配置关联的问题是单元电流以及因此功率初始低于期望功率。此较低的初始功率导致存储单元的初始加热率滞后。另一个问题是储存在每个相变元件中的总能量根据阵列中相变元件的位置而变化。此位置相关的能量会引入额外的波动和更广的单元分布。因此，本领域中需要一种改进的大型存储器***，所述***允许通过存储单元阵列进行数百万位的随机存取，每个所述存储单元都包含可编程电阻器。
发明内容
鉴于上述内容，在此公开了一种改进的大型存储器***(更具体地说，改进的***)的实施例，所述***允许可选的双向随机存取数百万的位并包括不受位置相关的功率变化影响的存储单元阵列。具体地说，***架构向存储器阵列中的每个存储单元提供了读写路径中一致的位线电阻量，其与位置无关，以便使到各单元的功率提供的变化最小化。所述***架构还配置为允许电流沿两个方向中的任一方向通过所述单元，以使元件的电迁移最小化，并由此延长存储单元的寿命。
更具体地说，本发明的存储器***的实施例包括多个经由位线和字线的矩阵控制的存储单元。
每个存储单元包括连接到可编程电阻器(例如，相变随机存取存储器的相变元件)的存取晶体管。具体地说，所述存取晶体管包括两个源极/漏极区域(即，第一和第二源极/漏极区域)和栅极。所述可编程电阻器包括两个端子(即，第一和第二端子)。所述存取晶体管的第二源极/漏极区域连接到所述可编程电阻器的第一端子。所述存取晶体管的第一源极/漏极区域和所述可编程电阻器的第二端子都连接到不同的位线。备选地，每个存储单元中的每个存取晶体管的栅极都连接到字线。
所述***还包括多个隔离器件(例如，隔离晶体管)，所述隔离器件连接到位线并配置为建立通过位线和存储单元的预定电流路径。这些电流路径中的每个路径都包括连接到存储单元的一个位线的第一区段以及还连接到存储单元的另一个位线的第二区段。每个第一区段具有相应的第一电阻，而每个第二区段具有相应的第二电阻。根据阵列中的存储单元位置，第一电阻和第二电阻可以在电流路径之间变化。但是，每个电流路径中的第一和第二电阻的和近似相等。因此，通过给定存储单元的给定电流路径的总电阻近似等于通过阵列中任何其他存储单元的任何其他电流路径的总电阻，与存储单元在***中的位置无关。
通过每个存储单元的电流，更具体地说，通过每个可编程电阻器的电流，经由连接到每个存取晶体管栅极的字线和连接到每个可编程电阻器端子的不同位线区段的矩阵来控制。存储单元加热过程的程度可以由电流源或电压源来控制。因此，例如，为了写入可编程电阻器(即，设置或重置相变元件)，将预定电压通过字线同时施加到存取晶体管栅极和隔离晶体管栅极，由此允许操纵(例如，由解码电路)在源极生成的电流脉冲通过目标电流路径。具体地说，引导电流通过旁栅、电流路径中的一个位线的区段(即，第一区段)、相变元件、电流路径中的另一个位线的区段(即，第二区段)、存取晶体管以及隔离晶体管到地。
在本发明的一个实施例中，解码电路可以连接在电流路径的一端，而接地的隔离晶体管可以连接在另一端。写入驱动器和读出放大器(即，读写电路)可以连接到解码电路，由此允许读写电流仅以单个方向通过电流路径。
在本发明的其他实施例中，解码电路(即，第一和第二解码电路)以及接地的隔离晶体管(即，第一和第二隔离晶体管)可以连接在每个电流路径的两端(即，第一和第二端两者)。第一解码电路可以适于引导电流以第一方向通过存储单元，而第二解码电路可以适于引导电流以第二方向通过存储单元。所述第一和第二解码电路都可以分别连接到第一和第二写入驱动器以及第一和第二读出放大器。因此，可以允许写入电流(即，设置和重置电流)和读取电流在电流路径中双向流动。连接到解码电路(即，第一和第二解码电路)的控制器可以适于在第一方向和第二方向之间定期切换电流(即，写入和/或读取电流)。例如，控制器可以适于在每个循环之后、在预定数目的循环之后、在预定时间段之后或根据需要“设置”还是“重置”电流来切换写入电流方向。
备选地，在电流路径一端处的解码电路(即，第一解码电路)可以连接到写入驱动器，而在电流路径另一端处的解码电路(即，第二解码电路)可以连接到读出放大器。因此，可以允许写入电流沿一个方向通过电流路径，并可以允许读取电流沿相反的方向通过同一电流路径。
虽然将以上讨论的存储器***描述为相变随机存取存储器(其结合相变元件作为存储单元的可编程电阻器)，但是可以预见，该***配置可以用于存储单元中包括其他类型的可编程电阻器的其他类型的随机存取存储器。例如，使得双向写入电流通过存储单元的实施例可以包括具有自旋阀等作为每个存储单元中的可编程电阻器的磁随机存取存储器。
还公开了操作随机存取存储器***的关联方法的实施例。所述方法包括提供如上所述的存储器阵列，所述存储器阵列包括多个由字线和位线的矩阵控制的存储单元，其中每个存储单元连接到一个字线和两个位线。通过位线和存储单元使用隔离晶体管来建立电流路径，以使每个电流路径的总电阻都近似相等，与存储单元在存储器中的位置无关。引导写入电流(即，设置或重置电流)通过电流路径，并且由于每个电流路径中的电阻都近似相等，所以每个存储单元中储存的总能量也近似相等，与存储单元在阵列中的位置无关。
根据存储器***的配置(例如，根据解码电路、写入驱动器和读出放大器的布置和根据控制器的编程)，可以引导电流沿不同的方向(即，第一方向和第二方向)通过电流路径，以便延长存储单元的寿命。例如，可以将控制器编程为在每个写入循环之后、在预定数目的写入循环之后，或在预定的时间段之后切换电流方向。此外，可以将控制器编程为根据写入电流的类型(即，设置或重置)来切换写入电流方向。具体地说，由于存取晶体管中栅极到源极过度驱动的数量，最大可获得的功率在不同的方向上可能不同。因此，例如，如果在电流沿第一方向而非第二方向通过电流路径时最大可获得的功率较大，则可以将控制器编程为沿第一方向引导重置电流并沿第二方向引导设置电流，因为重置相变材料比设置相变材料需要更多功率。
在结合以下说明和附图考虑时，将更好地明白和理解本发明的这些和其他方面。但是，应当理解，虽然以下说明指示了本发明的优选实施例及其许多具体细节，但是对其的说明是通过示例而非限制的方式。在不偏离本发明的精神的情况下，可以在本发明的实施例的范围内做出许多更改和修改，并且本发明的实施例包括所有此类修改。
附图说明
从参考附图的以下详细说明中，将更好地理解本发明的实施例，这些附图是：
图1是示出存储器阵列的示意图；
图2是示出图1的存储器阵列的一部分的分解图的示意图；
图3是示出本发明的存储器阵列的实施例的示意图；
图4是示出图3的存储器阵列中的示例性单个存储单元的分解图的示意图；
图5是示出包括图3的存储器阵列的本发明的***的实施例的示意图；
图6是示出单向电流路径的图5的***的一部分的分解图的示意图；
图7是示出包括图3的存储器阵列的本发明的***的另一个实施例的示意图；
图8是示出包括图3的存储器阵列的本发明的***的另一个实施例的示意图；
图9是示出双向电流路径的图7或8的***的一部分的分解图的示意图；以及
图10是示出本发明的方法的实施例的流程图。
具体实施方式
通过参考在附图中示出和在以下说明中详细阐述的非限制性实施例，更全面地解释了本发明的实施例及其各种特性和优点细节。应注意的是，附图中示出的部件无需按比例绘出。忽略了公知的组件和处理技术的说明，以免不必要地使本发明的实施例变得模糊不清。本文使用的实例仅旨在帮助理解其中可以实现本发明的实施例的方式并进一步使本领域的技术人员能够实现本发明的实施例。因此，不应将所述实例视为限制本发明的实施例的范围。
如上所述，可以通过加热和冷却过程来切换相变材料的状态，所述加热和冷却过程通过使电流通过相变元件以及由此产生的电阻加热来电气地控制。要使单元从高电阻非晶状态转变为低电阻状态(即，“设置”材料)，则使电流脉冲通过可编程电阻器，将相变材料加热到高于预定温度(即，高于其晶化温度)达给定的一段时间以使材料完全或部分结晶。要使单元从半非晶/半结晶状态或完全结晶状态转换为完全非晶状态(即，“重置”材料)，则向该单元施加高电流脉冲，以使相变材料熔化。在后续的淬火冷却期间，相变材料非晶化。
以下美国专利和美国专利申请(在此作为参考引入)讨论了相变材料和切换此类材料的电阻的方法：2004年1月6日授予Zhuang等人的美国专利No.6,673,691；2001年3月20日授予Liu等人的美国专利No.6,204,139；以及2004年12月16日Lowery等人的美国专利申请公开US2004/0252544。还参见以下文章：Lai等人发表在IEDM 2001上的“OUM-a180 nm non-volatile memory cell element technology for stand aloneand embedded applications”；Ha等人2003年发表在VLSI上的“An edgecontact type cell for phase change RAM featuring very low powerconsumption”；以及Horri等人2003年发表在VLSI上的“A hovel celltechnology using N-doped GeSbTe films for phase change RAM”。
近来，此类相变材料的可用性以及光刻和淀积技术的发展提供了实现存储器或存储应用的实际相变存储器(PCM)单元的动力，例如，如以下专利申请(在此作为参考引入)中所说明的：Doan等人在2004年2月26日的美国专利申请公开US2004/0036065A1；以及Bez等人在2003年11月27日的美国专利申请公开US2003/0219924A1。
相变存储器技术的关键在于确定如何设计允许随机存取数百万位的大型存储器***。同时参考图1和图2，这通过具有存储单元(例如，参见存储单元1a-b)阵列50的***实现，每个所述存储单元都包含由存取晶体管10选通的可编程电阻器2(即，相变元件)。通过每个存储单元1a-b的电流，更具体地说，通过每个单元中的每个可编程电阻器2的电流，经由连接到每个存取晶体管10的栅极的字线15和连接到每个相变元件2的端子的位线5的矩阵来控制。存储单元加热过程的程度可由电流源或电压源来控制。因此，例如，为了写入(即，设置或重置)每个相变元件2，将预定电压经由字线15施加到存取晶体管10的栅极，由此允许操纵(例如，由解码电路70)在源极生成的电流脉冲通过旁栅、位线5、相变元件2、以及存取晶体管10到地。
一个与如存储器阵列50中的配置关联的问题是单元电流以及因此功率初始低于期望功率。此较低的初始功率是导致存储单元初始加热率滞后的每个位线的寄生电容所致。另一个问题是由于每个位线中位置相关的电阻水平，储存在每个相变元件中的总能量根据相变元件在阵列中的位置而变化。此位置相关的储存能量可以带来额外的波动和更广的单元分布。即，到字线上下的单元的功率输送的变化会限制阵列大小和界限。此外，相变元件和其他可编程电阻器(例如，磁随机存取存储器中的自旋阀)的感知寿命故障机制是元件迁移(即，来自可编程电阻器的一个元件沿给定方向的沉淀)。该沉淀被认为是在单个方向上重复施加电流的结果。延长位的寿命的缓解技术是在不同的写入循环上沿相反方向通过写入电流。因此，本领域中需要一种改进的大型存储器***，更具体地说，需要一种改进的***，所述***允许可选的双向随机存取数百万的位并且包括受到最小的位置相关的功率变化影响的存储单元的阵列。
鉴于上述内容，在此公开了一种改进的大型存储器***(更具体地说，改进的存储器***)的实施例，所述***包括受到最小位置相关的功率变化影响的存储单元阵列并可选地允许双向随机存取存储单元。具体地说，***架构向阵列中的每个存储单元提供了读写路径中一致的位线电阻量(例如，消除了位线电阻中高达99％的变化)，其与位置无关，以使到单元的功率传输的变化最小化，并由此允许优化的单元分布。优化的写入控制***将在给定时间段上传送规定的总功率，其与阵列位置和过程变化无关。所述***架构还允许电流沿任一方向通过单元，以使元件的电迁移最小化，并由此延长存储单元的寿命。
更具体地说，图3是示出存储器阵列100的示意图，而图4是示出存储器阵列100中的各个存储单元101的示意图。同时参考图3和图4，本发明的存储器***的实施例包括存储器阵列100，存储器阵列100包含多个经由位线105和字线115的矩阵控制的存储单元101(例如，参见101a和101b)。字线可以例如由多晶硅栅极材料形成，而位线可以例如由金属互连材料形成。
每个存储单元101包括连接到可编程电阻器102的存取晶体管110。具体地说，存取晶体管110包括两个源极/漏极区域(即，第一和第二源极/漏极区域151、152)和栅极155。可编程电阻器102包括两个端子(即，第一和第二端子153、154)。存取晶体管110的第二源极/漏极区域152连接到可编程电阻器102的第一端子153。存取晶体管110的第一源极/漏极区域151和可编程电阻器102的第二端子154都连接到不同的位线105。备选地，每个存储单元101中的每个存取晶体管102的栅极155都连接到字线115。
图5是示出本发明的***的实施例的示意图，所述***包括图3的存储器阵列100，存储器阵列100配置有对称的位线电阻并还配置为允许电流(例如，读取电流和写入(即，设置或重置)电流)仅沿单个方向流过存储单元。图6是示出存储器阵列100中的示例性单向电流路径的示意图。图7和8是示出本发明的***的备选实施例的示意图，所述***包括图3的存储器阵列100，存储器阵列100配置有对称的位线电阻，但是还配置为允许电流(例如，读取电流和写入(即，设置或重置)电流)双向地流过存储单元。图9是示出存储器阵列100中的示例性双向电流路径的示意图。
同时参考图6和9，本发明的***的每个实施例都包括多个隔离器件(例如，参见隔离晶体管120)。每个隔离器件120都连接在位线105和地之间。这些器件120可以连接到每个位线105的一端(如图6所示)并配置为建立通过阵列100中位线105和存储单元101的预定单向电流路径。备选地，这些器件120可以连接在每个位线105的两端(如图9所示)并配置为建立通过阵列100中的位线105和存储单元101的预定双向电流路径180。
每个电流路径180都包括连接到给定存储单元101的可编程电阻器102的第二端子154的一个位线105的第一区段116以及连接到同一存储单元101的存取晶体管110的第一源极/漏极区域151的另一个位线105的第二区段126。每个第一区段116具有相应的第一电阻119(例如，RBL*(1-X))，而每个第二区段126具有相应的第二电阻129(例如，RBL*X)。根据阵列100中的存储单元位置，第一电阻119和第二电阻129可以在电流路径180之间变化。但是，每个电流路径180中的第一和第二电阻119、129的和近似相等。因此，通过给定存储单元并由驱动器或读出放大器所见的给定电流路径(不论单向还是双向)的总位线电阻近似等于通过阵列中任何其他存储单元的任何其他电流路径的总电阻，与存储单元在***中的位置无关(即，与存取的位距源极最近还是最远无关)。
通过每个存储单元101的电流，更具体地说，通过每个可编程电阻器102的电流，经由连接到每个存取晶体管栅极155的字线115以及分别连接到存取晶体管的第一源极/漏极区域151和连接到可编程电阻器102的第二端子154的不同位线区段116、126的矩阵来控制。存储单元加热过程的程度可以由电流源或电压源来控制。因此，例如，为了写入(即，设置或重置相变元件)，将预定电压通过字线115同时施加到存取晶体管栅极155和隔离晶体管栅极121，由此产生电流路径并允许操纵(例如，由解码电路170)在源极处生成的电流脉冲通过该电流路径180。具体地说，当存取和隔离晶体管被字线激活时，将引导电流通过路径180到达地，路径180包括旁栅、电流路径中的一个位线的区段(即，第一区段116)、相变元件102、电流路径中的其他位线的区段(即，第二区段126)、存取晶体管110以及隔离晶体管120。
如上所述，施加到存储单元101中的可编程电阻器102(例如，相变存储单元中的相变元件)的电脉冲可以对它们进行“调节”或“编程”，以使它们表现所需的电阻性质并由此将数据写入单元。例如，可以将可编程电阻器102编程为在低电阻状态存储一个二进制状态(例如，“0”)并在高电阻状态存储另一个二进制状态(例如，“1”)。备选地，可以将用作可编程电阻器102的相变元件编程为具有多个不同的电阻状态(例如，高电阻完全非晶状态、多中间电阻半非晶/半结晶状态，和低电阻完全结晶状态)，以便不只是存储单个位(0，1)的信息。可以通过加热和冷却过程(通过使电流通过相变元件以及由此产生的电阻加热来电气地控制)来切换相变元件的状态。要使单元从高电阻非晶状态转换为低电阻状态(即，“设置”材料)，则使电流脉冲通过可编程电阻器，由此将相变材料加热到高于预定温度(即，高于其晶化温度)达给定的时间段以使材料完全或部分结晶。要使单元从半非晶/半结晶状态或完全结晶状态转换为完全非晶状态(即，“重置”材料)，则向该单元施加高电流脉冲，以使相变材料熔化。在后续的淬火冷却期间，相变材料非晶化。
可以在不破坏相变材料的电阻状态的情况下读取写入到可编程电阻器102的数据。具体地说，可以将低于达到晶化温度所需的电压的预定电压施加到存储单元，并且可以检测和分析(例如，使用读出放大器)通过该单元的读出电流的大小以确定该单元的电阻状态，并由此确定该单元中所存储的数据的二进制状态。
同时参考图5和6，本发明的存储器***的此实施例还包括连接到字线115的一端的字线解码电路590以及连接到位线105的一端的位线解码电路170。具体地说，位线解码电路170可以连接到与隔离器件120相反的单向电流路径180的一端。所述***还可以包括连接到位线解码电路170的写入驱动器550和读出放大器560(即，写入和读取电路)，并由此允许写入电流(即，设置和重置电流)和读取电流仅以单方向通过电流路径。所述***还可以包括连接到***的各种组件(例如，写入驱动器、读出放大器、位线解码电路和字线解码电路)并适于控制这些组件的控制器540。
同时参考图7、8和9，本发明的存储器***的这些实施例可以同样包括连接到字线115的一端的字线解码电路590。但是，不是位线解码电路170仅连接到位线105的一端，而是第一位线解码电路170a可以连接在位线105的第一端901，而第二位线解码电路170b可以连接在每个位线105的第二端902。接地的隔离晶体管(即，第一和第二隔离晶体管)可以同样连接在每个位线105的两端901、902。在位线105的第一端901处的第一解码电路170可以适于引导电流沿第一方向通过存储单元101，而在位线105的第二端902处的第二解码电路170可以适于引导电流沿第二方向通过存储单元101。
具体地说，参考图7，虽然一直使用同一写入驱动器可能非常理想，但是由于匹配的原因，很可能双向写入电流可以有助于位的持久性，甚至可能改善电阻的分布并提高击穿电压。因此，在阵列100两端的解码电路170a、170b可分别连接到单独的写入驱动器550a-b和单独的读出放大器560a-b。即，第一和第二解码电路170a-b可以分别连接到第一和第二写入驱动器550a-b以及第一和第二读出放大器560a-b。因此，可以允许写入电流(即，设置和重置电流)和读取电流双向地流过电流路径180。如同先前说明的实施例，所述***还可以包括适于控制各种***组件(例如，写入驱动器、读出放大器、位线解码电路和字线解码电路)的功能的控制器540。具体地说，控制器540可以连接到解码电路170a-b(即，第一和第二解码电路)并可以适于在第一方向和第二方向之间定期切换电流(即，写入或读取电流)。例如，控制器540可以适于在每个写入循环之后、在预定数目的写入循环之后，或在预定的时间段之后切换写入电流方向(例如，通过切换锁存器)。控制器540还可以适于根据需要设置电流还是重置电流来切换写入电流方向(例如，通过单独切换跟踪设置和重置的两个独立锁存器中的一个锁存器)。
备选地，参考图8，在电流路径的一端901处的解码电路(即，第一解码电路170a)可以连接到单个写入驱动器550，而在电流路径的另一端902处的解码电路(即，第二解码电路170b)可以连接到单个读出放大器560。因此，仅将允许写入电流沿一个方向通过电流路径180，并且仅将允许读取电流沿相反的方向通过同一电流路径180。
虽然将以上讨论的存储器***描述为相变随机存取存储器(其结合相变元件作为存储单元的可编程电阻器)，但是可以预见，该***配置可以用于存储单元中包括其他类型的可编程电阻器的其他类型的随机存取存储器。例如，使得双向写入电流通过存储单元的实施例可以包括具有自旋阀等作为每个存储单元中的可编程电阻器的磁随机存取存储器。
以上所述并在图3-9中示出的***实施例的其他优点和特性包括以下事实：所述***可以只使用一层金属来实现、特大型器件可以包括在阵列的一端处以根据电流方向补偿功率传输的不匹配，以及通过请求波形位线来提高最小可获得单元大小。
参考图10，还公开了操作随机存取存储器***的关联方法的实施例。所述方法包括提供如上所述的存储器阵列，该阵列包括多个由字线和位线的矩阵控制的存储单元，其中每个存储单元都连接到一个字线和两个位线(1002)。使用隔离晶体管建立通过位线和存储单元的电流路径，以使每个电流路径的总电阻近似相等，与存储单元在存储器中的位置无关(1003)。引导写入电流(即，设置或重置电流)通过电流路径(1004)，并且由于每个电流路径中的电阻近似相等，所以每个存储单元中储存的总能量也近似相等，与存储单元在阵列中的位置无关。
根据存储器***的配置(例如，根据解码电路、写入驱动器和读出放大器的布置和根据控制器的编程)，可以引导电流沿不同的方向通过电流路径，以便延长存储单元的寿命。即，如上所述，可以引导电流沿第一方向通过电流路径(1004)。然后，可以切换电流的方向，如预定的电流方向切换模式所指示的，以使电流沿第二相反方向流过同一电流路径(1005)。例如，可以将控制器编程有特定的电流方向切换模式，以便在每个写入循环之后(1006)、在预定数目的写入循环之后(1007)，或在预定的时间段之后(1008)切换电流方向。备选地，可以将控制器编程为根据写入电流的类型(即，设置或重置)来切换写入电流方向(1009)。具体地说，由于存取晶体管中栅极到源极过度驱动的数量，最大可获得的功率在不同的方向上可能不同。因此，例如，如果在电流沿第一方向而非第二方向通过电流路径时最大可获得的功率较大，则可以将控制器编程为沿第一方向引导重置电流并沿第二方向引导设置电流，因为重置相变材料比设置相变材料需要更多功率。
因此，以上公开了一种改进的大型存储器***(更具体地说，改进的存储器***)的实施例，所述***包括受到最小位置相关的功率变化影响的存储单元阵列并可选地允许双向随机存取存储单元。具体地说，***架构向阵列中的每个存储单元提供了读写路径中一致的位线电阻量，其与位置无关，以使到单元的功率传输的变化最小化，并由此允许优化的单元分布。所述***架构还允许电流沿任一方向通过单元，以使元件的电迁移最小化，并由此延长存储单元的寿命。
具体实施例的上述说明将如此完整地揭示本发明的总体特性，以致其他人员可以通过运用当前知识来容易地修改和/或改变此类具体实施例的各种应用而不偏离一般概念，因此，应当并且旨在在所公开的实施例的等效物的意义和范围内理解此类改装和修改。应理解的是，本文使用的短语和术语是出于说明而非限制目的。因此，本领域的技术人员将认识到，可以使用在所附权利要求的精神和范围内的修改来实现本发明的实施例。

Claims (20)

1.一种存储器***，包括：
多个存储单元；
多个位线，其中每个所述存储单元都连接到两个所述位线；以及
多个隔离器件，所述隔离器件连接到所述位线并配置为建立通过所述位线和所述存储单元的电流路径，以便对于所述***中的所有存储单元位置，每个所述电流路径的电阻都近似相等。
2.如权利要求1中所述的存储器***，还包括至少一个连接到每个所述位线的解码电路。
3.如权利要求1中所述的存储器***，其中每个所述电流路径都包括具有第一电阻的第一区段和具有第二电阻的第二区段，并且其中，根据所述存储单元位置，所述第一电阻和所述第二电阻将在所述电流路径之间改变。
4.如权利要求1中所述的存储器***，其中每个所述存储单元包括：
存取晶体管，所述存取晶体管包括：
第一源极/漏极区域，所述第一源极/漏极区域连接到所述两个所述位线中的一个位线；以及
第二源极/漏极区域；以及
可编程电阻器，所述可编程电阻器包括：
连接到所述第二源极/漏极区域的第一端子；以及
连接到所述两个所述位线中的另一个位线的第二端子。
5.一种存储器***，包括：
多个存储单元；
多个位线，其中每个所述存储单元都连接到两个所述位线；以及
多个隔离器件，所述隔离器件连接到所述位线并配置为建立通过所述位线和所述存储单元的电流路径，以便对于所述***中的所有存储单元位置，每个所述电流路径的电阻都近似相等；以及
第一解码电路和第二解码电路，所述第一解码电路连接到每个所述电流路径的第一端并且所述第二解码电路连接到每个所述电流路径的第二端，其中所述第一解码电路适于引导电流沿第一方向通过所述存储单元，并且其中所述第二解码电路适于引导所述电流沿与所述第一方向不同的第二方向通过所述存储单元。
6.如权利要求5中所述的存储器***，其中每个所述电流路径都包括具有第一电阻的第一区段和具有第二电阻的第二区段，并且其中，根据所述存储单元位置，所述第一电阻和所述第二电阻将在所述电流路径之间改变。
7.如权利要求5中所述的存储器***，其中所述***还包括连接到所述第一解码电路的写入驱动器和连接到所述第二解码电路的读出放大器。
8.如权利要求5中所述的存储器***，其中所述***还包括连接到所述第一解码电路的第一写入驱动器和第一读出放大器以及连接到所述第二解码电路的第二写入驱动器和第二读出放大器。
9.如权利要求5中所述的存储器***，其中每个所述存储单元包括：
存取晶体管，所述存取晶体管包括：
第一源极/漏极区域，所述第一源极/漏极区域连接到所述两个所述位线中的一个位线；以及
第二源极/漏极区域；以及
可编程电阻器，所述可编程电阻器包括：
连接到所述第二源极/漏极区域的第一端子；以及
连接到所述两个所述位线中的另一个位线的第二端子。
10.如权利要求9中所述的存储器***，其中所述可编程电阻器包括相变元件和自旋阀中的一个。
11.一种存储器***，包括：
多个存储单元；
多个位线，其中每个所述存储单元都连接到两个所述位线并且包括：
存取晶体管，所述存取晶体管包括：
第一源极/漏极区域，所述第一源极/漏极区域连接到所述两
个所述位线中的一个位线；以及
第二源极/漏极区域；以及
可编程电阻器，所述可编程电阻器包括：
连接到所述第二源极/漏极区域的第一端子；以及
连接到所述两个所述位线中的另一个位线的第二端子；以及
多个隔离器件，所述隔离器件连接到所述位线并配置为建立通过所述位线和所述存储单元的电流路径，以便对于所述***中的所有存储单元位置，每个所述电流路径的电阻都近似相等；
第一解码电路和第二解码电路，所述第一解码电路连接到每个所述电流路径的第一端并且所述第二解码电路连接到每个所述电流路径的第二端，其中所述第一解码电路适于引导写入电流沿第一方向通过所述存储单元，并且其中所述第二解码电路适于引导所述写入电流沿第二方向通过所述存储单元；以及
控制器，所述控制器连接到所述第一解码电路和所述第二解码电路并且适于在所述第一方向和所述第二方向之间定期切换所述写入电流。
12.如权利要求11中所述的存储器***，其中每个所述电流路径都包括具有第一电阻的第一区段和具有第二电阻的第二区段，并且其中，根据所述存储单元位置，所述第一电阻和所述第二电阻将在所述电流路径之间改变。
13.如权利要求11中所述的存储器***，其中所述***还包括连接到所述第一解码电路的写入驱动器和连接到所述第二解码电路的读出放大器。
14.如权利要求11中所述的存储器***，其中所述***还包括连接到所述第一解码电路的第一写入驱动器和第一读出放大器以及连接到所述第二解码电路的第二写入驱动器和第二读出放大器。
15.如权利要求11中所述的存储器***，其中所述可编程电阻器包括相变元件和自旋阀中的一个。
16.一种操作存储器***的方法，所述方法包括：
提供包括存储器阵列的存储器***，所述存储器阵列具有多个存储单元和多个位线，其中所述存储单元中的每个存储单元都连接到两个所述位线；
建立通过所述位线和所述存储单元的电流路径，以便对于所述存储器阵列中的所有存储单元位置，每个所述电流路径的电阻都近似相等；以及
引导写入电流通过所述电流路径，以便对于所有所述存储单元位置，在所述存储单元中储存的总能量都近似相等。
17.如权利要求16中所述的方法，其中所述写入电流包括设置电流和重置电流中的至少一个电流。
18.如权利要求16中所述的方法，还包括交替地引导所述电流沿第一方向和第二方向通过所述电流路径，以便延长所述存储单元的寿命。
19.如权利要求18中所述的方法，其中所述交替地引导包括在每个循环、预定数目的循环以及预定时间段中的一个之后切换所述写入电流的方向。
20.如权利要求18中所述的方法，其中如果在电流沿第一方向而非第二方向通过所述电流路径时最大可获得的功率较大，则所述方法还包括沿所述第一方向引导重置电流以及沿所述第二方向引导设置电流。
CN2007101616773A 2006-10-06 2007-09-28 存储器***及其操作方法 Expired - Fee Related CN101159162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/539,233 US7505348B2 (en) 2006-10-06 2006-10-06 Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
US11/539,233 2006-10-06

Publications (2)

Publication Number Publication Date
CN101159162A true CN101159162A (zh) 2008-04-09
CN101159162B CN101159162B (zh) 2010-04-21

Family

ID=39274814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101616773A Expired - Fee Related CN101159162B (zh) 2006-10-06 2007-09-28 存储器***及其操作方法

Country Status (2)

Country Link
US (1) US7505348B2 (zh)
CN (1) CN101159162B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671456A (zh) * 2018-12-24 2019-04-23 江苏时代全芯存储科技有限公司 记忆体装置
CN110895954A (zh) * 2018-09-13 2020-03-20 长鑫存储技术有限公司 具有对称路径的存储器字元线驱动器结构及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI331343B (en) * 2007-03-28 2010-10-01 Nanya Technology Corp A compensation circuit and a memory with the compensation circuit
US20080247216A1 (en) * 2007-04-04 2008-10-09 Lamorey Mark C H Method and apparatus for implementing improved write performance for pcram devices
US20080247218A1 (en) * 2007-04-04 2008-10-09 International Business Machines Corporation Design structure for implementing improved write performance for pcram devices
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
KR101374319B1 (ko) * 2007-08-24 2014-03-17 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 동작 방법
KR100996185B1 (ko) * 2009-03-16 2010-11-25 주식회사 하이닉스반도체 상변화 메모리장치
US8681529B2 (en) * 2011-11-10 2014-03-25 Micron Technology, Inc. Apparatuses and operation methods associated with resistive memory cell arrays with separate select lines
US10043855B1 (en) 2017-05-31 2018-08-07 National Technology & Engineering Solutions Of Sandia, Llc Compensating for parasitic voltage drops in circuit arrays
US10573372B2 (en) * 2018-05-31 2020-02-25 Micron Technology, Inc. Sensing operations in memory by comparing inputs in a sense amplifier

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6418046B1 (en) 2001-01-30 2002-07-09 Motorola, Inc. MRAM architecture and system
US6477091B2 (en) 2001-03-30 2002-11-05 Intel Corporation Method, apparatus, and system to enhance negative voltage switching
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
JP3749847B2 (ja) 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US7116593B2 (en) 2002-02-01 2006-10-03 Hitachi, Ltd. Storage device
US6791885B2 (en) 2002-02-19 2004-09-14 Micron Technology, Inc. Programmable conductor random access memory and method for sensing same
US6731528B2 (en) 2002-05-03 2004-05-04 Micron Technology, Inc. Dual write cycle programmable conductor memory system and method of operation
JP4131923B2 (ja) * 2002-09-25 2008-08-13 株式会社東芝 磁気ランダムアクセスメモリ
KR100498493B1 (ko) 2003-04-04 2005-07-01 삼성전자주식회사 저전류 고속 상변화 메모리 및 그 구동 방식
KR100504700B1 (ko) 2003-06-04 2005-08-03 삼성전자주식회사 고집적 상변환 램
US6961277B2 (en) 2003-07-08 2005-11-01 Micron Technology, Inc. Method of refreshing a PCRAM memory device
KR100532462B1 (ko) 2003-08-22 2005-12-01 삼성전자주식회사 상 변화 메모리 장치의 기입 전류 량을 제어하는프로그래밍 방법 및 프로그래밍 방법을 구현하는 기입드라이버 회로
KR100564577B1 (ko) 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
US6992369B2 (en) 2003-10-08 2006-01-31 Ovonyx, Inc. Programmable resistance memory element with threshold switching material
JP4567963B2 (ja) 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7085183B2 (en) 2004-07-13 2006-08-01 Headway Technologies, Inc. Adaptive algorithm for MRAM manufacturing

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110895954A (zh) * 2018-09-13 2020-03-20 长鑫存储技术有限公司 具有对称路径的存储器字元线驱动器结构及其形成方法
CN110895954B (zh) * 2018-09-13 2024-05-17 长鑫存储技术有限公司 具有对称路径的存储器字元线驱动器结构及其形成方法
CN109671456A (zh) * 2018-12-24 2019-04-23 江苏时代全芯存储科技有限公司 记忆体装置
CN109671456B (zh) * 2018-12-24 2023-09-22 北京时代全芯存储技术股份有限公司 记忆体装置

Also Published As

Publication number Publication date
US20080084734A1 (en) 2008-04-10
CN101159162B (zh) 2010-04-21
US7505348B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
CN101159162B (zh) 存储器***及其操作方法
CN109524041A (zh) 电阻变化型存储器
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
Peng et al. Cross-point memory design challenges and survey of selector device characteristics
Li et al. Nonvolatile memory design: magnetic, resistive, and phase change
EP2240935B1 (en) Semiconductor memory device and memory cell voltage application method
CN104123960B (zh) 电阻式存储器件和其操作方法
US7778079B2 (en) Multiple level cell phase-change memory devices having post-programming operation resistance drift saturation, memory systems employing such devices and methods of reading memory devices
CN109427969B (zh) 具有多个热界面的相变存储器电极
US8014219B2 (en) Semiconductor memory device
Li et al. An overview of non-volatile memory technology and the implication for tools and architectures
US20100165716A1 (en) Nonvolatile memory with ovonic threshold switches
CN103548085A (zh) 多位存储器单元的条件编程
US20090010040A1 (en) Resistance change memory device
CN101118784A (zh) 一种电阻随机存储器的复位操作方法
CN101197187A (zh) 限制功率消耗的存储器
US8705266B2 (en) Semiconductor device and method for controlling the same
US7890892B2 (en) Balanced and bi-directional bit line paths for memory arrays with programmable memory cells
Prall Benchmarking and metrics for emerging memory
US20200006432A1 (en) Methods and apparatus for three-dimensional non-volatile memory
US20220230681A1 (en) Methods of controlling pcram devices in single-level-cell (slc) and multi-level-cell (mlc) modes and a controller for performing the same methods
US6791867B2 (en) Selection of memory cells in data storage devices
JP7214793B2 (ja) 閾値スイッチングセレクタを有するクロスポイントメモリにおける電力オフ復元
Song et al. Impact of threshold voltage variation on 1S1R crossbar array with threshold switching selectors
US8139427B2 (en) Nonvolatile memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100421

Termination date: 20200928

CF01 Termination of patent right due to non-payment of annual fee