CN101150057B - 薄膜半导体装置和该薄膜半导体装置的制造方法 - Google Patents

薄膜半导体装置和该薄膜半导体装置的制造方法 Download PDF

Info

Publication number
CN101150057B
CN101150057B CN2007101547843A CN200710154784A CN101150057B CN 101150057 B CN101150057 B CN 101150057B CN 2007101547843 A CN2007101547843 A CN 2007101547843A CN 200710154784 A CN200710154784 A CN 200710154784A CN 101150057 B CN101150057 B CN 101150057B
Authority
CN
China
Prior art keywords
thin film
semiconductive thin
semiconductor device
energy beam
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101547843A
Other languages
English (en)
Other versions
CN101150057A (zh
Inventor
町田晓夫
藤野敏夫
河野正洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101150057A publication Critical patent/CN101150057A/zh
Application granted granted Critical
Publication of CN101150057B publication Critical patent/CN101150057B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种薄膜半导体装置及其制造方法,在该制造方法中,在存在n型或p型杂质的情况下以能量束点照射半导体薄膜,以形成浅扩散层,在该浅扩散层中,所述杂质仅在半导体薄膜的表面层中扩散。

Description

薄膜半导体装置和该薄膜半导体装置的制造方法
技术领域
本发明涉及一种薄膜半导体装置的制造方法和该薄膜半导体装置,且更具体而言,涉及薄膜半导体装置的制造方法和该薄膜半导体装置,其中该薄膜半导体装置能够不构建LDD结构而防止漏电流流动。
背景技术
随着先进的信息时代的进步,对于平板显示器的需求没有显示出放慢的迹象。需要具有高功能的更薄型的平板显示器,这种高功能例如为更大面积下的更高分辨率以及更高对比度和更优异的移动图像特性。对于显示器来说,需要在塑料基板上制造薄膜晶体管(TFT)的技术,塑料基板与现有技术的玻璃基板相比具有优异的轻重量性质、柔韧性和非破坏性。此外,近年来,以有机EL为代表的自发光发射元件已经作为电流驱动显示元件而受到关注,且考虑到电流驱动时的可靠性,正在研究使用多晶硅TFT制造大面积的TFT阵列的技术,在该多晶硅TFT的每个中多晶硅用作沟道半导体膜。如果可以在塑料基板上制造采用多晶硅TFT作为驱动电路的驱动开关元件的有源矩阵型显示装置,则将大大扩大未知的、想象中的产品的应用范围。
在这些情况中,已经进一步发展了使用多晶硅半导体膜在玻璃基板上制造TFT的技术,该多晶硅半导体膜可以使用准分子激光退火(ELA)技术在低温形成,且最近已经有报导说在塑料基板上成功地制造了TFT。
然而,当多晶硅TFT用于液晶显示器装置等的像素选择开关元件时,出现了显示质量由于大的截止电流而降低的问题。换言之,在多晶硅TFT中,由于电流通过构成半导体膜的晶粒的晶界或者通过晶粒内部的缺陷流动,所以容易产生大的漏电流。此外,因为例如用在有源矩阵型液晶显示装置中的多晶硅TFT在约10V或更高的反向偏压下使用,所以由于碰撞离子或热电子导致的漏电流也是严重的问题。当多晶硅TFT用于液晶显示装置的像素选择薄膜晶体管时,此问题特别重要。
为了减小上述TFT中的漏电流,在漏极端电场的弛豫(relaxation)是有效的。因此,在通常的多晶硅TFT中,在栅电极侧的漏极端提供具有低杂质浓度(例如低于n+区(高浓度区)两或四个量级(digit)的浓度)的轻掺杂漏(LDD)区,从而使漏极端的电场弛豫。
具有上述LDD区的TFT的制造如下进行。首先栅电极通过栅极绝缘膜形成在半导体薄膜上,该半导体薄膜将成为沟道半导体膜,接着,使用栅电极作为掩模将用于形成LDD区的杂质引入到半导体薄膜中。然后,形成覆盖栅电极及其侧面的光刻胶图案,并使用其作为掩模,将用于形成源极/漏极的杂质引入到半导体薄膜中(例如见日本专利申请JP2006-49535,此后称为专利文献1)。
此外,提出了激光热处理用作活化引入到源极/漏极的杂质的热处理的方法。在此情形,由于其扩散系数和扩散时间,虽然在被激光熔化的液相部分中杂质显著地扩散,但是除液相部分之外在固相扩散中难以出现大的扩散。这导致在被激光熔化的区域与未熔化的区域之间的陡峭的能带结(例如见“Materials Science Engineering B”,volume 110,March 2004,p185-189,此后称为非专利文献1)。
发明内容
然而,在具有LDD区的TFT的制造方法中,关于栅电极的光刻胶图案的不对准或掩模不对准容易地导致沟道区两侧的LDD区的宽度变化。LDD区中的该变化影响TFT特性。因此,这成为引起例如有机EL元件的电流驱动显示元件的驱动中的亮度变化的因素,该电流驱动显示元件需要严格的电流控制。
因此,希望提供一种薄膜晶体管的制造方法,其中浅结的扩散层可以形成在半导体薄膜的表面层中,且因此漏极端的电场可以弛豫而不需提供LDD区来均匀地抑制漏电流,且还提供如此获得的薄膜晶体管。考虑到以上而进行了本发明。
在根据本发明的实施例的薄膜半导体装置的制造方法中,在存在n型或p型杂质的情况下以能量束点照射半导体薄膜,以形成浅扩散层,在该浅扩散层中,所述杂质仅在半导体薄膜的表面层中扩散。
在上述制造方法中,通过相对于半导体薄膜极端地限制能量束的点照射范围至微小的范围,在该微小范围内产生的热被立即释放,使得半导体薄膜中仅极浅的表面层被瞬时加热。这可以将n型或p型杂质的扩散范围保持在半导体薄膜中的极浅的微小范围内。
附图说明
图1A-1D是用于解释实施例的制造方法的剖面图(No.1);
图2A-2C是用于解释实施例的制造方法的剖面图(No.2);和
图3是用于解释实施例的制造方法的效果的图。
具体实施方式
此后,将基于附图详细地描述本发明的实施例。
如图1A所示,首先在由玻璃或塑料制成的基板表面上形成氧化硅(SiO2)膜作为缓冲层3。对于缓冲层3的膜形成方法,可以采用公知的真空膜形成技术,例如化学气相沉积(CVD)法、溅射法和蒸镀法,或者可以使用通常用作无机型玻璃上旋涂(SOG,Spin On Glass)、有机型SOG等的层间绝缘膜等的绝缘层。
接着,由非晶硅或微晶硅制成的半导体薄膜5形成在缓冲层3上。对于半导体薄膜5的膜形成方法,可以使用公知的真空膜形成技术,例如CVD法、溅射法和蒸镀法等,或者根据公知退火工艺可以使用公知的应用型材料例如聚硅烷(polysilane)型化合物来形成膜。优选形成具有100nm以下膜厚的半导体薄膜5,且更优选50nm以下的膜厚。这是因为在低温多晶硅工艺中使用激光通过表面层吸收的热将膜结晶的情况下,考虑到能量和时间,难以完全结晶具有100nm以上厚度的膜。因为相同的原因,在具有50nm以下的厚度的膜的情况中,可以在短时间内以相对低的能量形成较高质量的结晶膜,且通过使膜形成得更薄,晶体管特性的栅极控制变得更容易。
此后,虽然这里省略了说明,但根据需要进行将每个形成有薄膜晶体管的有源区的半导体薄膜5图案化为岛形的工艺。该图案化例如是通过使用光刻胶图案作为掩模来蚀刻半导体薄膜5而实现的,并且在图案化之后,除去该光刻胶图案。
接着,如图1B所示,半导体薄膜5通过照射能量束h而结晶,从而提高半导体薄膜5的载流子迁移率。这里,如公知的,根据照射条件,例如使用的能量束h的类型(例如激光束的波长)、能量密度或照射时间,硅膜经历能量束h的照射,其中从微晶硅到单晶硅的结晶程度得到控制。应注意的是,该结晶工艺可以根据这里制造的薄膜晶体管所需的特性而进行,且半导体薄膜5可以保持在非晶硅或微晶硅的状态。
接着,如图1C所示,栅极绝缘膜7形成在半导体薄膜5上。对于栅极绝缘膜7的形成方法,可以采用公知的真空膜形成技术,例如CVD法、溅射法和蒸镀法,或者可以通常用作无机型SOG、有机型SOG等的层间绝缘膜等的绝缘层。此外,可以使用通过金属膜的阳极氧化形成的介电膜、通过公知方法例如溶胶-凝胶(sol-gel)法或金属有机沉积(MOD)法形成的膜等。
接着,如图1D所示,栅电极9形成在栅极绝缘膜7上。此时,首先形成栅电极形成膜,此后将其图案化以形成栅电极9。对于栅电极形成膜的形成法,可以使用公知的真空膜形成技术,例如CVD法、溅射法和蒸镀法,或者可以使用施加并烧结精细金属颗粒的方法或镀覆法。此外,可以通过以光刻胶图案作为掩模的蚀刻来进行栅电极形成膜的图案化。此时,还蚀刻在通过图案化形成的栅电极9侧面的栅极绝缘膜7,并且栅极绝缘膜7仅剩余在栅电极9下方的层中。此外,在图案化之后除去光刻胶图案。
接着,如图2A所示,含n型或p型掺杂杂质的杂质膜A形成在半导体薄膜5上。
这里,使用例如含n型或p型掺杂杂质离子的溶液。例如,在n型的情况,使用磷酸、焦磷酸(pyrophoric acid)等的含磷离子的溶液,或者通过将有机磷化合物溶解在例如酒精的有机溶剂中获得的溶液。另一方面,在p型的情况,使用硼酸的水溶液。
通过将半导体薄膜5暴露于其中挥发有含n型或p型杂质的溶液的气氛,其中该溶液附着到半导体薄膜5上的液体膜得以形成并被干燥以形成杂质膜A。此时,通过从半导体薄膜5上方喷射并分散含溶液液滴的载气,液体膜可以形成在半导体薄膜5的表面上。该载气使用氮气(N2)或氩气(Ar)。
注意到,对于上述溶液的分散,使用汽化器(carburetor),在该汽化器中,载气的引入路径和释放含溶液液滴的载气的释放路径设置在溶液的存储罐中。汽化器的存储罐可以设置有超声波振荡器以利于产生溶液液滴。在该汽化器释放路径尖端的排出口形成为喷嘴形状以排出溶液,且该喷嘴形状的排出口构建来相对于半导体薄膜5的表面移动。这允许含掺杂杂质的溶液在形成于大基板1上的半导体薄膜5的表面上均匀分散。
除了使用汽化器的溶液分散之外,可以使用例如印刷法或旋涂法的施加方法来施加溶液并在半导体薄膜5的表面上形成液体膜。杂质膜A可以通过干燥上述液体膜而形成。
在上述工艺之后,如图2B所示,用能量束h’通过含n型或p型杂质的杂质膜A点照射半导体薄膜5,且因此形成其中杂质a在半导体薄膜5的表面层中扩散的源极/漏极11。
在以高速扫描薄膜5的同时进行上述能量束h’的点照射,且以栅电极9作为掩模照射在栅电极9侧面的半导体薄膜5的部分。
而且,重要的是在能量束h’照射的范围内,通过控制例如能量束h’的波长、点直径、扫描速度和照射能量等的点照射条件,调整从在半导体薄膜5上的杂质膜A扩散的杂质的程度,使得杂质a仅在半导体薄膜5的表面层上扩散。因此,如此活化的浅扩散层形成为源极/漏极11。
作为执行上述点照射的能量束h’,使用具有例如350nm~470nm波长的激光束。该激光束通过连续振荡其而使用。由于在Si膜中高的吸收系数,具有500nm以下波长的这些激光适用于表面部分的热处理。此外,在350nm~470nm波长区的情况,具有能够以不昂贵的半导体激光器照射的优点。
这里,以如下方式调节能量束h’的上述点照射条件,使得例如在源极/漏极11的掺杂杂质浓度的深度方向的分布图中,峰值顶点将位于从膜表面的10nm之内。
如上所述,由通过扩散n型或p型杂质a而活化的浅扩散层构成的源极/漏极11仅形成在半导体薄膜5的表面层上。因此,获得不具有LDD结构的薄膜晶体管Tr。
在如上所述形成薄膜晶体管Tr之后,以覆盖栅电极9的状态形成层间绝缘膜13,如图2C所示。对于层间绝缘膜13的形成,与栅极绝缘膜7的情况相同,可以使用公知的真空膜形成技术,例如CVD法、溅射法和蒸镀法,或者可以使用通过SOG和其他公知技术例如溶胶-凝胶法和MOD法形成的膜,或者可以使用SOG以外的有机型绝缘膜。
此后,虽然这里省略了说明,但首先在层间绝缘膜13中形成接触孔,然后形成连接到源极/漏极11的源电极和漏电极,接触孔位于它们之间。此外,如果需要,层叠另一布线以完成薄膜半导体装置15。
根据实施例的上述制造方法,如参考图2B所述,在形成半导体薄膜5中的源极/漏极11的工艺中,当从杂质膜A上方进行能量束h’的点照射时,控制点照射条件。因此,在能量束h’照射的范围内,调节从在半导体薄膜5上的杂质膜A扩散的杂质a的程度,从而仅在半导体薄膜5的表面层上扩散杂质a。因此,形成活化的浅扩散层。
即,如图3所示,通过将相对于半导体薄膜5的能量束h’的点照射范围极端地限制在微小的范围,在此微小范围内产生的热被立即释放到照射部分周围的区域和该层(和缓冲层3)之下的基板1中,如图中的箭头所示。这能够仅瞬时加热半导体薄膜5中的极浅表面层5a,且因此,能够形成活化的浅扩散层,在该活化的浅扩散层中杂质a仅在此极浅的表面层5a内扩散。
相反,例如在线光束(line beam)而不是点光束照射到半导体薄膜5的情况,在线光束照射的范围内热难以向***释放,且实质被加热的部分扩展超过线光束的照射范围。这使得难以形成仅在极浅范围内的扩散层。
如上所述,根据该实施例的制造方法,由于源极/漏极11可以形成为仅在半导体薄膜5的表面层中的极浅扩散层,能够获得其中漏极端的电场被弛豫以抑制漏电流而无需提供LDD区的薄膜晶体管。此外,不需要考虑在通过LDD区用于弛豫电场的构造中引起的掩模不对准所导致的特性变化。因此,薄膜晶体管Tr中的漏电流可以被均匀抑制从而能够使得TFT特性均匀。结果,例如有机EL元件的电流驱动显示元件可以被驱动而无亮度变化。
此外,由于通过能量束h’的点照射在杂质扩散的同时进行杂质的活化,因此不需要进行炉退火的活化。因此,本实施例可以应用于其中低熔点材料用于基板1的薄膜半导体装置的制造。
在上述实施例中,如参考图2B所述,采用其中以能量束h’通过由干燥含杂质a的液体膜获得的杂质膜A而点照射半导体薄膜5的构造。然而,能量束h’对半导体薄膜5的点照射可以在存在掺杂杂质的情况下进行。因此,能量束h’的点照射也可以在半导体薄膜5暴露于挥发有含掺杂杂质的溶液的气氛的状态下对半导体薄膜5进行。
在上述实施例中,描述了其中源极/漏极11形成为仅在半导体薄膜5的表面层中形成的浅扩散层的情况。然而,本发明不限于浅扩散层是源极/漏极11的情况,而是可以广泛用于浅扩散层仅形成在半导体薄膜5的表面层中的构造。例如,当MOS晶体管的栅极宽度非常短且需要源极/漏极部分的浅结时,本发明可以应用于这样的技术领域。此外,太阳能电池的n/p层的浅形成有利地提高了转换效率,因此本发明在这样的类型中也是可应用的。
根据本发明的上述实施例,由于极浅的扩散层可以形成在半导体薄膜的表面层上,通过将此扩散层形成为源极/漏极,可以获得其中漏极端的电场被弛豫以抑制漏电流而无需提供LDD区的薄膜晶体管。因此,不需要考虑在通过LDD区弛豫电场的构造中由掩模不对准所导致的特性变化,且可以均匀抑制薄膜晶体管的漏电流从而获得均匀的TFT特性。结果,例如有机EL元件的电流驱动显示元件可以被驱动而无亮度变化。
本领域的技术人员应该理解,根据设计需要和其他因素,可以进行各种改进、组合、子组合和改变,只要它们仍位于权利要求及其等同特征的范围内。
本发明要求2006年9月19日向日本专利局提交的日本专利申请2006-252008的优先权并要求其权益,将其全文引用结合于此。

Claims (10)

1.一种薄膜半导体装置的制造方法,其中
在存在n型或p型杂质的情况下以能量束点照射半导体薄膜,以形成浅扩散层,在扫描所述半导体薄膜的表面的同时进行所述能量束的点照射,并且控制所述能量束的波长、点直径、扫描速度和照射能量,从而在所述浅扩散层中所述杂质仅在所述半导体薄膜的表面层中扩散,所述浅扩散层用于形成所述薄膜半导体装置的源极/漏极。
2.根据权利要求1所述的薄膜半导体装置的制造方法,其中
在所述半导体薄膜上图案化地形成栅电极,栅极绝缘膜位于所述半导体薄膜和所述栅电极之间,且
通过使用所述栅电极作为掩模以所述能量束点照射所述半导体薄膜而形成包括所述浅扩散层的所述源极/漏极。
3.根据权利要求1所述的薄膜半导体装置的制造方法,其中
在所述杂质附着到所述半导体薄膜的状态下进行所述能量束的点照射。
4.根据权利要求3所述的薄膜半导体装置的制造方法,其中
通过将所述半导体薄膜暴露于其中挥发有含有所述杂质的溶液的气氛中,所述溶液附着到所述半导体薄膜上并被干燥以形成杂质膜,且
从所述杂质膜上方进行所述能量束的点照射。
5.根据权利要求3所述的薄膜半导体装置的制造方法,其中
通过将含所述杂质的溶液施加到所述半导体薄膜上以形成膜并将其干燥而形成所述杂质膜,且
从所述杂质膜上方进行所述能量束的点照射。
6.根据权利要求1所述的薄膜半导体装置的制造方法,其中
在所述半导体薄膜暴露于含所述杂质的气氛的状态下进行所述能量束的点照射。
7.根据权利要求1所述的薄膜半导体装置的制造方法,其中
具有100nm以下的膜厚的半导体薄膜形成为所述半导体薄膜。
8.根据权利要求1所述的薄膜半导体装置的制造方法,其中
具有350nm到470nm波长的激光束用作所述能量束。
9.一种薄膜半导体装置,包括:
浅扩散层,通过在存在n型或p型杂质的情况下以能量束点照射半导体薄膜而形成,在扫描所述半导体薄膜的表面的同时进行所述能量束的点照射,并且控制所述能量束的波长、点直径、扫描速度和照射能量,从而在所述浅扩散层中所述n型或p型杂质仅在形成于基板上的半导体薄膜的表面中扩散,所述浅扩散层用于形成所述薄膜半导体装置的源极/漏极。
10.根据权利要求9所述的薄膜半导体装置,还包括:
栅电极,设置在所述半导体薄膜上,栅极绝缘膜位于所述栅电极和所述半导体薄膜之间;
其中所述浅扩散层设置在所述栅电极两侧的半导体薄膜部分中作为所述源极/漏极。
CN2007101547843A 2006-09-19 2007-09-19 薄膜半导体装置和该薄膜半导体装置的制造方法 Expired - Fee Related CN101150057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP252008/06 2006-09-19
JP2006252008A JP2008078166A (ja) 2006-09-19 2006-09-19 薄膜半導体装置の製造方法および薄膜半導体装置

Publications (2)

Publication Number Publication Date
CN101150057A CN101150057A (zh) 2008-03-26
CN101150057B true CN101150057B (zh) 2010-08-25

Family

ID=39105345

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101547843A Expired - Fee Related CN101150057B (zh) 2006-09-19 2007-09-19 薄膜半导体装置和该薄膜半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20080237711A1 (zh)
JP (1) JP2008078166A (zh)
KR (1) KR20080026031A (zh)
CN (1) CN101150057B (zh)
DE (1) DE102007042089A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594341A (zh) * 2012-08-14 2014-02-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其掺杂方法、鳍式场效应管的形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655326A (zh) * 2004-02-12 2005-08-17 索尼株式会社 掺杂方法,制造半导体器件和施加电子仪器的方法
CN1812061A (zh) * 2004-12-03 2006-08-02 株式会社半导体能源研究所 半导体装置及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5908307A (en) * 1997-01-31 1999-06-01 Ultratech Stepper, Inc. Fabrication method for reduced-dimension FET devices
JP4729881B2 (ja) * 2004-08-04 2011-07-20 ソニー株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
US7737053B2 (en) * 2004-11-18 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655326A (zh) * 2004-02-12 2005-08-17 索尼株式会社 掺杂方法,制造半导体器件和施加电子仪器的方法
CN1812061A (zh) * 2004-12-03 2006-08-02 株式会社半导体能源研究所 半导体装置及其制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2004-297077A 2004.10.21
JP特开2004-343135A 2004.12.02

Also Published As

Publication number Publication date
CN101150057A (zh) 2008-03-26
US20080237711A1 (en) 2008-10-02
KR20080026031A (ko) 2008-03-24
JP2008078166A (ja) 2008-04-03
DE102007042089A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
KR100477473B1 (ko) 박막트랜지스터 및 그 제조방법, 박막트랜지스터어레이기판, 액정표시장치 및 일렉트로 루미네선스형표시장치
US7998844B2 (en) Method for manufacturing a semiconductor device
CN1113403C (zh) 半导体器件及其制造方法
KR100303898B1 (ko) 반도체디바이스제조방법
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
US5923962A (en) Method for manufacturing a semiconductor device
KR100682892B1 (ko) 박막 트랜지스터의 제조방법
US7226823B2 (en) Semiconductor device and method of manufacturing the same
KR20100022979A (ko) 브리징된 그레인 구조들을 갖는 다결정 실리콘 박막 트래지스터들
CN100517616C (zh) 薄膜晶体管的制造方法
US5786241A (en) Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks
CN100565824C (zh) 半导体器件的制造方法及通过该方法制造的半导体器件
CN100481509C (zh) 薄膜晶体管及其制造方法
CN103003928A (zh) 薄膜半导体器件的制造方法、薄膜半导体阵列基板的制造方法、结晶硅薄膜的形成方法以及结晶硅薄膜的形成装置
CN100397660C (zh) 利用多晶硅的薄膜晶体管制造方法
US7682950B2 (en) Method of manufacturing laterally crystallized semiconductor layer and method of manufacturing thin film transistor using the same method
CN101150057B (zh) 薄膜半导体装置和该薄膜半导体装置的制造方法
KR20080000299A (ko) 폴리실리콘 박막트랜지스터 액정표시장치 및 그 제조방법
US7838397B2 (en) Process and system for laser annealing and laser-annealed semiconductor film
CN100413040C (zh) 多晶硅薄膜晶体管的形成方法
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP4514908B2 (ja) 半導体装置の製造方法
KR20000050946A (ko) 박막트랜지스터의 반도체층 및 그 제조방법
JP3193358B2 (ja) 半導体装置の作製方法
KR100273833B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20130919