CN101149972A - 一种有多个可独立操作存储空间的flash存储器芯片 - Google Patents
一种有多个可独立操作存储空间的flash存储器芯片 Download PDFInfo
- Publication number
- CN101149972A CN101149972A CNA2007101084678A CN200710108467A CN101149972A CN 101149972 A CN101149972 A CN 101149972A CN A2007101084678 A CNA2007101084678 A CN A2007101084678A CN 200710108467 A CN200710108467 A CN 200710108467A CN 101149972 A CN101149972 A CN 101149972A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- memory chip
- chip
- data line
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种有多个可独立操作存储空间的FLASH存储器芯片,由处理器、存储空间和数据线组成,其特征在于,所述芯片的存储空间划分为多个区域,并且与每个区域连接的数据线中的控制线是分别独立与处理器连接,进行独立操作。本发明解决了实现启动程序或应用程序在线更新所带来的成本增加、PCB空间占用较多、资源浪费、设计困难等问题。
Description
技术领域
本发明涉及到电路设计领域所使用的闪烁(FLASH)存储器芯片,一种有多个存储空间,并且对某个空间进行操作而不会影响到其它存储空间,即每个存储空间相对独立的FLASH存储器芯片。
背景技术
闪烁(FLASH)存储器芯片具备如下特点:里面存储的数据在掉电的情况下会保持不变,电可擦除数据,允许多次的读写操作。因此在电路设计领域,经常用FLASH存储器来存储处理器***上电启动所需要的启动程序(如BOOT程序、BIOS程序等)或其它应用程序。
某些处理器***基于动态更新、在线下载等要求,需要对已经写入了初始化程序或应用程序的FLASH存储器芯片中的内容进行更新,但为了能在出现异常的情况下,有效回退到以前的版本,原FLASH存储器芯片中的内容还要保留下来而不被擦或改写。通常作法是使用多个FLASH存储器芯片,或者是在一个FLASH芯片中进行分区。多个FLASH存储器芯片,一是会带来成本的上升,另外会占用较多的PCB空间,对于PCB的布局布线会带来不便;如果对于一个FLASH进行分区处理的话,那么在BOOT启动时要借助于其它控制手段,对于处理器上电访问存储器空间进行译码,以让其读取指定分区的启动程序,这会额外增加设计难度和浪费其它资源,如EPLD的资源等,这种软件控制分区的方法由于电路故障或者操作不当,也会对原来存储的内容造成破坏。
发明内容
本发明所解决的技术问题在于提供一种有多个可独立操作存储空间的FLASH存储器芯片,以解决实现启动程序或应用程序在线更新所带来的成本增加、PCB空间占用较多、资源浪费、设计困难等问题。
为了解决上述问题,本发明提供了一种有多个可独立操作存储空间的FLASH存储器芯片,由处理器、存储空间和数据线组成,其特征在于,所述芯片的存储空间划分为多个区域,并且与每个区域连接的数据线中的控制线是分别独立与处理器连接,进行独立操作。
本发明所述的FLASH存储器芯片,其中,所述与每个区域连接的数据线中的数据地址总线是一起共用的。
本发明所述的FLASH存储器芯片,其中,所述与每个区域连接的数据线中的数据地址总线是分别独立的。
本发明所述的FLASH存储器芯片,其中,所述与每个区域连接的数据线中的数据地址总线是部分独立,部分一起共用。
本发明所述的FLASH存储器芯片,其中,所述控制线包括但不限于Ce信号线、Oe信号线、Wr信号线、Byte信号线、Reset信号线。
本发明所述的FLASH存储器芯片,其中,所述数据地址总线包括数据线和地址线。
本发明所述的FLASH存储器芯片,其中,所述芯片的存储空间划分为多个区域,每个区域的大小可以等分或不等分。
采用本发明所述内容,与现有技术相比,实现可以在电路设计当中来存储启动程序或应用程序,以轻易且可靠实现启动程序或应用程序的在线更新(或叫动态下载),并且可以在新老程序之间轻易可靠实现切换,解决了现有技术中的缺陷。
附图说明
图1是本发明所述的一种有多个可独立操作存储空间的FLASH存储器芯片结构图;
图2是本发明实施例1所述的一种有多个可独立操作存储空间的FLASH存储器芯片连接结构图;
图3是本发明实施例2所述的一种有多个可独立操作存储空间的FLASH存储器芯片连接结构图;
图4是本发明实施例3所述的一种有多个可独立操作存储空间的FLASH存储器芯片连接结构图;
图5是现有技术所述的一个在线升级***采用的现有的芯片结构图;
图6是本发明实施例所述的采用有多个可独立操作存储空间的FLASH存储器芯片结构图。
具体实施方式
本发明的目的是介绍一种有多个可独立操作存储空间的FLASH存储器芯片,以解决实现启动程序或应用程序在线更新所带来的成本增加、PCB空间占用较多、资源浪费、设计困难等问题。
本发明提供以下方案:结合附图1所示,FLASH存储器芯片的存储空间102可以进行分区管理,每个区域的控制线是独立的,这样对于处理器101来讲可以进行独立操作,相互之间不会存在任何干扰。相当于在一个芯片容量(容量记为M)下,划分出几个区域,每个区域(用Bank来表示)的容量(分别记为M1、M2...Mn)之和等于整个芯片的容量,即M1+M2+...+Mn=M。M1、M2...Mn可以相等,也可以不等。每个FLASH空间均有其地址线和数据线(统称为AD)、控制线(Ce、Oe、Wr、Byte、Reset等,统称为Control Signals缩写为CS)。
有以下几种形式:(除了AD、CS等其它信号线略去,在图中不体现),结合附图2所示,实施例1为一种有多个可独立操作存储空间的FLASH存储器芯片连接结构,其中FLASH存储器芯片201中的各区域(BANK)的数据地址总线是共用的,但控制线是独立的。
结合附图3所示,实施例2为一种有多个可独立操作存储空间的FLASH存储器芯片连接结构,其中FLASH存储器芯片301中的各区域(BANK)的数据地址总线是独立的,控制线也是独立的。
结合附图4所示,实施例3为一种有多个可独立操作存储空间的FLASH存储器芯片连接结构,其中FLASH存储器芯片401中的各区域(BANK)的数据地址总线一部分独立的,一部分是共用的,但控制线均是独立的;
其中,区域i和区域j的数据地址总线共用为ADm,区域k和区域l的数据地址总线共用为ADn。
结合附图5所示,一个在线升级***如下:为使用二个存储空间,需要用二片独立的FLASH芯片503和504;同时为了实现独立控制,需要通过EPLD502对CS(片选信号)、We(写使能信号)、Re(读使能信号)等控制信号进行译码。这样会带来如下问题:
1、AD总线虽然是一个与CPU501,但由于使用二片FLASH503、504,在PCB上要走二倍的AD信号线,这样增加了PCB的设计复杂度;
2、二片FLASH503、504,占用的PCB空间也要多些;
3、为了保证不误操作,需要使用EPLD502对控制信号进行译码,增加了对EPLD502逻辑资源的需求,可能会带来芯片成本的增加。
而如果使用本发明的芯片,则如附图6所示,好处如下:
1、AD总线没有加倍,不会为PCB走线带来复杂度;
2、不需要EPLD进行译码,CPU601即可以独立控制不同存储区,并保证不会误操作,少了对EPLD的需求,降低了成本;
3、可以一个芯片602的封装形式,即可满足二个独立控制区芯片(区域1和2)的设计,因此不会带来PCB面积需求的增加。
采用本发明实施例所述内容,与现有技术相比,实现可以在电路设计当中来存储启动程序或应用程序,以轻易且可靠实现启动程序或应用程序的在线更新(或叫动态下载),并且可以在新老程序之间轻易可靠实现切换,解决了现有技术中的缺陷。
当然,本发明还可有其他多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明做出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。
Claims (7)
1.一种有多个可独立操作存储空间的FLASH存储器芯片,由处理器、存储空间和数据线组成,其特征在于,所述芯片的存储空间划分为多个区域,并且与每个区域连接的数据线中的控制线是分别独立与处理器连接,进行独立操作。
2.如权利要求1所述的FLASH存储器芯片,其特征在于,所述与每个区域连接的数据线中的数据地址总线是一起共用的。
3.如权利要求1所述的FLASH存储器芯片,其特征在于,所述与每个区域连接的数据线中的数据地址总线是分别独立的。
4.如权利要求1所述的FLASH存储器芯片,其特征在于,所述与每个区域连接的数据线中的数据地址总线是部分独立,部分一起共用。
5.如权利要求1所述的FLASH存储器芯片,其特征在于,所述控制线包括但不限于Ce信号线、Oe信号线、Wr信号线、Byte信号线、Reset信号线。
6.如权利要求1所述的FLASH存储器芯片,其特征在于,所述数据地址总线包括数据线和地址线。
7.如权利要求1所述的FLASH存储器芯片,其特征在于,所述芯片的存储空间划分为多个区域,每个区域的大小可以等分或不等分。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101084678A CN101149972B (zh) | 2007-06-14 | 2007-06-14 | 一种有多个可独立操作存储空间的flash存储器芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2007101084678A CN101149972B (zh) | 2007-06-14 | 2007-06-14 | 一种有多个可独立操作存储空间的flash存储器芯片 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101149972A true CN101149972A (zh) | 2008-03-26 |
CN101149972B CN101149972B (zh) | 2011-04-06 |
Family
ID=39250433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101084678A Expired - Fee Related CN101149972B (zh) | 2007-06-14 | 2007-06-14 | 一种有多个可独立操作存储空间的flash存储器芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101149972B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916589A (zh) * | 2010-07-12 | 2010-12-15 | 成都市华为赛门铁克科技有限公司 | 非易失性存储设备及其控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3389186B2 (ja) * | 1999-04-27 | 2003-03-24 | 松下電器産業株式会社 | 半導体メモリカード及び読み出し装置 |
-
2007
- 2007-06-14 CN CN2007101084678A patent/CN101149972B/zh not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101916589A (zh) * | 2010-07-12 | 2010-12-15 | 成都市华为赛门铁克科技有限公司 | 非易失性存储设备及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101149972B (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7890732B2 (en) | Memory card and semiconductor device | |
CN101853207B (zh) | 存储装置 | |
CN102422271B (zh) | 用于非易失性存储器***的多页准备命令 | |
CN101369245B (zh) | 一种实现存储器缺陷映射表的***和方法 | |
CN112035381B (zh) | 一种存储***及存储数据处理方法 | |
CN101946286A (zh) | 用于模拟每单元单个位的nand闪存的每单元多个位的nand闪存的控制器 | |
JP2014078278A (ja) | メモリインターフェイスを利用してメモリモジュールのパーティショニングを制御する方法 | |
CN103635968A (zh) | 包含存储器***控制器的设备和相关方法 | |
CN106227683B (zh) | 电子设备及信息处理方法 | |
CN101918928A (zh) | 包括一次写入存储器器件和多次写入存储器器件的用于计算机的存储子***及相关方法 | |
JP2002278781A (ja) | 記憶装置、記憶装置制御方法及びプログラム | |
CN100485810C (zh) | 逻辑与非快闪存储器芯片存取方法及与非快闪存储器芯片 | |
CN103377135B (zh) | 寻址方法、装置及*** | |
JPH09282862A (ja) | メモリカード | |
CN101149972B (zh) | 一种有多个可独立操作存储空间的flash存储器芯片 | |
JP2006011533A (ja) | メモリカード、半導体装置、及び半導体メモリの制御方法 | |
CN101770427A (zh) | 一种利用Flash存储空间的方法及装置 | |
JP2007233838A (ja) | メモリシステムの制御方法 | |
CN100386748C (zh) | 一种在单板中对***器件进行片选的方法和*** | |
US10261899B2 (en) | Method, device and system for data processing using dedicated mapping between logical and physical addresses | |
US8706954B2 (en) | Memory management apparatus and memory management method | |
CN101636788A (zh) | 管理非易失性存储器的扇区的方法 | |
Micheloni et al. | SSD architecture and PCI express interface | |
CN201804319U (zh) | 嵌入式烧录晶片*** | |
US20080013375A1 (en) | Memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110406 Termination date: 20160614 |
|
CF01 | Termination of patent right due to non-payment of annual fee |