CN101136754A - 一种以太网芯片的数据传输控制*** - Google Patents

Abstract

一种以太网芯片的数据传输控制***，包含CPU，内存模块，PCI桥片，硬件逻辑单元，多个以太网芯片和E1/T1芯片；该***还包含可由硬件逻辑单元直接访问的共享存储区，用于保存以太网芯片(3)和E1/T1芯片的接收和发送数据；其中，硬件逻辑单元中包含：以太网控制模块，用于对以太网芯片(3)进行数据传输控制；E1/T1控制模块，用于配置E1/T1芯片的收发数据的地址，并启动以太网芯片(3)与E1/T1芯片之间的数据交换；CPU，用于将共享存储区地址映射到***地址空间，将以太网芯片(3)的收发数据和收发数据描述符的地址设置为上述映射后的地址。

Description

一种以太网芯片的数据传输控制***

技术领域

本发明涉及一种以太网芯片的数据传输控制***，尤其涉及一种多以太网芯片环境下的以太网芯片的数据传输控制***。

背景技术

目前，嵌入式通信设备一般都具有多通道通信、多协议交换处理能力，为了保证通信的实时性且能够处理庞大的数据流量，需要设备中的CPU(Central Processing Unit，中央处理单元)具有较高的处理能力。如何利用现有性能较低的CPU，在尽可能降低设备成本、减少功耗的前提下，实现通信设备的上述处理能力，是通信设备制造商研究的重点之一。

目前，常用的嵌入式多以太网通信设备一般由CPU单元、内存单元、以太网芯片和硬件逻辑单元等设备构成。除了内存单元之外，其它单元通过PCI(Perpheral Component Interconnect，周边器件互联)总线实现通信，如图1所示。现在普遍采用的硬件逻辑为FPGA(Field Programmable Gate Army，现场可编程门阵列)、EPLD(Erasable Programmable Logic Device，可擦除可编程逻辑器件)等，硬件逻辑配合能够完成物理信号和数据处理能力，在一些应用场合，能够代替CPU完成数据处理工作。

在多以太网通信设备中，我们从应用的角度把以太网芯片分为两类：一类以太网芯片用于调试控制和信令传输，另一类以太网芯片用于业务数据的传输。对于第一类以太网芯片，CPU需要参与数据传输的控制，以便CPU能够解析信令并进行相关协议的处理；对于第二类以太网芯片，CPU可以对其进行数据传输的控制，不过CPU不会做信令提取，仅做数据搬移和透传，但是这样消耗一部分CPU处理能力，对于性能较低的CPU，有时无法完成多个以太网数据的并发处理，从而无法满足***需求。

发明内容

本发明要解决的技术问题是，克服现有技术中以太网芯片数据传输控制技术的不足，提出一种在多以太网芯片环境下的以太网芯片的数据传输控制***，使具有较低性能的CPU的通讯设备能够完成多以太网芯片数据传输。

为了解决上述问题，本发明提供一种以太网芯片的数据传输控制***，包含CPU，内存模块，PCI桥片，硬件逻辑单元，多个以太网芯片和E1/T1芯片；其中以太网芯片3用于业务数据的传输，该***还包含可由硬件逻辑单元直接访问的共享存储区，用于保存以太网芯片3和E1/T1芯片的接收和发送数据；其中，

硬件逻辑单元，与以太网芯片3之间通过局部总线和PCI总线连接、通过数据和控制接口与E1/T1芯片连接；硬件逻辑单元中包含：以太网控制模块，用于对以太网芯片3进行数据传输控制；E1/T1控制模块，用于配置E1/T1芯片的收发数据的地址，并启动以太网芯片3与E1/T1芯片之间的数据交换；

CPU，通过PCI总线与以太网芯片3以及硬件逻辑单元连接，用于将共享存储区地址映射到***地址空间，将以太网芯片3的收发数据和收发数据描述符的地址设置为上述映射后的地址。

此外，所述共享存储区可位于硬件逻辑单元内部，可由以太网控制模块和E1/T1控制模块直接访问。

此外，所述共享存储区还可位于硬件逻辑单元外部，硬件逻辑单元中包含存储器接口，以太网控制模块和E1/T1控制模块通过该存储器接口对共享存储区进行访问。

此外，所述硬件逻辑单元可为FPGA器件。

此外，当所述共享存储区位于硬件逻辑单元外部时，所述硬件逻辑单元可为CPLD/EPLD器件。

本发明通过使用硬件逻辑单元代替CPU来完成部分以太网芯片数据传输控制工作，降低了CPU的处理负荷，在***使用性能较低的CPU的情况下使通信设备具有多以太网芯片的传输控制能力，从而达到了降低设备成本和能耗的作用。

附图说明

图1是本发明的以太网芯片的数据传输控制***的***结构图；

图2是本发明的以太网芯片的数据传输控制***的另一实施例的***结构图。

具体实施方式

本发明的基本思路是，在多以太网通讯环境中，根据功能对以太网芯片进行分类，对于主要用于业务数据传输的以太网芯片，使用硬件逻辑单元来代替CPU进行该以太网芯片业务数据的传输控制。

下面将以包含3个以太网芯片的多以太网通讯设备为例，结合附图对本发明作进一步的描述。

图1是本发明的以太网芯片的数据传输控制***的***结构图。

如图1所示，该通讯设备包含CPU、内存模块、PCI桥片、FPGA、3个以太网芯片和1个E1/T1芯片。其中：

以太网芯片1，用于信令的传输；

以太网芯片2，用于主备单板之间信令的传输；

以太网芯片3，用于业务数据的传输；

FPGA，与各以太网芯片之间通过局部总线和PCI总线连接、通过数据和控制接口与E1/T1芯片连接：FPGA中包含：以太网控制模块，用于对以太网芯片3进行数据传输控制；E1/T1控制模块，用于配置E1/T1芯片的收发数据的地址，并启动以太网芯片3与E1/T1芯片之间的数据交换；共享存储区，用于保存以太网芯片3和E1/T1芯片的接收和发送数据；

CPU，通过内存总线与内存模块连接，并通过PCI总线与以太网芯片1、以太网芯片2、以太网芯片3以及FPGA等设备连接；用于在上电过程中对以太网芯片3进行芯片复位、端口速率设置、双工模式设置、物理地址配置等基本初始化操作；并将FPGA内部的共享存储区地址映射到***地址空间，使用该映射后的地址配置FPGA并将以太网芯片3的收发数据和收发数据描述符的地址设置为该映射后的地址，同时CPU对以太网芯片1、以太网芯片2进行传输控制。

图2是本发明的以太网芯片的数据传输控制***的另一实施例的***结构图。

如图2所示，也可使用FPGA外部的但可由FPGA直接存取的存储器来实现本发明，但使用此方式硬件逻辑的实现复杂度会高些，实时性会差一些。

使用FPGA外部的存储器作为共享存储区时，在FPGA中设置有存储器接口模块，用于与共享存储区进行读写访问。此外，CPU需将该存储器的地址映射到***地址空间，并使用映射后的地址配置以太网芯片和FPGA，使以太网芯片和FPGA能够使用该存储器进行数据操作。

虽然采用本发明的以太网芯片的数据传输控制***，CPU把以太网芯片传输控制交给了硬件逻辑单元，但是CPU仍然能够通过PCI总线接口对以太网芯片的工作状态和信息进行查询，并用于***检测和诊断处理。

经过实际测试证明，在上述以太网芯片均采用Intel ER82551，E1/T1处理芯片采用Dallas DS21455时，采用本发明的以太网芯片的数据传输控制***，通过FPGA对一块以太网芯片进行传输控制，能够降低CPU的利用率达30％以上。

本发明的以太网芯片数据传输控制***简单、实用，伴随着各种各样的实时以太网通信设备在不同领域的广泛应用，该***也将具有丰富和巨大的应用潜力。

Claims (5)

1.一种以太网芯片的数据传输控制***，包含CPU，内存模块，PCI桥片，硬件逻辑单元，多个以太网芯片和E1/T1芯片；其中以太网芯片(3)用于业务数据的传输，其特征在于，

该***还包含可由硬件逻辑单元直接访问的共享存储区，用于保存以太网芯片(3)和E1/T1芯片的接收和发送数据；其中，

硬件逻辑单元，与以太网芯片(3)之间通过局部总线和PCI总线连接、通过数据和控制接口与E1/T1芯片连接；硬件逻辑单元中包含：以太网控制模块，用于对以太网芯片(3)进行数据传输控制；E1/T1控制模块，用于配置E1/T1芯片的收发数据的地址，并启动以太网芯片(3)与E1/T1芯片之间的数据交换；

CPU，通过PCI总线与以太网芯片(3)以及硬件逻辑单元连接，用于将共享存储区地址映射到***地址空间，并使用该映射后的地址配置FPGA和以太网芯片(3)。

2.如权利要求1所述的以太网芯片的数据传输控制***，其特征在于，所述共享存储区位于硬件逻辑单元内部，由以太网控制模块和E1/T1控制模块直接访问。

3.如权利要求1所述的以太网芯片的数据传输控制***，其特征在于，所述共享存储区位于硬件逻辑单元外部，硬件逻辑单元中包含存储器接口，以太网控制模块和E1/T1控制模块通过该存储器接口对共享存储区进行访问。

4.如权利要求1或2或3所述的以太网芯片的数据传输控制***，其特征在于，所述硬件逻辑单元为FPGA器件。

5.如权利要求3所述的以太网芯片的数据传输控制***，其特征在于，所述硬件逻辑单元为CPLD/EPLD器件。

Images