CN101086974A - 内嵌式测试装置及方法与内建于晶片切割线区间测试装置 - Google Patents

Abstract

一种内嵌式测试装置及方法与内建于晶片切割线区间之测试装置，用以测试在晶片上至少一个集成电路以及转换晶片中多个集成电路之输出为数字码。内嵌式测试装置包括数字器以及测试平台，而内建于晶片切割线区间之测试装置则包括数字器。数字器设置于晶片上，且电连接至集成电路之输出，用以将集成电路之输出转换为数字码。测试平台电连接至数字器之输出，用以提供至少一个测试样本(test pattern)给集成电路，并且接收与验证此数字器所输出之数字码。

Description

内嵌式测试装置及方法与内建于晶片切割线区间测试装置

技术领域

本发明涉及一种晶片测试装置，且特别涉及一种将数字器内嵌在晶片的内嵌式测试装置。

背景技术

集成电路(integrated circuit)在经过设计与制造的过程中，必须经过一连串的验证与测试，以确保其功能与质量，甚至可依据这些测试的结果而修正集成电路的制造工艺。集成电路的测试在半导体制造工艺的不同阶段都是必要的，每一个集成电路在晶片阶段与封装阶段都必须接受测试以确保其电性功能。随着集成电路功能的加强与复杂化，高速与精确的测试需求也就更加重要。在晶片型态可使用测试机台测试晶片中之各个集成电路，其步骤如下。首先，各晶方(die)(指在晶片上之各集成电路)周围提供多个焊垫(pad)，用以作为电气信号之输出端或输入端。然后，测试机台之测试探针接触输入端之焊垫，用以输入外加之电气信号。最后，测试机台通过测试探针接触输出端之焊垫以测量输出之电气信号。上述电气信号例如是临界电压(threshold voltage)或是饱和电流(saturate current)等。

然而，晶片测试之精确度随测试平台检测电气信号能力而异。例如，目前显示面板之驱动芯片在晶片测试阶段需要测得较精准的输出电压值，因此测试平台需拥有较高分辨率能力才可进行测试。一般而言，若欲在晶片阶段测试显示面板之驱动器集成电路，则测试平台需有16位模拟数字转换之分辨率(其精确度约为0.01％±2mV)或更高分辨率。而较高分辨率的测试平台，需具备有较高分辨率之数字器用以分析测得之信号。通常这些数字器为客制化设计的测试电路模块，其测试规格是依客户需求制造而非大量生产，因此相对地需付出较高的制造成本。采用上述客制化测试电路模块之高阶测试平台将使晶片测试之成本提高。另外，在进行晶片测试时，测试平台需使用测试探针逐一接触每一个集成电路之焊垫以测得电气信号。然而，测试探针会随着与焊垫接触次数的增加而损耗，以至于影响测试的精确度。

发明内容

有鉴于此，本发明的目的就是提供一种内嵌式测试装置，其以设置于晶片之数字器来测试至少一个集成电路。

本发明的另一目的是提供一种内嵌式测试装置，其以设置在晶片上的选择器选取晶片上多个测试标的之输出，并以数字器测试选取的测试标的，以减少测试探针与焊垫之接触次数而降低损耗。

本发明的又一目的是提供一种内嵌式测试装置，以设置在晶片上的切换器将电性输入至多个测试标的，并以选择器选取多个测试标的输出，以及以数字器测试选取的至少一个测试标的之输出。

本发明的再一目的是提供一种内嵌式测试方法，用以测试在晶片上至少一个集成电路。

本发明的再一目的是提供一种内建于晶片切割线区间之测试装置，用以转换晶片中多个集成电路之输出为数字码。

基于上述及其它目的，本发明提出一种内嵌式测试装置，用以测试在晶片上至少一个集成电路。此内嵌式测试装置包括数字器与测试平台。数字器设置于晶片上，且电连接至集成电路之输出，用以将此集成电路之输出转换为数字码。测试平台电连接至数字器之输出，用以提供至少一个测试样本(test pattern)给此集成电路，并且接收与验证此数字器所输出之数字码。

依照本发明的较佳实施例所述之内嵌式测试装置，上述之测试平台包含多个测试探针，并且此测试平台通过这些测试探针电连接至集成电路之输入与数字器之输出。

从另一观点来看，本发明提出一种内嵌式测试装置，用以测试在晶片上多个测试标的。此内嵌式测试装置包括选择器、数字器与测试平台。选择器设置于晶片上，包含多个输入端组与一个输出端组。此选择器之每一个输入端组各自电连接至对应之测试标的之输出端组，用以于此选择器之输入端组中选择其一，并将所选择之输入端组电连接至此选择器之输出端组。数字器设置于此晶片上。此数字器之输入端组电连接至此选择器之输出端组，其中此数字器将其输入转换为数字码。测试平台电连接至此数字器之输出端组，用以提供至少一个测试样本(test pattern)给测试标的，并且接收与验证此数字器所输出之数字码。

依照本发明的较佳实施例所述之内嵌式测试装置，上述之测试平台包含多个测试探针，并且此测试平台通过这些测试探针电连接至测试标的之输入端组与数字器之输出端组。

依照本发明的较佳实施例所述之内嵌式测试装置，还包括：输入缓冲器，设置于晶片上，且此输入缓冲器之输入端组电连接至测试平台，而此输入缓冲器之输出端组电连接至测试标的之输入端组，用以将测试平台所输出之测试样本传送给这些测试标的。

本发明提出一种内嵌式测试装置，用以测试在晶片上多个测试标的。此内嵌式测试装置包括选择器、数字器、切换器与测试平台。选择器、数字器、切换器均设置于晶片上。选择器包含多个输入端组与一个输出端组，其中选择器之每一输入端组各自电连接至对应之测试标的之输出端组，用以于选择器之输入端组中选择其一，并将所选择之输入端组电连接至此选择器之输出端组。数字器之输入端组电连接至选择器之输出端组，其中数字器将其输入转换为数字码。切换器包含一个输入端组与多个输出端组，其中切换器之每一输出端组各自电连接至对应之测试标的之输入端组，用以选择性地将切换器之输入端组电连接至切换器之输出端组中之一个。测试平台电连接至切换器之输入端组与数字器之输出端组，用以提供至少一个测试样本(test pattern)给切换器，并且接收与验证数字器所输出之数字码。

依照本发明的较佳实施例所述之内嵌式测试装置，上述之测试平台包含多个测试探针，并且此测试平台通过这些测试探针电连接至切换器之输入端组与数字器之输出端组。

依照本发明的较佳实施例所述之内嵌式测试装置，其中选择器包括复用器(multiplexer)。

依照本发明的较佳实施例所述之内嵌式测试装置，其中切换器包括分用器(demultiplexer)。

依照本发明的较佳实施例所述之内嵌式测试装置，其中选择器、数字器与切换器是设置于晶片之切割线区间内。

依照本发明的较佳实施例所述之内嵌式测试装置，其中每一个测试标的为晶片之制造工艺中一次光照范围之电路。

依照本发明的较佳实施例所述之内嵌式测试装置，其中每一个测试标的为待测之集成电路。

本发明提出一种内嵌式测试方法，用以测试在晶片上至少一个集成电路，此测试方法包括步骤如下。首先，设置数字器于晶片上，接着，使此数字器之输入端组电连接至集成电路之输出端组。之后，通过此数字器将此集成电路之输出转换为数字码。然后，输入至少一个测试样本(testpattern)至集成电路之输入。最后，以及验证此数字器所输出之数字码。

依照本发明的较佳实施例所述之内嵌式测试方法，还包括：于在晶片上多个待测之集成电路中选择其中一个集成电路。

依照本发明的较佳实施例所述之内嵌式测试方法，其中数字器包括模拟数字转换器。

依照本发明的较佳实施例所述之内嵌式测试方法，其中数字器是设置于晶片之切割线区间内。

依照本发明的较佳实施例所述之内嵌式测试方法，其中集成电路包括显示面板之驱动器。

本发明提出一种内建于晶片切割线区间之测试装置，用以转换晶片中多个集成电路之输出为数字码，此测试装置设置于晶片之切割线区间，其特征在于此装置包括一个数字器，设置于晶片之切割线区间，且电连接至集成电路之输出，用以将集成电路之输出转换为数字码以供检测。

本发明提出一种内建于晶片切割线区间之测试装置，用以转换晶片中多个集成电路之输出为数字码，此测试装置设置于晶片之切割线区间，此装置包括一个选择器，设置于晶片之切割线区间，包含多个输入端组与一个输出端组，其中选择器之每一输入端组各自电连接至对应之集成电路之输出端组，用以于选择器的多个输入端组中选择其一，并将所选择之输入端组电连接至选择器之输出端组。以及一个数字器，设置于晶片之切割线区间，此数字器之输入端组电连接至选择器之输出端组，其中此数字器将其输入转换为数字码以供检测。

本发明将晶片测试所需之数字器内嵌于晶片的切割线区间内，并且将电连接至集成电路之输出，用以将输出信号转为数字码，以验证电路之正确性。因此可利用较低阶的测试仪器取得等效于高阶测试仪器之测试精确度，而达到节省测试经费之目的。此外本发明以选择器与切换器来控制输入，各个集成电路可共用同一个输入端组输入测试样本(test pattern)，以减少测试探针接触集成电路焊垫之机会与次数，而减少使用测试探针的数量及减缓测试探针之磨损，进而节省测试成本。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为本发明第一实施例之一个数字器设置一个集成电路之方框图。

图2为本发明第二实施例之晶片上多个集成电路共用一个数字器之方框图。

图3A为本发明第三实施例之晶片上多个测试标的共用一个数字器之方框图。

图3B为将图3A之区块340放大后之电路方框图。

图4为本发明第四实施例之晶片上多个集成电路共用一个数字器并以缓冲器控制输入之方框图。

图5A为本发明第四实施例之晶片上多个测试标的共用一个数字器并以缓冲器控制输入之方框图。

图5B为将图5A之区块540放大后之电路方框图。

图6为本发明第五实施例之晶片上多个集成电路共用一个数字器并以切换器控制输入之方框图。

图7为本发明第五实施例之晶片上多个测试标的共用一个数字器并以切换器控制输入之方框图。

主要元件标记说明

100：晶片

110，220，410，610：集成电路

111，121，231，331，431，561，631，731：输出焊垫

112，212，312，412，512，612，712：电源导线

120，230，360，430，560，630，730：数字器

130，250，320，520，450，520，650，750：切割线区间

190：测试平台

191：测试探针

210，310，510，710：测试标的

330，530：数字器模块

340，540：区块

240，350，420，550，620，720：选择器

440，570：输入缓冲器

441，571：输入缓冲器之输入端组

442，572：输入缓冲器之输出端组

640，740：切换器

641，741：切换器之输入端组

具体实施方式

为了使本发明之内容更为明了，以下特举液晶显示面板之驱动器集成电路作为本发明确实能够据以实施的范例。所属技术领域的技术人员可依据本发明之精神与下述诸实施例之教示，而将本发明应用于各种集成电路之晶片阶段测试工作。

第一实施例

图1为本发明第一实施例之一个数字器设置一个集成电路之方框图。请参照图1，晶片100包括多个集成电路110及多个数字器120。在各个集成电路110之间的区域为切割线区间130，而数字器120设置于切割线区间130上。数字器120电连接至集成电路110之输出。于本实施例中，集成电路110譬如是液晶显示面板之驱动器，因此集成电路110之输出信号可能为模拟信号。所以，数字器120可以用模拟数字转换器实施之，以便将集成电路110之模拟输出转换为数字码。此集成电路110设置有多个输出焊垫(output pad)。图1中每一个集成电路110周围之斜线区域111表示多个输出焊垫，而每一个数字器120之斜线区域121表示多个输出焊垫。集成电路110之各个输出焊垫分别对应地连接至数字器120之输入。测试平台190包含多个测试探针191。于本实施例中，测试平台190以测试探针191接触数字器之输出焊垫121以及集成电路110之输入，并提供至少一个测试样本(test pattern)给集成电路110，而从数字器之输出焊垫121接收与验证所输出之数字码。于本实施例中，晶片100的每一集成电路110均被分配一个对应的数字器120，因此集成电路110之输出经由对应数字器120之转换而产生数字码。另外，数字器120所需提供之电力，是由集成电路110以电源导线112电连接数字器120而提供。

接着叙述本实施例的操作步骤。首先提供待测晶片100。在晶片100上，数字器120之输入端组电连接至集成电路110之输出端组。接下来，将测试平台190之多个测试探针191连接至晶片上多个待测之集成电路110中选定的至少一个集成电路之输入端组，以及连接至内嵌于晶片之切割线区间的数字器120之输出。测试平台190经由测试探针191输入至少一个测试样本(test pattern)到集成电路110之输入端组。集成电路110将测试结果传至数字器120，并且数字器120将集成电路110之输出转换为数字码。最后，测试平台190通过测试探针191接触数字器120的输出端组以取得并验证测试结果。

晶片测试之精确度随测试平台检测电气信号能力而异。较高精确度之测试平台，需具备有较高分辨率之数字器用以分析测得之电气信号。而这些数字器为依客户需求制造之客制化设计的测试电路模块，其造价较昂贵。因此，本发明中将此数字器内嵌于晶片上，则可减少额外制造数字器之成本。在集成电路测试时，就可使用较低阶的测试平台(例如个人计算机)来测试集成电路，而不受限于需使用较高阶的测试平台。内嵌在晶片之切割线区间的数字器于晶片测试完成后将会被切割破坏，因此数字器等测试之电路在完成晶方切割后不影响集成电路之工作。此外，数字器内嵌于切割线区间，其不占用制造集成电路之面积，故不影响集成电路产能。

在第一实施例中每一集成电路需设置一个数字器，但亦可设计选择器让多个集成电路共用一个数字器。以下结合附图说明多个集成电路共用一个数字器的实施例，请参照以下说明。

第二实施例

图2为本发明第二实施例之晶片上多个集成电路共用一个数字器之方框图。请参照图2，晶片制造工艺中一次光照范围(photo shut)内之电路为一个测试标的210(如图2所示)，在本实施例包括多个集成电路220、一个数字器230以及一个选择器240。在各个集成电路之间的区域为切割线区间250，而数字器230以及选择器240设置于切割线区间250上。选择器240可以是复用器(multiplexer)，而数字器230可以用模拟数字转换器实施之。各个集成电路220设置有多个输出焊垫211(如图中斜线区域所示)。本实施例之装置与上述图1之实施例相似，以下仅叙述不同之处。

图2之测试标的210(本实施例中，测试标的210表示一次光照范围)中的多个集成电路220共用一个数字器230。此数字器230有多个输出焊垫231(如图中斜线区域所示)。每一集成电路220之输出端组分别对应地连接至选择器240之输入端组。在进行测试时，测试平台可以控制选择器240，使此选择器240选择其中一个输入端组，并将所选择的输入端组电连接到选择器240的输出端组。此选择器240的输出端组电连接至数字器230的输入端组。数字器230将集成电路220之输出转换为数字码。测试平台以测试探针接触各个集成电路220的输入端组，并经由测试探针传送至少一个测试样本给集成电路220。测试平台另以测试探针接触数字器230之输出焊垫231，以便接收并验证数字器230所输出的数字码。另外，本实施例中数字器230与选择器240所需提供之电力，可由测试标的210中任一集成电路220以电源导线212电连接而提供之。

本实施例将晶片测试所需之数字器内嵌于晶片的切割线区间内，用以将输出信号转为数字码，以验证电路之正确性。因此可利用较低阶的测试仪器取得等效于高阶测试仪器之测试精确度，而达到节省测试成本之目的。此外，与前一实施例相比，本实施例还以选择器来选择欲验证之集成电路，因此各个集成电路可共用同一个数字器，并且可以减少测试探针接触集成电路焊垫之次数。所以，本实施例可以减缓测试探针之磨损，进而节省测试成本。

第三实施例

由另一角度来看，多个测试标的亦可共用一个数字器，利用选择器来切换测试标的。图3A为本发明第三实施例之晶片上多个测试标的共用一个数字器之方框图。请参照图3A，图中晶片区分为多个一次光照范围(photo shut)310，而在各个光照范围之间为切割区间320。数字器模块330设置于晶片之切割线区间320上。

图3B为将图3A之区块340放大后之电路方框图。请参照图3B，图中包括有多个测试标的3 10以及一个数字器模块330。此数字器模块330中包含一个选择器350和一个数字器360。其中各个测试标的310之输出端组电连接至选择器350的各个输入端组，而此选择器350的输出端组则电连接至数字器360的输入端组。测试平台中包含多组测试探针，并电连接至各个测试标的310之输入端组，以及电连接至数字器360的多个输出焊垫331(如图中斜线区域所示)。测试平台会提供至少一组的测试样本，经由测试探针而输入各个测试标的310。选择器350用以选择测试标的，并将测试结果传至数字器360。各个测试标的310之输出信号可能为模拟信号。所以，数字器360可以用模拟数字转换器实施之，以便将模拟输出转换为数字码，并经由测试探针传回测试平台验证。另外，选择器350以及数字器360所需提供之电力，可由区块340中之任一测试标的310以电源导线312电连接而提供之。

上述三个实施例中，测试平台的测试探针必须电连接到各个集成电路或测试标的之输入端组。用以传送测试样本之测试探针会随着接触次数的增加而损耗，以至于影响测试的精确度。或者，测试平台必须具有多组用以传送测试样本之测试探针，以便能够同时接触所有欲测试之集成电路或测试标的之输入端组，而降低测试探针接触晶片之次数，然而却需增加测试探针之数量。在以下实施例中，提出另一种架构，可减低测试平台的测试探针接触晶片之次数而减缓测试探针之损耗，并减少测试探针之数量。

第四实施例

图4为本发明第四实施例之晶片上多个集成电路共用一个数字器并以缓冲器增益输入信号之方框图。本实施例之装置与图2之装置相似，因此二者之间相同部分将不再赘述。请参照图4，此晶片中包括多个待测之集成电路410、一个选择器420、一个数字器430以及一个输入缓冲器440。各个集成电路之间的区域为切割线区间450。选择器420、数字器430与输入缓冲器440皆设置于晶片的切割线区间450中。图4与图2之装置不同之处在于图4设置一个输入缓冲器440。

请参照图4，测试平台使用测试探针接触输入缓冲器440之输入端组441，而输入缓冲器440之输出端组442电连接至各个集成电路410的输入端组。测试平台将测试样本输入到输入缓冲器440。此测试样本会经由此输入缓冲器440传送至各个集成电路410之输入端。测试平台之测试探针无须分别接触各个集成电路410，只需接触缓冲器440之输入端则可将测试样本传送至各个集成电路410，因此可减少测试探针之损耗(或减少测试探针之数量)，进而节省测试成本。

测试平台可以控制选择器420，使此选择器420选择其中一个输入端组，并将所选择的输入端组电连接到选择器420的输出端组。数字器430将集成电路410之输出转换为数字码。因此，测试平台可通过测试探针接触数字器430之多个输出焊垫431(以图中数字器430之斜线部表示之)而取得转换之数字码，并验证数字码之正确性。另外，选择器420与数字器430所需提供之电力，可由图中任一集成电路410以电源导线412电连接而提供之。

同理，多个测试标的共用一个数字器之装置也可以用一个输入缓冲器来保护测试探针，图5a为本发明第四实施例之晶片上多个测试标的共用一个数字器并以缓冲器控制输入之方框图。请参照图5A，晶片中划分为多个一次光照范围(photo shut)510，而在各个光照范围之间为切割区间520。数字器模块530设置于晶片之切割线区间上。

图5B为将图5A之区块540放大后之电路方框图。请参照图5B，图中包括有多个测试标的510、一个数字器模块530以及一个输入缓冲器570。数字器模块530中包含一个选择器550和一个数字器560。其中，输入缓冲器570的输入端组571电连接至测试平台，用以接收测试样本，而输出端组572则连接至各个测试标的510的输入端组，用以将接收之测试样本传送到各个测试标的510。因为各个测试标的510之输出信号可能为模拟信号。所以，数字器560可以用模拟数字转换器实施之，以便将模拟输出转换为数字码，并传回测试平台验证。另外，选择器550、数字器560以及输入缓冲器570所需提供之电力，可由晶片中的测试标的510以电源导线512电连接而提供之。

在第四实施例之输入缓冲器之功能为将输入之测试样本传送至各个集成电路或测试标的，以下实施例为各别对集成电路或测试标的传送测试样本，其架构叙述如下。

第五实施例

图6为本发明第五实施例之晶片上多个集成电路共用一个数字器并以切换器控制输入之方框图。本实施例之装置与图2之装置相似，请同时参照图2与图6，图6之装置包括多个待测之集成电路610、一个选择器620、一个数字器630以及一个切换器640。各个集成电路之间的区域为切割线区间650，其中选择器620、数字器630以及切换器640是设置于晶片上的切割线区间650，其所需提供之电力，可由集成电路610以电源导线612电连接而提供之。本装置与图2之装置不同之处在于本装置包括一个切换器640，此切换器具备一个输入端组以及多个输出端组。每一个输出端组各自电连接至对应的集成电路610之输入端组。切换器640用以将测试平台输入之测试样本选择性的传送至其中一个集成电路之输入端组。

本实施例之进行步骤如下所述。首先，测试平台使用测试探针将测试样本传送至切换器640之输入端组641(如图中斜线所示)。之后，切换器640选择性的将测试样本传至集成电路610中之一个。选择器620之输入端组电连接至集成电路之输出端组。数字器630之输入端组电连接至选择器620之输出端组，并且将输入信号转换为数字码。最后，测试平台使用测试探针接触数字器630之各输出焊垫631(图中以斜线部分表示之)以接收并验证输出之数字码。

同理，晶片上多个测试标的也可以用切换器控制测试样本的输入，图7为本发明第五实施例之晶片上多个测试标的共用一个数字器，并以切换器控制输入之方框图。请参照图7，图中装置例如为图5A之区块540之放大图，其中包括多个测试标的710、一个选择器720、一个数字器730以及一个切换器740。选择器720例如为复用器(multiplexer)，切换器740例如为分用器(demultiplexer)，而数字器730例如为模拟数字转换器。晶片中各个测试标的之间的区域为切割线区间750，而选择器720、数字器730以及切换器740皆装置于晶片之切割线区间750。

同本实施例图6装置所述，切换器740接收测试平台输入之测试样本后，选择性的将测试样本输出至各个测试标的710中之一个。其步骤与装置之耦接关系类似本实施例之图6的装置，以下不再详述图7之装置与操作步骤。

综上所述，在本发明内嵌式测试装置至少包括下列优点：

1.本发明因将测试所需之数字器内嵌于待测之晶片中，因此可利用较便宜之低阶的测试平台来完成集成电路之测试。亦即，本发明不需使用昂贵的高阶测试平台，即可达到与具备较高分辨率数字器之高阶测试平台相同之测试功能。因此，本发明可以降低测试成本。

2.本发明因将测试所需之数字器内嵌于待测晶片之切割线区间中，因此可在不额外占用晶片面积之条件下，使用较便宜之低阶测试平台进行高分辨率之测试功能。

3.通过使用内嵌于晶片之切换器与选择器，使得在测试集成电路时仅需将测试探针接触在切割线区间的线路上，而不需逐一接触各个集成电路，因此可减少测试探针数量以及减低测试探针的接触损耗，进而降低测试成本。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (39)

1.一种内嵌式测试装置，用以测试在晶片上至少一个集成电路，其特征是包括：

数字器，设置于该晶片上，且电连接至该集成电路之输出，用以将该集成电路之输出转换为数字码；以及

测试平台，电连接至该数字器之输出，用以提供至少一个测试样本给该集成电路，并且接收与验证该数字器所输出之数字码。

2.根据权利要求1所述之内嵌式测试装置，其特征是该测试平台包含多个测试探针，并且该测试平台通过上述这些测试探针电连接至该集成电路之输入与该数字器之输出。

3.根据权利要求1所述之内嵌式测试装置，其特征是该数字器包括模拟数字转换器。

4.根据权利要求1所述之内嵌式测试装置，其特征是该数字器是设置于该晶片之切割线区间内。

5.根据权利要求1所述之内嵌式测试装置，其特征是该集成电路包括显示面板之驱动器。

6.一种内嵌式测试装置，用以测试在晶片上多个测试标的，其特征是包括：

选择器，设置于该晶片上，包含多个输入端组与输出端组，其中该选择器之每一输入端组各自电连接至对应之测试标的之输出端组，用以于该选择器之上述这些输入端组中选择其一，并将所选择之输入端组电连接至该选择器之输出端组；

数字器，设置于该晶片上，且该数字器之输入端组电连接至该选择器之输出端组，其中该数字器将其输入转换为数字码；以及

测试平台，电连接至该数字器之输出端组，用以提供至少一个测试样本给上述这些测试标的，并且接收与验证该数字器所输出之数字码。

7.根据权利要求6所述之内嵌式测试装置，其特征是该测试平台包含多个测试探针，并且该测试平台通过上述这些测试探针电连接至上述这些测试标的之输入端组与该数字器之输出端组。

8.根据权利要求6所述之内嵌式测试装置，其特征是该选择器包括复用器。

9.根据权利要求6所述之内嵌式测试装置，其特征是该数字器包括模拟数字转换器。

10.根据权利要求6所述之内嵌式测试装置，其特征是该数字器与该选择器是设置于该晶片之切割线区间内。

11.根据权利要求6所述之内嵌式测试装置，其特征是每一上述这些测试标的为该晶片之制造工艺中一次光照范围之电路。

12.根据权利要求6所述之内嵌式测试装置，其特征是每一上述这些测试标的为待测之集成电路。

13.根据权利要求12所述之内嵌式测试装置，其特征是该集成电路包括显示面板之驱动器。

14.根据权利要求6所述之内嵌式测试装置，其特征是还包括：

输入缓冲器，设置于该晶片上，且该输入缓冲器之输入端组电连接至该测试平台，而该输入缓冲器之输出端组电连接至上述这些测试标的之输入端组，用以将该测试平台所输出之该测试样本传送给上述这些测试标的。

15.根据权利要求14所述之内嵌式测试装置，其特征是该输入缓冲器是设置于该晶片之切割线区间内。

16.一种内嵌式测试装置，用以测试在晶片上多个测试标的，其特征是包括：

选择器，设置于该晶片上，包含多个输入端组与输出端组，其中该选择器之每一输入端组各自电连接至对应之测试标的之输出端组，用以于该选择器之上述这些输入端组中选择其一，并将所选择之输入端组电连接至该选择器之输出端组；

数字器，设置于该晶片上，且该数字器之输入端组电连接至该选择器之输出端组，其中该数字器将其输入转换为数字码；

切换器，设置于该晶片上，包含输入端组与多个输出端组，其中该切换器之每一输出端组各自电连接至对应之测试标的之输入端组，用以选择性地将该切换器之输入端组电连接至该切换器之上述这些输出端组中之一个；以及

测试平台，电连接至该切换器之输入端组与该数字器之输出端组，用以提供至少一个测试样本给该切换器，并且接收与验证该数字器所输出之数字码。

17.根据权利要求16所述之内嵌式测试装置，其特征是该测试平台包含多个测试探针，并且该测试平台通过上述这些测试探针电连接至该切换器之输入端组与该数字器之输出端组。

18.根据权利要求16所述之内嵌式测试装置，其特征是该选择器包括复用器。

19.根据权利要求16所述之内嵌式测试装置，其特征是该数字器包括模拟数字转换器。

20.根据权利要求16所述之内嵌式测试装置，其特征是该切换器包括解复用器。

21.根据权利要求16所述之内嵌式测试装置，其特征是该选择器、该数字器与该切换器是设置于该晶片之切割线区间内。

22.根据权利要求16所述之内嵌式测试装置，其特征是每一上述这些测试标的为该晶片之制造工艺中一次光照范围之电路。

23.根据权利要求16所述之内嵌式测试装置，其特征是每一上述这些测试标的为待测之集成电路。

24.根据权利要求23所述之内嵌式测试装置，其特征是该集成电路包括显示面板之驱动器。

25.一种内嵌式测试方法，用以测试在晶片上至少一个集成电路，其特征是包括：

设置数字器于该晶片上；

使该数字器之输入端组电连接至该集成电路之输出端组；

通过该数字器将该集成电路之输出转换为数字码；

输入至少一个测试样本至该集成电路之输入；以及

验证该数字器所输出之数字码。

26.根据权利要求25所述之内嵌式测试方法，其特征是还包括：

于在晶片上多个待测之集成电路中选择其中一个集成电路。

27.根据权利要求25所述之内嵌式测试方法，其特征是该数字器包括模拟数字转换器。

28.根据权利要求25所述之内嵌式测试方法，其特征是该数字器是设置于该晶片之切割线区间内。

29.根据权利要求25所述之内嵌式测试方法，其特征是该集成电路包括显示面板之驱动器。

30.一种内建于晶片切割线区间之测试装置，用以转换晶片中的多个集成电路之输出为数字码，该测试装置设置于该晶片之切割线区间，其特征是该装置包括：

数字器，设置于该晶片之切割线区间，且电连接至上述这些集成电路之输出，用以将上述这些集成电路之输出转换为数字码以供检测。

31.根据权利要求30所述之测试装置，其特征是该数字器包括模拟数字转换器。

32.根据权利要求30所述之测试装置，其特征是上述这些集成电路包括显示面板之驱动器。

33.根据权利要求30所述之测试装置，其特征是还包括：

输入缓冲器，设置该晶片之切割线区间，该输入缓冲器之输入端组用以接收一组测试样本信号，且该输入缓冲器之输出端组电连接至上述这些集成电路，用以将该组测试样本信号传送给上述这些集成电路。

34.根据权利要求30所述之测试装置，其特征是还包括：

切换器，设置于该晶片之切割线区间，包含输入端组与多个输出端组，其中该切换器之输入端组用以接收一组测试样本信号，该切换器之每一输出端组各自电连接至对应之上述这些集成电路的之输入端组，用以选择性地将该切换器之输入端组电连接至该切换器之上述这些输出端组中之一个。

35.一种内建于晶片切割线区间之测试装置，用以转换晶片中的多个集成电路之输出为数字码，该测试装置设置于该晶片之切割线区间，其特征是该装置包括：

选择器，设置于该晶片之切割线区间，包含多个输入端组与输出端组，其中该选择器之每一输入端组各自电连接至对应之上述这些集成电路之输出端组，用以于该选择器之上述这些输入端组中选择其一，并将所选择之输入端组电连接至该选择器之输出端组；以及

数字器，设置于该晶片之切割线区间，该数字器之输入端组电连接至该选择器之输出端组，其中该数字器将其输入转换为数字码以供检测。

36.根据权利要求35所述之测试装置，其特征是还包括：

输入缓冲器，设置该晶片之切割线区间，该输入缓冲器之输入端组用以接收一组测试样本信号，且该输入缓冲器之输出端组电连接至上述这些集成电路，用以将该组测试样本信号传送给上述这些集成电路。

37.根据权利要求35所述之测试装置，其特征是还包括：

切换器，设置于该晶片之切割线区间，包含输入端组与多个输出端组，其中该切换器之输入端组用以接收一组测试样本信号，该切换器之每一输出端组各自电连接至对应之上述这些集成电路的之输入端组，用以选择性地将该切换器之输入端组电连接至该切换器之上述这些输出端组中之一个。

38.根据权利要求35所述之测试装置，其特征是该数字器包括模拟数字转换器。

39.根据权利要求35所述之测试装置，其特征是上述这些集成电路包括显示面板之驱动器。

Images