CN102778629A - 自动测量pcb上所安装电子电路装置的电连接的方法和装置 - Google Patents
自动测量pcb上所安装电子电路装置的电连接的方法和装置 Download PDFInfo
- Publication number
- CN102778629A CN102778629A CN2012101429405A CN201210142940A CN102778629A CN 102778629 A CN102778629 A CN 102778629A CN 2012101429405 A CN2012101429405 A CN 2012101429405A CN 201210142940 A CN201210142940 A CN 201210142940A CN 102778629 A CN102778629 A CN 102778629A
- Authority
- CN
- China
- Prior art keywords
- boundary scan
- pcb
- data
- circuit terminal
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
- G01R31/318538—Topological or mechanical aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/31855—Interconnection testing, e.g. crosstalk, shortcircuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
确定PCB上电子电路装置的边界扫描兼容器件的边界扫描兼容电路端子之间的电连接的方法和装置。电子处理单元获取边界扫描兼容器件的边界扫描属性且包括可用作驱动器和/或传感器的单元的列表。基于该列表,与电路端子连接的所述单元用作驱动器并在电路端子处输出数据,且与其它电路端子连接的至少一个其它边界扫描单元用作传感器。用作传感器的至少一个其它单元感测电路端子接收的数据,并将感测的数据锁存到边界扫描寄存器中。包括驱动器和传感器数据的来自该寄存器的数据存储在存储设备中。对多个边界扫描单元重复将单元用作驱动器和传感器的步骤。分析所存储数据,确定PCB电路端子之间的电连接。呈现PCB上所确定的电路端子之间连接的分析结果。
Description
技术领域
本发明一般涉及电子电路装置的电连接测量领域,更具体而言,涉及自动确定印刷电路板上这些电子电路装置的一个或多个边界扫描兼容器件的电路端子之间的电连接,并且将该电连接与同一类型的已知或参考电子电路装置比较。
背景技术
设计工程师、维修服务技师、生产工程师等等往往需要简单的工具用于测量印刷电路板(PCB)上所安装电子电路装置的部件和器件的电路端子或针脚之间的电连接。
这样的连接测量可以使用公知的万用表来进行,例如通过测量相应电路端子之间的欧姆电阻来进行。对于PCB上通过导电迹线实现的电流电连接,测得的电阻会接近零欧姆。对于例如断路,则会测得将近无穷大的电阻。
例如,目前集成电路(IC)的小型化以及在PCB两侧都引入表面安装器件(SMD),已使得实际上不可能由万用表的测试探针或测试床夹具来触及电子电路装置的此类器件的电路端子。
但是,在安装于现今PCB上的电子电路装置的设计中,同样真正需要以简单而可靠的方式测量这些PCB上所安装的电子电路装置的电路部件的电路端子之间的连接。
边界扫描测试(BST)技术提供了用于测试PCB上所安装的电子电路装置的部件(例如集成电路)之间的连接的工具,但不使用物理的测试或测量探针或夹具。在边界扫描兼容器件中,边界扫描单元连接在电路端子与该器件的电子电路(也称为内核逻辑)之间。边界扫描单元能够在该器件的电路端子处施加和/或捕获数据,即数字信号。器件的边界扫描单元串联连接以形成边界扫描寄存器。在PCB上的边界扫描兼容器件的边界扫描寄存器可以串联连接以形成单个边界扫描链或多个边界扫描链。
测试访问端口(TAP)被设置用于将数据移入或移出边界扫描寄存器以及用于施加控制信号以在边界扫描单元的输出处呈现数据和在边界扫描单元的输入处捕获数据,并且用于将数据移位通过边界扫描寄存器。
可划分出若干类型的边界扫描单元:
-输入单元;
-输出2单元(Output2 Cell),其具有两个可能逻辑输出状态0或1;
-输出3单元(Output3 Cell),其具有三个可能逻辑输出状态0、1和Z(三态);
-双向单元,或称输入/输出单元;
-点4单元(Dot 4 Cell);
-点6单元(Dot 6 Cell);以及
-控制单元,其用于使能或禁用输出3单元或双向单元的驱动器。
用于在相关电路端子处捕获数据的边界扫描单元也称为传感器,而用于在边界扫描兼容器件的相关电路端子处输出数据的边界扫描单元也称为驱动器。
边界扫描测试***大体上由两个基本元素构成:测试程序发生器(TPG)和测试执行过程(TE)。TPG需要描述PCB连接性的列表(也称为“网表”),以及PCB上所安装的各边界扫描部件的所谓边界扫描描述语言(BSDL)文件。BSDL使得用户能够提供关于用于将特定器件变得边界扫描兼容的方式的说明。边界扫描测试***使用BSDL文件,以利用用于程序生成和故障诊断的器件特征。
为了执行边界扫描测量以获得关于PCB上电路端子之间的连接的信息,用户必须提供测试计划,该测试计划包括不同的测试步骤,包括测试向量的生成,测试向量即严格定义的逻辑“1”和逻辑“0”比特串。开发这样的测试向量很耗时,需要熟练的用户以及关于PCB上的电路端子如何连接的知识。由于集成电路变得越来越复杂,测试过程也同样变得更加复杂并且需要更多时间完成。对于寻找替代上述万用表方式的简单而可靠的自动替代方式以用于测量PCB上所安装电子电路装置的连接的用户而言,目前的常规边界扫描测试并未提供真正的替选方式。
发明内容
在第一方面,提供了一种确定印刷电路板上至少一个边界扫描兼容器件的边界扫描兼容电路端子之间的电连接的方法,该至少一个边界扫描兼容器件安装在所述印刷电路板上并包括与所述电路端子连接的边界扫描单元的边界扫描寄存器,所述方法使用电子处理单元并且包括步骤:
a)所述处理单元获取所述至少一个边界扫描兼容器件的边界扫描属性,所述属性至少包括可作为驱动器和/或传感器操作的边界扫描单元的列表;
b)所述处理单元将与电路端子连接的边界扫描单元作为驱动器操作并在所述电路端子处输出数据;
c)所述处理单元将与其它电路端子连接的至少一个其它边界扫描单元作为传感器操作,用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到所述边界扫描寄存器中;
d)所述处理单元将包括所述驱动器和传感器数据的、来自所述边界扫描寄存器的数据存储在数据存储设备中;
e)所述处理单元针对所述边界扫描单元列表中的多个边界扫描单元重复步骤b)-d);
f)所述处理单元分析所存储的驱动器和传感器数据,用于确定所述印刷电路板上的所述电路端子之间的电连接;
g)所述处理单元呈现所述印刷电路板上的所确定的电连接。
本发明基于以下思想:印刷电路板上安装的电子电路装置的边界扫描兼容器件(包括单个边界扫描兼容器件)的电路端子(这些电路端子之间的连接是待测试或测量的)通过连接到这些电路端子的相应边界扫描单元是可访问的。在本说明书及权利要求书中,这样的电路端子也称为边界扫描兼容电路端子。
本领域技术人员会理解:在电路端子之间的电连接情况下,由用作驱动器的一个电路端子输出的数据由用作传感器的另一个电路端子接收。在本说明书及权利要求书中,术语“电连接”解释为包括电流电连接例如PCB上的导电迹线,和/或逻辑电连接,例如由逻辑连接被安装在PCB上的电子电路装置的电路端子的、该电子电路装置的逻辑反相器或其它逻辑电路提供的逻辑电连接。
电子处理单元将连接到电路端子的边界扫描单元作为驱动器操作并将至少一个其它电路端子作为传感器操作。通过将驱动器数据和传感器数据锁存在边界扫描单元寄存器中以及将其存储在数据存储器中,并针对与这个或每个边界扫描兼容器件的电路端子连接的多个边界扫描单元重复这些步骤,能够通过对存储的驱动器数据与传感器数据进行匹配而确定电路端子之间的电连接。结果可进行呈现,保留关于PCB上哪些电路端子是连接的信息。
在本说明书和权利要求书中,术语“操作”解释为:控制相应的边界扫描单元以分别执行驱动器或传感器的操作。如果相应的单元是永久驱动器或输出单元,则术语“操作”包括:出于将来自边界扫描寄存器的数据施加给与驱动器或输出单元相关的电路端子的目的而对相应的边界扫描单元进行控制。如果相应的单元是永久传感器或输入单元,则术语“操作”包括:出于将来自与传感器或输入单元相关的电路端子的数据锁存到边界扫描寄存器中的目的而对相应的边界扫描单元进行控制。在边界扫描单元是双向类型的情况下,操作还包括使单元处于期望的模式,即分别是驱动器或传感器。
在本方法的基本实施例中,通过逻辑“1”和逻辑“0”或者通过逻辑1和0的序列足以驱动在电路端子处的驱动器,并且分析由其它电路端子处的所述至少一个传感器捕获的数据是否遵循施加给驱动器的信号当时的顺序。如果是肯定的,则可得出电路端子已连接的结论。
与常规的边界扫描测试不同,本方法不需要生成用于驱动电路端子的复杂测试矢量,也不需要对电路端子处的接收数据及捕获数据进行复杂分析。可理解,在应用根据本发明的方法时,未被用作驱动器或传感器的边界扫描兼容电路端子的输出值必须保持不变。
能够非常迅速地建立并进行本方法。注意,为了进行本方法,不需要电子电路装置和/或PCB的连接列表或网表,也不需要用户对关于要测量哪些电路端子进行选择。电子处理单元本身可以基于所获取的边界扫描属性列表而选择在测量中需要包括哪些边界扫描兼容电路端子。也就是说,永久驱动器单元不可用作传感器而永久传感器单元不可用作驱动器。
本方法能够全自动进行,无需用户纠缠于测试矢量。例如,驱动器和传感器的操作可通过电子处理单元本身而全自动执行并可遵循任意顺序或预选择的测量序列。
在一实施例中,处理单元将至少一个其它边界扫描单元作为传感器操作用于感测在其它电路端子接收的数据并将所感测的数据锁存到边界扫描寄存器中的步骤包括:同时选择和操作边界扫描单元列表中的每个边界扫描单元作为传感器。
也就是说,对于特定驱动器选择,除了用作驱动器的边界扫描单元之外,连接到电路端子的所有边界扫描单元被同时用作传感器(在根据它们的边界扫描属性而言适用的情况下)。通过对存储的数据进行分析,可向用户呈现关于哪个或哪些用作传感器的电路端子与用作驱动器的电路端子电连接的信息。
在另外的实施例中,针对可作为驱动器操作的边界扫描单元列表中的每个边界扫描单元,依次重复以下步骤:处理单元将与电路端子连接的边界扫描单元作为驱动器操作并在电路端子处输出数据,处理单元将至少一个其它边界扫描单元作为传感器操作,用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到边界扫描寄存器中,处理单元将包括驱动器数据和传感器数据的、来自边界扫描寄存器的数据存储在数据存储设备中。
通过顺序地将不同的电路端子作为驱动器操作并且通过每次收集和存储由传感器感测的数据,当关于每个可能驱动器的所有数据均已被收集时,处理单元可为用户提供在特定电子电路装置的电路端子之间的电连接的全貌。
实施例的电子处理单元保持数据存储器等等,用于存储(即,缓冲)被锁存在边界扫描寄存器中的数据。取决于边界扫描单元的量以及边界扫描寄存器的大小,设置数据存储器用于缓冲足量的数据。出于分析目的,电子处理单元可访问存储在数据存储器中的数据。
作为最初测试,其用于得到关于边界扫描兼容电路端子是否起作用或有效的指示,在受试电子电路装置的正常操作期间,边界扫描兼容器件的边界扫描寄存器可以以所谓的采样模式驱动,其中,在电路端子的逻辑状态或逻辑信号值的采样被捕获并锁存在边界扫描寄存器中。例如,通过分析所述采样,并且如果特定电路端子的逻辑状态根本没改变,则这可能是相应的端子未被连接的最初指示。
特定边界扫描兼容器件的边界扫描属性能够从例如电子处理单元在本地或远程可访问的库或数据池(例如可从设备制造商获得的在线装置)中获取。特别地,PCB上所安装的这个或每个边界扫描兼容器件的边界扫描描述语言(BSDL)文件可加载到处理单元中,用于基于相应的BSDL文件显示包括边界扫描兼容电路端子的列表、选择该内容并操作驱动器和传感器。
除了别的以外,BSDL文件提供关于器件的符合边界扫描兼容的电路端子以及如上所述的边界扫描单元的类型的信息,用于将电路端子作为驱动器或传感器操作。进一步地,除了其它之外,出于分析目的,BSDL文件提供关于各边界扫描单元在边界扫描寄存器中的比特位置。也就是说,基于用作驱动器和传感器的边界扫描单元的位置,由边界扫描寄存器输出的驱动器数据和传感器数据可针对连接的类型而进行比较。
对于PCB上安装的多个边界扫描兼容器件,在开始特定的测量之前,处理单元必须知道PCB上所安装器件的串联边界扫描寄存器的链中的个体边界扫描兼容器件的边界扫描寄存器的位置。在手动实施例中,处理单元从用户输入接收该信息。例如基于该信息以及在相应的BSDL文件中包含的边界扫描属性,处理单元可形成适当的比特序列并将其移位通过该链,用于操作被选择的驱动器以及用于分析被选择的传感器的锁存数据。例如,在全自动版本中,处理单元可从数据池接收链信息。
在进一步的实施例中,提供了图形用户界面设备,其中,操作步骤、分析步骤和呈现步骤中的至少一个被显示在图形用户界面设备上。不同的步骤以及电子处理单元进行的分析结果对于用户而言能够以多种不同方式可见。
在示例中,可以呈现所述至少一个边界扫描兼容器件的电路端子的列表或表格以及由于对所存储的驱动器和传感器数据进行分析而确定的在电路端子之间的电连接。
在另外的示例中,可呈现电路图表示,该电路图表示以图形形式示出所述至少一个边界扫描兼容器件及其电路端子以及由于对所存储的驱动器和传感器数据进行分析而确定的在电路端子之间的电连接。
在可替选的进一步实施例中,实现手动选择多个电路端子用于确定电连接。为此,图形用户界面设备以非常易用而直观的方式(不需要特殊的技术知识)由电子处理单元控制,以使得从显示的边界扫描兼容电路端子列表中选择由用户指示的多个电路端子。在电子处理单元接收这种选择用于进一步处理连接测量之前,可以由图形用户界面设备显示这种选择。图形用户界面设备甚至可进一步增强,即,能够从这种图形用户界面设备控制激活或操作,即由驱动器输出数据和/或由传感器感测数据。用户可以选择将通过相应边界扫描兼容器件的边界扫描寄存器在驱动器处施加的特定测试数据。分析结果可使用图形用户界面设备来呈现。
在适用情况下,未作为驱动器或传感器操作的边界扫描兼容器件的边界扫描单元可通过被例如设置于三态Z模式而被禁用,和/或通过使用给边界扫描兼容器件的旁路(BYPASS)指令而变得不工作,将未参与连接测量的边界扫描器件的整个边界扫描寄存器旁路。边界扫描单元的禁用可从例如图形用户界面来控制,或者通过电子处理单元自身根据边界扫描兼容器件的所获取的属性来控制。如上所述,输出3单元和双向单元可通过控制单元被禁用。
例如,出于发布目的,通过将特定电子电路装置的测量结果与对同一类型的已知或参考电子电路装置执行的相同测量进行比较,可预先标识出由不正确的端子连接引起的电子电路装置的故障。出于维修目的,可执行类似的测量以确定例如断路或短路。
在进一步的实施例中(也称为比较模式),处理单元比较印刷电路板上所确定的电连接与参考印刷电路板上的电连接,并且呈现出在印刷电路板之间对连接进行比较的结果。
在该比较模式中,将受试电子电路装置的PCB上所确定的电连接和与该受试电子电路装置属同一类型的参考电子电路装置的参考PCB上的已知电连接进行比较。通过这种方式,例如,能够指出受试PCB与参考PCB之间的偏差,从而为电路装置的故障测量或发布提供有效工具。
本领域技术人员应理解,利用本发明的方法,在所谓学习模式中,在初始时能够确定操作正确的电子电路装置的PCB上的电连接。然后存储如此确定的电连接并将其用作参考数据,用于与接受测试的其它电路装置和PCB比较。
在另一方面,提供了一种用于确定印刷电路板上至少一个边界扫描兼容器件的边界扫描兼容电路端子之间的电连接的装置,其中,该至少一个边界扫描兼容器件安装在所述印刷电路板上并包括与所述电路端子连接的边界扫描单元的边界扫描寄存器,所述装置包括电子处理单元,该电子处理单元用于:-获取所述至少一个边界扫描兼容器件的边界扫描属性,所述属性至少包括可作为驱动器和/或传感器操作的边界扫描单元的列表;-将与电路端子连接的边界扫描单元作为驱动器操作并在所述电路端子处输出数据;-将与其它电路端子连接的至少一个其它边界扫描单元作为传感器操作,用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到所述边界扫描寄存器中;-将包括所述驱动器和传感器数据的、来自所述边界扫描寄存器的数据存储在数据存储设备中;-针对所述边界扫描单元列表中的多个边界扫描单元重复所述操作及输出、操作及锁存以及存储步骤;-分析所存储的驱动器和传感器数据,用于确定所述印刷电路板上的所述电路端子之间的电连接;-呈现所述印刷电路板上的所确定的电路端子之间的电连接。
如上所述,电子处理单元可以随机地或根据特定选择方案而自动将边界扫描单元作为驱动器和/或传感器操作。
在另一实施例中,本发明装置包括可与电子处理单元连接的图形用户界面,其至少用于呈现至少一个以下步骤的结果:获取所述至少一个边界扫描兼容器件的边界扫描属性、将边界扫描单元作为驱动器操作、将至少一个其它边界扫描单元作为传感器操作、以及分析并呈现驱动器数据集传感器数据的结果。
本发明装置进一步包括用于输入边界扫描兼容器件的边界扫描属性(例如BSDL文件)并用于输入用户数据如控制信号的输入装置,用于确定电连接的特定多个电路端子,等等。
本发明方法可由电子处理设备通过用于控制边界扫描逻辑的控制接口执行。这样的控制接口是已知的并且可从本申请人处购得。
在一实施例中,本发明装置进一步包括控制接口,其与电子处理设备电连接用于控制边界扫描逻辑并与数据存储设备电连接用于存储(即缓冲)边界扫描寄存器的数据。
在另一方面,本发明还提供计算机程序产品,该计算机程序产品包括计算机程序,该计算机程序具有存储在数据载体上并用于执行本发明方法的程序代码数据,所述程序代码数据当被加载到电子处理单元或器件的存储器中并由电子处理单元执行时用于执行本发明方法。
有利地,该计算机程序产品可包括在存储有程序代码数据的一组数据携带设备中的任一个中,该数据携带设备包括:软盘、CD-ROM、DVD、磁带、存储器棒设备、压缩驱动器(Zip Driver)、闪速存储卡、远程访问设备、硬盘、半导体存储器、可编程半导体存储器、光盘、磁光数据存储设备、铁电数据存储设备和电光信号载体,或任何其它类型的数据载体。
在以下说明中参考附图阐述本发明的上述特征及优势以及其它特征及优势,附图仅以示例性方式提供,且不限制本发明。
附图说明
图1以示意性且示例性的方式示出典型的现有技术中的边界扫描兼容电子器件。
图2以示意性且示例性的方式示出典型的现有技术中的边界扫描单元。
图3以示意性且示例性的方式示出安装在印刷电路板上作为受试器件的电子电路装置,其与测试装置连接以用于执行根据本发明的连接测量。
图4以示意性且示例性的方式示出了流程图,该流程图示出根据本发明的方法的实施例。
图5以示意性且示例性的方式示出了流程图,该流程图示出根据本发明的方法的进一步实施例的步骤。
图6以非常示意性且示例性的方式示出与本发明一起使用的图形用户界面。
图7以示意性且示例性的方式示出根据本发明的用于执行连接测量的测试装置的实施例,其与印刷电路板连接。
具体实施方式
图1示出边界扫描兼容器件10的实施例,该边界扫描兼容器件10包括壳体11,该壳体11设有用于对电子电路或内核逻辑16供电的电源端子12、13。壳体11包括多个电路端子14(其也称为边界扫描兼容电路端子),其通过边界扫描单元15连接至内核逻辑16。在该装置中,壳体11为典型的表面安装器件类型。边界扫描单元15一起形成边界扫描寄存器17,在该边界扫描寄存器17中,数据从测试数据输入(TDI)18经由不同的边界扫描单元15移位至测试数据输出(TDO)19。不同的边界扫描端口受到测试访问端口(TAP)控制器20的控制,该TAP控制器20至少具有测试模式选择输入(TMS)21和测试时钟输入(TCK)22。TAP控制器20以本领域技术人员公知的方式控制并且由边界扫描标准如IEEESTD 1149.1及更高版本定义。
图2示意性示出边界扫描单元BSC 25的一般表述,该BSC 25具有输入26和输出27。边界扫描单元25可以用作用于在边界扫描兼容器件的电路端子感测和捕获逻辑信号的传感器。为此,输入26连接至电路端子14,如图1所述。电路扫描单元27的输出于是连接至内核逻辑16。边界扫描单元25还可以用作用于在边界扫描兼容器件的电路端子输出逻辑信号的驱动器。为此,输入26连接至内核逻辑16且输出27连接至电路端子14。
边界扫描单元25可以是永久驱动器,永久传感器或者为双向类型。当边界扫描单元25为双向类型时,边界扫描单元25的模式(即,驱动器或传感器)由TAP控制器20通过用作控制单元的边界扫描单元(未示出)控制。在边界扫描单元25的输入处捕获数据以及在其输出处施加数据也以标准化方式(其为本领域技术人员已知)受TAP控制器20的控制。边界扫描单元25的输出28和输入29为用于分别连接至对应相邻边界扫描单元输入29和输出28的寄存器连接。如此串联连接的边界扫描单元形成边界扫描移位寄存器17,如图1中所示。
图3示出印刷电路板PCB 31的示例,其中四个边界扫描兼容器件32、33、34、35构成电子电路装置。这些器件32、33、34、35的边界扫描寄存器串联连接并构成边界扫描链44,其受控制接口或边界扫描控制器43控制。该控制器43一般是与PCB 31分开的控制接口器件。但是,如虚线所示,该控制器43也可以安装在PCB 31上。控制器43操作边界扫描兼容器件32、33、34、45的TAP控制器30。
图3示出PCB 31上的若干电连接,如分别在不同的边界扫描兼容电路端子37、38之间和边界扫描兼容电路端子40、41之间的电连接36、39。这样的电连接一般在PCB上由导电迹线形成。虽然未示出,但是PCB 31还可以包括:在同一个边界扫描兼容器件32、33、34、35的边界扫描兼容电路端子之间的电连接。本领域技术人员应当理解,在实际中,PCB 31包括多个连接36、39,其可以是直接或电流连接和/或逻辑连接。
假设用户希望测试连接边界扫描兼容器件32的边界扫描兼容电路端子37与边界扫描兼容器件33的边界扫描兼容电路端子38的连接36,以及连接边界扫描兼容器件34的边界扫描兼容电路端子40与边界扫描兼容器件35的边界扫描兼容电路端子41的连接39。注意,不需要预先知道这些连接36和39。
使用现有技术的边界扫描测试方法和设备时,为了测试连接36和39,需要开发、执行和分析复杂的测试向量集合。
如下面将参考图4具体说明的那样,利用根据本发明的测试或测量装置42,能够以直观而易用的方式测试这些连接36、39。通过使用标准化边界扫描控制指令,包括电子处理单元或器件的该装置42与控制器43结合工作。出于本发明目的,这些控制指令对于边界扫描领域的技术人员认为是已知的并且不在文中赘述。
应当理解,边界扫描控制器43也可以集成到测试装置42中,或者位于PCB31上,如虚线所示。
图4示出用于通过根据本发明示例的测试装置42确定图3中所示PCB 31上的电连接的示例实施例的步骤。为了确定诸如连接36、39等连接,在第一步骤46“获取边界扫描属性”中,测试装置42的电子处理单元获取PCB 31上所安装的边界扫描兼容器件32、33、34、35或其中每一个的边界扫描属性。所述属性至少包括边界扫描兼容器件32、33、34、35的边界扫描兼容电路端子的列表。所述属性进一步包括关于与边界扫描兼容器件32、33、34、35的边界扫描兼容电路端子连接的边界扫描单元的类型的信息。利用边界扫描单元的该类型信息,测试装置42能够至少确定边界扫描单元是用作驱动器、用作传感器或者兼用作这两者(即,双向)。
基于特定PCB 31的现有知识,即安装在该PCB 31上的边界扫描兼容器件32、33、34、35的类型,各属性可以由测试装置42的处理单元自动获取,或者手动用户输入PCB 31上所安装的边界扫描兼容器件32、33、34、35的若干类型。具有所述器件的类型信息之后,能够从例如测试装置42的电子处理单元在本地或远程可访问的库或数据池(例如可从设备制造商获得的在线装置)中获取所述器件的各边界扫描属性。特别而言,安装在PCB上的边界扫描兼容器件或其中每一个的边界扫描描述语言BSDL文件能够被加载在处理单元中。
为了将适当的比特序列移位通过边界扫描兼容器件32、33、34、35的边界扫描寄存器,测试装置42的处理单元需要知道这些若干器件32、33、34、35在串联连接边界扫描寄存器的链中的位置。类似地,为了进行分析,处理单元必须知道串联连接边界扫描寄存器链中所选传感器的锁存数据的位置。该信息可以由了解PCB 31的用户手动提供,或者该信息可从例如特定PCB或电子电路装置的含该信息的数据池中以电子方式获得。
在第二步骤47“将边界扫描单元用作驱动器并输出数据”中,通过获取边界扫描属性的步骤46形成的边界扫描单元列表中的边界扫描单元作为驱动器操作,使得在与所选边界扫描单元连接的电路端子输出数据。测试装置42自身基于从边界扫描单元列表中随机选择、或者例如基于该列表中可用作驱动器的首个边界扫描单元、或者任何其它预定顺序而自动选择将作为驱动器操作的边界扫描单元。
在可替选的实施例中,测试装置42的用户可以决定应当测试哪个电路端子,因此决定与其连接的哪个边界扫描单元将作为驱动器操作(假定该边界扫描单元可作为驱动器操作,而不是仅仅可作为传感器操作)。
为输出数据,控制该驱动器以在其连接的电路端子如端子37提供逻辑信号,例如逻辑“1”、逻辑“0”或者逻辑1和0的组合。在边界扫描控制器43、特定器件的TAP控制逻辑和测试装置42的电子处理单元的控制下,用于通过驱动器输出的数据经由边界扫描寄存器被提供给作为驱动器操作的相应边界扫描单元。
在步骤48“将至少一个其它边界扫描单元作为传感器操作”中,测试装置42的处理单元将可用作传感器的边界扫描单元作为传感器操作,用于响应于驱动器输出的数据而收集数据。至少一个边界扫描单元作为传感器操作,例如在图3中,该边界扫描单元可以是与电路端子38连接的边界扫描单元(假定该边界扫描单元为可用作传感器的类型)。
在另一个实施例中,多个边界扫描单元作为传感器操作,而在又一实施例中,PCB 31的边界扫描兼容器件32、33、34、35的可作为传感器操作的所有边界扫描单元同时作为传感器操作。
术语“操作”应理解为控制相应的边界扫描单元执行输出单元或输入单元(即,分别为驱动器或传感器)的操作。如果相应的单元是永久输出单元,则操作步骤47包括:选择和控制相应的边界扫描单元,用于将来自边界扫描寄存器的数据施加至与输出单元相关的电路端子。如果相应的单元是永久输入单元,则操作步骤49包括:选择和控制相应的边界扫描单元,用于将来自与输入单元相关的电路端子的数据锁存到边界扫描寄存器中。在边界扫描单元为双向类型的情况下,操作步骤46和48另外包括:以期望模式(即,分别为驱动器或传感器)使能边界扫描单元。
在下一步骤49“锁存传感器处的数据”,在边界扫描控制器43和测试装置42的电子处理单元的控制下,由一个或多个传感器在与其连接的一个或多个电路端子处感测到的数据被锁存在边界扫描寄存器中由所选传感器边界扫描单元确定的位置。
此外,在步骤50“存储驱动器和传感器数据”中,从边界扫描寄存器44获得的数据、包括传感器和驱动器数据,被存储在数据存储设备45中。该数据存储设备45可以集成在边界扫描控制器43或测试装置42自身中,或者集成在这两者中。在图3中,数据存储设备45被示为可由测试装置42访问的单独设备。通过存储来自边界扫描寄存器44的数据,关于对用作驱动器的边界扫描单元连接的电路端子作出响应的电路端子的所有数据(即,驱动器和传感器数据)被存储用于由测试装置42进一步处理。
为全部确定PCB 31上的电连接,根据本发明,测试装置42(即,测试装置42的处理单元)针对边界扫描单元列表中的多个边界扫描单元重复步骤47、48、49、50。这由步骤51“重复步骤47-50”表示。
例如,在根据本发明的方法实施例中,能够通过测试装置42对PCB 31上的电子电路装置自动实施一系列测量或测试。该系列测试可包括可作为驱动器操作的一批所有边界扫描单元被依次用作驱动器。对于作为驱动器操作的每个边界扫描单元,可用作传感器的进行响应的边界扫描单元的所有数据被同时锁存在数据存储器中。在测试之后以及测试期间,测试装置42于是分析数据形成所有驱动器和传感器数据的总的结果,保留关于边界扫描兼容器件的PCB 31上的所有连接的信息。
在步骤52“分析驱动器和传感器数据”中,针对驱动器和传感器之间的连接,测试装置42的处理单元对至少从边界扫描寄存器获取的所捕获的数据进行分析。对数据的分析可以是驱动器和传感器数据这两者(即,至少逻辑高值1和逻辑低值0)的逻辑比较。如果这两者数据相等,则可以有效地总结出电路端子37、38均是连接的,通过直接或电流连接36连接,或者理论上也可通过非反相逻辑连接而连接。如果驱动器数据和传感器数据相反,则可以总结出连接36为反相连接。如果驱动器和传感器数据不相等,例如未从传感器锁存对应的数据,则该连接36例如有差错或者不存在。
作为相对于万用表测量的优势之一,本发明方法能够测量电流电连接和由PCB上所安装的电子电路装置的逻辑电路形成的逻辑电连接。
为了分析传感器锁存的数据,每次提供驱动器输出信号即逻辑“1”或逻辑“0”时,可以完全读取和分析边界扫描寄存器或边界扫描链44。
注意,通过边界扫描兼容器件的TAP控制器将单元作为驱动器操作,可能导致将其它单元也作为驱动器操作。类似地,将选择的单元作为传感器操作可导致锁存作为传感器操作的其它单元处的数据。在这种情况下,处理单元被布置用于将数据比特序列移位通过边界扫描寄存器链,使得仅仅作为驱动器操作的边界扫描单元的输出改变自身的值,例如从逻辑0变为逻辑1,或者相反。通过知晓一个或多个传感器的比特位置,处理单元能够选择由这些各传感器锁存的值。
本领域技术人员应当理解,可以选择移位通过边界扫描寄存器链的比特,以将安装在PCB上并与特定边界扫描兼容器件的电路端子连接的其它非边界扫描兼容器件或部件(例如缓冲器等等)保持处于安全操作模式(例如禁用)。这避免在处理单元操作所选择的一个或多个驱动器时驱动器冲突。
可替选地,为了测试通过所谓的有源透明电部件或器件(其输出信号等于输入信号,例如缓冲器等等,即通过该透明部件或器件不对数据进行改变)连接的边界扫描兼容电路端子之间的连接,处理单元可选择和设置移位通过边界扫描寄存器链的比特,用于使能这样的透明器件。也就是说,实现所选驱动器的驱动器数据被朝向传感器透传或移位通过透明器件。
在另外的实施例中,可将所谓的点6(Dot 6)边界扫描单元用作驱动器,以所谓的切换模式操作,在该模式中,一旦驱动器由边界扫描寄存器(驱动器形成该寄存器的一部分)中的逻辑信号所触发,则输出逻辑信号脉冲或脉冲串。通过所谓的点6接收器单元,可检测到相应脉冲的上升和/或下降信号沿,从而使得可以测量由故意连接所选电路端子的电容器形成的或者由PCB上的缺陷意外形成的电容性连接。以切换模式输出的一系列逻辑1和逻辑0信号是能够设置的。如果设置的驱动器输出数据是已知的,则能够基于这种已知的驱动器数据,针对连接而分析锁存的传感器数据。作为传感器的点6接收器可以例如与点1驱动器一起操作。
在步骤53“呈现结果”中,测试装置42呈现分析结果,示出存在哪些来自特定电路端子的连接(即通过将与其连接的边界扫描兼容电路端子作为驱动器操作)或者在其它实施例中甚至示出PCB 31上存在的所有连接。测试装置42可全自动执行以上测试,原因在于对于简单的连接测试,原则上不必生成特别的测试向量。此类全自动化(没有来自用户的输入)的由测试装置42施加的测试能够呈现由测试装置42确定的PCB 31所有连接的结果。用户仅需决定何时测试装置启动测试以及全自动化测试执行,然后,在没有来自用户的进一步输入的情况下,向用户呈现测试结果。
图5示出所谓的学习模式和比较模式的示例实施例的步骤,用于比较PCB。为此,根据该示例实施例的方法使用与图3中所示测试装置42相似或相同的测试装置中的电子处理单元。通过采用根据上文中公开的示例实施例中确定连接的步骤(由图4的步骤46-53说明),该方法比较单独PCB的连接。这些步骤46-53在图5的步骤54中,该步骤54即“确定参考PCB的连接”,施加至由用户选择用作参考PCB的PCB,该参考PCB包括与待测试PCB的电子电路类似类型的电子电路装置。
由图4公开的实施例的步骤53中呈现的结果存储在图5的步骤55(“存储参考PCB的所确定的连接”)中。这些结果可存储在例如专门保留用于施加所述方法中的该步骤的数据存储设备(例如数据存储设备45)中,或者存储在已存在于测试装置中的数据存储器。存储的结果包括关于在参考PCB处存在并实际起作用的电连接的信息。
在图5所示的示例实施例中,在学习模式中,用户选择将哪个PCB用作参考PCB,即用户知道其完全可工作(即,不存在故障)的PCB和电子电路装置。在步骤56(“确定另一个PCB的连接”)中,在比较模式中,根据图4中公开的步骤46-53测试另一个PCB。该测试的结果包括关于在该另一个PCB上存在什么连接的信息。这些确定的连接(即,图4中步骤53的输出)于是在步骤57(“存储另一个PCB的所确定的连接”)中存储在与步骤55一致的数据存储器中。
在步骤58(“将参考PCB的所存储的连接与另一个PCB的所存储的连接比较”)中,测试装置的处理单元于是将步骤56中获得的所述另一个PCB的结果与步骤54中获得的参考PCB的结果比较。在该步骤期间,测试装置能够向该测试装置的用户提供表示所述另一个PCB的正确或不正确操作的信号。例如,当电路端子之间的所测试的另一个PCB的连接与参考PCB的连接中在这些电路端子之间的连接不匹配时,测试装置可包括对于用户而言可视或可听到的指示。这是关于PCB具有故障连接的指示。在步骤59(“呈现结果”)中,该结果被呈现给用户。
参考图5描述的方法可形成电子电路装置的验收测试或发布测试的一部分,或者可以例如作为电子电路装置的维修过程的一个步骤执行。
在图6中,示出了测试装置42的图形用户界面(GUI)设备60,例如计算机显示器。该GUI 60包括:第一输入字段61,其从包括边界扫描兼容器件的边界扫描兼容电路端子的列表65中指出作为驱动器操作的边界扫描兼容器件的电路端子;以及第二输入字段62,其用于将边界扫描兼容器件的一个或多个电路端子作为传感器操作。如果需要,在手动操作中,将由驱动器输出的数据可设置在字段63中。
测量或测试的结果在呈现字段64中示出和/或以声学方式信号告知。该结果能够以电路图表示和/或连接的电路端子的列表或表格的形式显示,并且包括关于单个PCB的一个、多个或全部连接的信息。当在图5的步骤54-59所示示例实施例中可操作时,该结果可进一步显示所测试PCB的连接是否与参考PCB相等,或者它们的不同之处。
对测试或测量的所有选择和执行能够通过使用输入设备例如与测试装置42连接的键盘或鼠标来完成,该测试装置42包括数字处理单元,如本领域技术人员通常已知的那样。
未作为驱动器或传感器操作的边界扫描单元通过被设置于三态Z模式中,或者由于使用给予边界扫描兼容器件的TAP控制器的适当指令(把不参加连接测量的边界扫描器件的完整边界扫描寄存器旁路)而变得不可工作,从而可在适当时候禁用(并且可能的话不影响被选择的驱动器或传感器)。可从图形用户界面来控制边界扫描单元的禁用,例如控制该器件的TAP控制器。如上所述,输出3单元和双向单元可被控制单元禁用。
特别而言,可从PCB上所安装的边界扫描兼容器件的边界扫描描述语言BSDL文件获取关于边界扫描兼容器件的边界扫描属性的信息。BSDL文件的信息还用于GUI 60,以使所述若干字段可视化。
本发明可由电子计算机设备形式的适当的经编程电子处理单元以及计算机程序产品执行,该计算机程序产品包括存储在数据载体上并用于在加载到电子处理设备的工作存储器中时执行所述方法的代码数据形式。
计算机程序产品可包括、但不限于以下一组数据设备中的任何一个:软盘、CD-ROM、DVD、磁带、存储棒器件、拉锁驱动、闪存存储器卡、远程访问设备、硬盘、半导体存储器设备、可编程半导体存储器器件、光盘、磁光数据存储器设备、Ferro电数据存储器设备、光信号、电信号和磁载体等等。
图7示出根据本发明通过总线71连接至装置70的PCB 31。该装置70包括电子中央处理单元CPU 72如计算机或微处理器等,其可在工作中连接至操作单元73,该操作单元73用于将与边界扫描兼容器件的电路端子连接的边界扫描单元作为驱动器操作,以及用于选择与边界扫描兼容器件的其它电路端子连接的至少一个其它边界扫描单元并将其作为传感器操作。提供单元74用于将数据提供给作为驱动器操作的边界扫描单元。锁存单元75用于锁存由所述至少一个传感器感测到的数据。分析单元77用于针对电路端子之间的电连接而分析驱动器和传感器数据,并且呈现单元78用于呈现驱动器和传感器数据的分析结果。该装置进一步包括数据存储设备81,用于存储来自边界扫描寄存器的数据,包括驱动器和传感器数据。
装置70进一步包括声学信令单元或音频/可视信令单元79、输入/输出单元80(其用于加载BSDL文件),以及图形用户界面GUI设备76(用于根据上述实施例呈现测量或测试结果以及选择驱动器和传感器)。
基于以上描述,技术人员可对所公开的方法和装置进行修改和添加,这些修改和添加均涵盖在所附权利要求的范围内。
Claims (15)
1.一种确定印刷电路板上至少一个边界扫描兼容器件的边界扫描兼容电路端子之间的电连接的方法,该至少一个边界扫描兼容器件安装在所述印刷电路板上并包括与所述电路端子连接的边界扫描单元的边界扫描寄存器,所述方法使用电子处理单元并且包括步骤:
a)所述处理单元获取所述至少一个边界扫描兼容器件的边界扫描属性,所述属性至少包括可作为驱动器和/或传感器操作的边界扫描单元的列表;
b)所述处理单元将与电路端子连接的边界扫描单元作为驱动器操作并在所述电路端子处输出数据;
c)所述处理单元将与其它电路端子连接的至少一个其它边界扫描单元作为传感器操作,用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到所述边界扫描寄存器中;
d)所述处理单元将包括所述驱动器和传感器数据的、来自所述边界扫描寄存器的数据存储在数据存储设备中;
e)所述处理单元针对所述边界扫描单元列表中的多个边界扫描单元重复步骤b)-d);
f)所述处理单元分析所存储的驱动器和传感器数据,用于确定所述印刷电路板上的所述电路端子之间的电连接;
g)所述处理单元呈现所述印刷电路板上的所确定的电连接。
2.根据权利要求1所述的方法,其中,所述处理单元将与其它电路端子连接的至少一个其它边界扫描单元作为传感器操作用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到所述边界扫描寄存器中的步骤包括:将所述边界扫描单元列表中的每个边界扫描单元同时作为传感器操作。
3.根据权利要求1所述的方法,其中,所述重复步骤包括:针对可作为驱动器操作的所述边界扫描单元列表中的每个边界扫描单元依次重复步骤b)-d)。
4.根据权利要求1所述的方法,其中,从所述至少一个边界扫描兼容器件的边界扫描描述语言(BSDL)文件获取所述边界扫描属性。
5.根据权利要求1所述的方法,进一步包括图形用户界面设备,其中,所述操作、分析和呈现步骤中的至少一个显示在所述图形用户界面设备上。
6.根据权利要求1所述的方法,其中,所述呈现步骤包括:提供所述至少一个边界扫描兼容器件的电路端子的列表以及由于对所存储的驱动器和传感器数据进行所述分析而确定的在所述电路端子之间的电连接。
7.根据权利要求1所述的方法,其中,所述呈现步骤包括:提供电路图表示,该电路图表示以图形形式示出所述至少一个边界扫描兼容器件的电路端子以及由于对所存储的驱动器和传感器数据进行所述分析而确定的在所述电路端子之间的电连接。
8.根据权利要求1所述的方法,其中,未被用作驱动器或传感器的至少一个边界扫描兼容器件的边界扫描单元被单独禁用和/或通过使用所述边界扫描兼容器件的旁路(BYPASS)指令而被禁用。
9.根据权利要求1所述的方法,进一步包括:所述处理单元对所确定的所述印刷电路板上的电连接与参考印刷电路板上的电连接进行比较,并且所述处理单元呈现在所述印刷电路板之间对连接进行所述比较的结果。
10.一种用于确定印刷电路板上至少一个边界扫描兼容器件的边界扫描兼容电路端子之间的电连接的装置,其中,该至少一个边界扫描兼容器件安装在所述印刷电路板上并包括与所述电路端子连接的边界扫描单元的边界扫描寄存器,所述装置包括电子处理单元,该电子处理单元用于:
-获取所述至少一个边界扫描兼容器件的边界扫描属性,所述属性至少包括可作为驱动器和/或传感器操作的边界扫描单元的列表;
-将与电路端子连接的边界扫描单元作为驱动器操作并在所述电路端子处输出数据;
-将与其它电路端子连接的至少一个其它边界扫描单元作为传感器操作,用于感测在所述其它电路端子接收的数据并将所感测的数据锁存到所述边界扫描寄存器中;
-将包括所述驱动器和传感器数据的、来自所述边界扫描寄存器的数据存储在数据存储设备中;
-针对所述边界扫描单元列表中的多个边界扫描单元重复所述操作及输出、操作及锁存以及存储步骤;
-分析所存储的驱动器和传感器数据,用于确定所述印刷电路板上的所述电路端子之间的电连接;
-呈现所述印刷电路板上的所确定的电路端子之间的电连接。
11.根据权利要求10所述的装置,包括与所述电子处理单元连接的数据存储设备。
12.根据权利要求10所述的装置,进一步包括与所述电子处理单元连接的图形用户界面设备连接。
13.根据权利要求10所述的装置,进一步包括输入装置,该输入装置用于输入边界扫描兼容器件的边界扫描属性例如边界扫描描述语言(BSDL)文件,并且用于输入用户数据。
14.根据权利要求10所述的装置,其中,所述电子处理单元用于:对所确定的所述印刷电路板上的电连接与参考印刷电路板上的电连接进行比较,并且呈现在所述印刷电路板之间对连接进行所述比较的结果。
15.一种计算机程序产品,其包括数据存储设备,该数据存储设备存储计算机程序代码数据,所述程序代码数据当被加载到电子处理单元的存储器中并由所述电子处理单元执行时用于执行根据权利要求1-9中任一项所述的方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL2006759A NL2006759C2 (en) | 2011-05-10 | 2011-05-10 | A method of and an arrangement for automatically measuring electric connections of electronic circuit arrangements mounted on printed circuit boards. |
NL2006759 | 2011-05-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102778629A true CN102778629A (zh) | 2012-11-14 |
CN102778629B CN102778629B (zh) | 2016-09-07 |
Family
ID=46017756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210142940.5A Active CN102778629B (zh) | 2011-05-10 | 2012-05-10 | 自动测量pcb上所安装电子电路装置的电连接的方法和装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8775883B2 (zh) |
EP (1) | EP2523114B1 (zh) |
JP (1) | JP6050025B2 (zh) |
CN (1) | CN102778629B (zh) |
HK (1) | HK1178989A1 (zh) |
NL (1) | NL2006759C2 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10866283B2 (en) * | 2018-11-29 | 2020-12-15 | Nxp B.V. | Test system with embedded tester |
US11293979B2 (en) * | 2019-10-22 | 2022-04-05 | Peter Shun Shen Wang | Method of and an arrangement for analyzing manufacturing defects of multi-chip modules made without known good die |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202625A (en) * | 1991-07-03 | 1993-04-13 | Hughes Aircraft Company | Method of testing interconnections in digital systems by the use of bidirectional drivers |
US5717701A (en) * | 1996-08-13 | 1998-02-10 | International Business Machines Corporation | Apparatus and method for testing interconnections between semiconductor devices |
US5819025A (en) * | 1992-08-20 | 1998-10-06 | Texas Instruments Incorporated | Method of testing interconnections between integrated circuits in a circuit |
CN1403826A (zh) * | 2001-09-12 | 2003-03-19 | 明碁电通股份有限公司 | 检查多层印刷电路板内层短路的方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62280667A (ja) * | 1986-05-30 | 1987-12-05 | Omron Tateisi Electronics Co | 故障診断装置 |
US5448166A (en) | 1992-01-03 | 1995-09-05 | Hewlett-Packard Company | Powered testing of mixed conventional/boundary-scan logic |
US5471481A (en) | 1992-05-18 | 1995-11-28 | Sony Corporation | Testing method for electronic apparatus |
US5497378A (en) | 1993-11-02 | 1996-03-05 | International Business Machines Corporation | System and method for testing a circuit network having elements testable by different boundary scan standards |
US5448525A (en) | 1994-03-10 | 1995-09-05 | Intel Corporation | Apparatus for configuring a subset of an integrated circuit having boundary scan circuitry connected in series and a method thereof |
US6243665B1 (en) | 1995-12-27 | 2001-06-05 | Duaxes Corporation | Monitoring and control apparatus incorporating run-time fault detection by boundary scan logic testing |
US5757820A (en) * | 1997-01-17 | 1998-05-26 | International Business Machines Corporation | Method for testing interconnections between integrated circuits using a dynamically generated interconnect topology model |
DE69912545T2 (de) | 1998-02-02 | 2004-09-16 | Koninklijke Philips Electronics N.V. | Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis |
US6389565B2 (en) | 1998-05-29 | 2002-05-14 | Agilent Technologies, Inc. | Mechanism and display for boundary-scan debugging information |
US6634005B1 (en) | 2000-05-01 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | System and method for testing an interface between two digital integrated circuits |
US6988229B1 (en) * | 2002-02-11 | 2006-01-17 | Folea Jr Richard Victor | Method and apparatus for monitoring and controlling boundary scan enabled devices |
US7055113B2 (en) | 2002-12-31 | 2006-05-30 | Lsi Logic Corporation | Simplified process to design integrated circuits |
JP4579230B2 (ja) | 2003-02-10 | 2010-11-10 | エヌエックスピー ビー ヴィ | 集積回路の試験 |
JP2005214957A (ja) * | 2004-02-01 | 2005-08-11 | Ryuji Naito | バウンダリスキャン可視化方法 |
TWI320485B (en) * | 2007-03-08 | 2010-02-11 | Test Research Inc | Open-circuit testing system and method |
US7737701B2 (en) * | 2007-09-26 | 2010-06-15 | Agilent Technologies, Inc. | Method and tester for verifying the electrical connection integrity of a component to a substrate |
EP2344897B1 (en) * | 2008-11-14 | 2015-06-17 | Teradyne, Inc. | Method and apparatus for testing electrical connections on a printed circuit board |
NL1037457C2 (en) * | 2009-11-10 | 2011-05-12 | Jtag Technologies Bv | A method of and an arrangement for testing connections on a printed circuit board. |
EP2631662A4 (en) * | 2010-10-19 | 2014-08-13 | Fujitsu Ltd | INTEGRATED CIRCUIT AND TESTING METHOD |
-
2011
- 2011-05-10 NL NL2006759A patent/NL2006759C2/en not_active IP Right Cessation
-
2012
- 2012-05-08 EP EP12167164.8A patent/EP2523114B1/en active Active
- 2012-05-09 US US13/467,762 patent/US8775883B2/en active Active
- 2012-05-10 JP JP2012108479A patent/JP6050025B2/ja active Active
- 2012-05-10 CN CN201210142940.5A patent/CN102778629B/zh active Active
-
2013
- 2013-05-14 HK HK13105737.2A patent/HK1178989A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5202625A (en) * | 1991-07-03 | 1993-04-13 | Hughes Aircraft Company | Method of testing interconnections in digital systems by the use of bidirectional drivers |
US5819025A (en) * | 1992-08-20 | 1998-10-06 | Texas Instruments Incorporated | Method of testing interconnections between integrated circuits in a circuit |
US5717701A (en) * | 1996-08-13 | 1998-02-10 | International Business Machines Corporation | Apparatus and method for testing interconnections between semiconductor devices |
CN1403826A (zh) * | 2001-09-12 | 2003-03-19 | 明碁电通股份有限公司 | 检查多层印刷电路板内层短路的方法 |
Also Published As
Publication number | Publication date |
---|---|
NL2006759C2 (en) | 2012-11-13 |
EP2523114A1 (en) | 2012-11-14 |
CN102778629B (zh) | 2016-09-07 |
HK1178989A1 (zh) | 2013-09-19 |
US20120290890A1 (en) | 2012-11-15 |
US8775883B2 (en) | 2014-07-08 |
JP6050025B2 (ja) | 2016-12-21 |
EP2523114B1 (en) | 2014-06-11 |
JP2012237756A (ja) | 2012-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102156255B (zh) | 用于测试印刷电路板上的连接的方法及装置 | |
US5682392A (en) | Method and apparatus for the automatic generation of boundary scan description language files | |
US7480826B2 (en) | Test executive with external process isolation for user code modules | |
CN103592593A (zh) | 用于***内扫描测试的半导体电路和方法 | |
KR102305872B1 (ko) | 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램 | |
US7146584B2 (en) | Scan diagnosis system and method | |
US12025651B2 (en) | Method, arrangement and computer program product for debugging a printed circuit board | |
US20130096866A1 (en) | Method And Apparatus For Designing A Custom Test System | |
JP2018170418A5 (zh) | ||
CN108594106A (zh) | ***级芯片测评装置和方法 | |
Appello et al. | System-level test: State of the art and challenges | |
US20090164931A1 (en) | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System | |
Brindley | Automatic test equipment | |
KR101906702B1 (ko) | 원자로보호계통 전자기판 종합 성능 진단 장비 및 방법 | |
CN102778629A (zh) | 自动测量pcb上所安装电子电路装置的电连接的方法和装置 | |
CN104730448B (zh) | 自动测试设备资源配置方法与自动测试通道配置装置 | |
CN110907857B (zh) | 一种基于fpga的连接器自动检测方法 | |
US20150039955A1 (en) | Systems and methods for Analog, Digital, Boundary Scan, and SPI Automatic Test Equipment | |
CN107656194A (zh) | 一种智慧型数字集成电路故障检测*** | |
CN112527710A (zh) | 一种jtag数据捕获分析*** | |
CN116643149A (zh) | 一种通用的老炼筛选试验***及其方法 | |
CN116125496A (zh) | 一种用于SiP的导航制导与控制芯片 | |
Bardis | HW Fault Coverage Analysis | |
Guterl | Supersmart equipment: Software for computer-based instruments brings users a plethora of benefits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: DE Ref document number: 1178976 Country of ref document: HK |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
REG | Reference to a national code |
Ref country code: HK Ref legal event code: WD Ref document number: 1178976 Country of ref document: HK |