CN101071778A - 焊料凸点制作方法 - Google Patents

焊料凸点制作方法 Download PDF

Info

Publication number
CN101071778A
CN101071778A CNA2006100263430A CN200610026343A CN101071778A CN 101071778 A CN101071778 A CN 101071778A CN A2006100263430 A CNA2006100263430 A CN A2006100263430A CN 200610026343 A CN200610026343 A CN 200610026343A CN 101071778 A CN101071778 A CN 101071778A
Authority
CN
China
Prior art keywords
layer
solder bump
copper
chromium
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100263430A
Other languages
English (en)
Inventor
钟志明
李德君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006100263430A priority Critical patent/CN101071778A/zh
Publication of CN101071778A publication Critical patent/CN101071778A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种新的焊料凸点的制作方法。该方法可以防止焊料凸点下金属层被过度刻蚀。本发明的特征是，分别形成焊料凸点下的电镀铜层和位于电镀铜层上的镍隔离层，使镍隔离层完全覆盖位于其下的电镀铜层，以防止在随后进行的各向同性刻蚀中电镀铜层被刻蚀，并在各电镀铜层中形成底切现象，即向内凹进的切口。由此，可以防止所形成的焊料凸点导电率下降，提高了焊料凸点和半导体器件的可靠性。

Description

焊料凸点制作方法
技术领域
本发明总地涉及焊料凸点的制作方法，特别涉及防止焊料凸点下的金属层被过刻蚀的焊料凸点的制作方法。
背景技术
半导体器件中需要形成大量的用于连接的焊料凸点。焊料凸点下面必须形成与半导体器件中的各个导电连接线连接的金属层，通常，焊料凸点下的金属层包括铜金属层，焊料凸点是电镀不含铅(Pb)的锡-银(Sn-Ag)金属构成。焊料凸点下面的铜容易扩散到焊料凸点中形成Sn-Ag-Cu共熔体，使焊料凸点的导电率下降。为了防止铜扩散到焊料凸点中去，在铜金属层上面形成一层镍(Ni)金属层作为隔离层。焊料凸点下面的铜金属层具有双层结构，该双层结构包括位于下面的溅射淀积的铜-铬(Cr-Cu)层，和位于其上的电镀铜层。电镀铜(Cu)层上面是电镀防止焊料扩散的镍(Ni)层。
在晶片级重新分布封装(Wafer Level Contribution Package，WLCSP)工艺流程中，电镀形成焊料凸点以后，进行各向同性刻蚀去除多余的Cu和Cr。在各向同性刻蚀中，底切(undercut)是影响剪切试验结果的主要问题。这是由于溅射淀积的铜-铬(Cr-Cu)层的密度大于电镀铜层的密度，因此位于双层结构铜层上面的电镀铜层容易过度刻蚀，在焊料凸点下面的镍(Ni)隔离层下形成向内凹进的切口。由此对焊料凸点的剪切力测试结果造成负面影响。使焊料凸点和半导体器件的可靠性下降。
如图2A、2B所示是现有的工艺流程制造的焊料凸点横截面的显微照片，图中显示出在焊料凸点7下的镍隔离层6下有电镀铜过度刻蚀形成的向内凹进的凹坑，即底切10。
图1A～1G显示出现有技术的焊料凸点和其下的金属层的各个形成工艺步骤中的构件剖视图。
现在参见图1A～1G说明现有技术的焊料凸点和其下的金属层的形成方法。
如图1A所示，在已经形成焊盘和钝化层的半导体晶片衬底1上要形成焊料凸点的区域周边溅射淀积Cr-Cu层2，首先溅射淀积Cr层，Cr层厚度是1000±50；然后溅射淀积Cu层，Cu层厚度是3000±100，溅射淀积的Cr-Cu层总厚度是4000±150；
如图1B所示，涂覆光刻胶(PR)3，光刻胶层厚度为40±1.0μm，进行光刻、显影，在要形成焊料凸点的区域形成开口31，开口31中露出部分溅射淀积的Cr-Cu层，其厚度范围是：3850～4150；
如图1C所示，在开口31溅射淀积的Cr-Cu层上电镀铜(Cu)层4，然后，在电镀铜层上电镀镍(Ni)层6，Cu层厚度是：1.3±0.1μm；Ni层厚度：3±0.2μm；
如图1D所示，在电镀的镍(Ni)层6上电镀锡-银(Sn-Ag)焊料凸点金属层7，其厚度是：120±2μm；
如图1E所示，剥离光刻胶；
如图1F所示，进行各向同性刻蚀，去除多余的溅射淀积Cr-Cu层2，在该步骤中，由于溅射淀积铬-铜(Cr-Cu)层2的密度大于电镀铜(Cu)层4的密度，因此，溅射淀积铬-铜(Cr-Cu)层2的刻蚀速度比电镀铜(Cu)层的刻蚀速度慢，造成电镀铜(Cu)层4过度刻蚀，在Ni隔离层6下形成向内凹进的切口，形成焊料凸点下的底切10(undercut)，如图2B；
如图1G，焊料凸点进行高温回流处理，在表面张力作用下，形成半球形焊料凸点7，由于镍(Ni)隔离层6下的电镀铜层4过度刻蚀，在焊料凸点7进行高温回流处理过程中，焊料会进入焊料凸点下面形成的电镀铜层4的切口中，造成焊料与其下面的铜层直接接触，形成不希望出现的锡-银-铜(Sn-Ag-Cu)共熔体，造成焊料凸点的导电率下降，对焊料凸点的剪切力测试结果造成负面影响，使焊料凸点和半导体器件的可靠性下降。
在焊料凸点下形成金属层的现有技术方法中，电镀铜层的宽度和其上的镍(Ni)隔离层宽度相同，在随后进行的各向同性刻蚀中，镍层对其下的电镀铜层边缘部分起不到保护作用，使电镀铜层过度刻蚀，因而在焊料凸点下的电镀铜层中形成底切。对焊料凸点和半导体器件的可靠性造成负面影响。为了克服现有技术方法中存在的缺点提出了本发明。
发明内容
本发明的目的是提供一种焊料凸点的形成方法，防止焊料凸点下的电镀铜金属层被过度刻蚀，以防止焊料凸点下的金属层形成底切。
本发明的焊料凸点的制作方法，包括以下工艺步骤：
a)在已经形成焊盘和钝化层的半导体晶片衬底上要形成焊料凸点的区域周边溅射淀积铬-铜(Cr-Cu)层；
b)涂覆第一光刻胶(PR)层，在要形成焊料凸点的区域形成开口，开口中露出部分溅射淀积的铬-铜(Cr-Cu)层；
c)在该露出的溅射淀积的铬-铜(Cr-Cu)层上电镀铜(Cu)层；
d)剥离第一光刻胶层；
e)涂覆第二光刻胶(PR)层，在要形成焊料凸点的区域形成比所述电镀铜层范围大的开口；
f)电镀镍(Ni)层，电镀镍层填满电镀层与光刻胶之间的间隔，电镀镍层完全覆盖电镀铜层；
g)电镀焊料凸点金属层；
h)剥离第二光刻胶层；
i)进行各向同性刻蚀，去除多余铬-铜(Cr-Cu)层；
j)高温回流电镀形成的锡-银(Sn-Ag)焊料凸点金属层。
根据本发明，溅射淀积铬-铜(Cr-Cu)层时，首先溅射淀积铬(Cr)层，铬(Cr)层厚度是1000±50；然后溅射淀积铜(Cu)层，铜(Cu)层厚度是3000±100，铬-铜(Cr-Cu)层的总厚度是4000±150；
根据本发明，第一光刻胶层厚度为7±0.5um，开口中露出部分溅射淀积的铬-铜(Cr-Cu)层的厚度范围是3850～4150；
根据本发明，在溅射淀积的铬-铜(Cr-Cu)层上电镀的铜(Cu)层厚度是1.3±0.1μm；
根据本发明，第二光刻胶层厚度40±1.0μm，开口直径大于电镀铜层的直径，开口与电镀铜层同心，开口的内边缘比电镀铜的外边缘大8±0.1μm；
根据本发明，电镀的镍层厚度范围是2.8～3.2μm；
根据本发明，电镀的焊料凸点是锡-银(Sn-Ag)焊料凸点，其厚度是120±2μm。
在去除第二光刻胶层后，使焊料凸点的边缘与位于其下的镍(Ni)隔离层边缘一致，镍(Ni)隔离层下的电镀铜层不会被刻蚀，电镀铜层中不会形成向内凹的底切，由于溅射淀积铜(Cu)层的密度大，刻蚀速度慢，因此只有溅射淀积铜(Cu)层中有很小的刻蚀切口，而且溅射淀积铜(Cu)层的厚度只有3000±100，所以溅射淀积铜(Cu)层中形成切口后只有少量的刻蚀剂停留在溅射淀积铜(Cu)层，溅射淀积铜(Cu)层不会继续被刻蚀。
高温回流时，在张力作用下锡-银(Sn-Ag)焊料凸点金属层变成半球形焊料凸点。
根据本发明的焊料凸点的制作方法，焊料凸点下形成的镍(Ni)隔离层完全覆盖其下形成的电镀铜层，从而防止在随后进行的去除多余铜层的各向同性刻蚀过程中电镀铜层被过度刻蚀，防止在焊料凸点下的金属层形成向内凹进的底切。
由于用本发明方法形成的镍(Ni)隔离层完全覆盖焊料凸点下的电镀铜层，锡-银(Sn-Ag)焊料凸点金属层不接触其下的电镀铜层，不会形成锡-银-铜(Sn-Ag-Cu)共熔体，不会降低溅射铜(Cu)层的界面电阻，不会对锡-银(Sn-Ag)焊料凸点和半导体器件的可靠性造成负面影响。克服了现有方法中存在的缺点。达到了本发明的目的。
附图说明
下面结合附图详细介绍本发明。然而需要注意的是，这些附图只是用来说明本发明的典型实施例，而不构成为对本发明的任何限制，在不背离本发明的构思的情况下，可以具有其他更多等效实施例。而本发明的保护范围由权利要求书决定。
图1A～1G是现有技术的焊料凸点制作工艺流程。
图2A～2B是采用现有技术的焊料凸点制作工艺流程得到的焊料凸点横截面的显微照片。
图3A～3J是本发明的焊料凸点制作工艺流程。
图4是采用本发明的焊料凸点制作工艺流程得到的焊料凸点横截面的显微照片。
附图标记说明
1已经形成焊盘和钝化层的半导体晶片衬底
2溅射铬-铜(Cr-Cu)层
3光刻胶层
31开口
4电镀铜(Cu)层
6镍(Ni)隔离层
7焊料凸点
10底切
21已经形成焊盘和钝化层的半导体晶片衬底
22溅射铬-铜(Cr-Cu)层
23第一光刻胶层
231第一开口
24电镀铜(Cu)层
25第二光刻胶层
251第二开口
26镍(Ni)隔离层
27焊料凸点
30底切
具体实施方式
下面通过实施例，对本发明进行较详细的说明。
在晶片级重新分布封装(Wafer Level Contribution Package，WLCSP)中，首先在IC晶片上制作焊盘以及焊盘周围覆盖钝化层，总的作为预制层21，如图3A所示。然后，在焊盘上要形成焊料凸点的区域周边，采用常规技术溅射淀积铬-铜(Cr-Cu)层22。其中，首先溅射淀积铬(Cr)层，该铬(Cr)层厚度是1000±50；然后溅射淀积铜(Cu)层，该铜(Cu)层厚度是3000±100，该铬-铜(Cr-Cu)层22的总厚度是4000±150。
如图3B所示，在上述铬-铜(Cr-Cu)层22上涂覆第一光刻胶(PR)层23，该光刻胶层厚度为7±0.5μm，按照常规技术进行光刻、显影，在要形成焊料凸点的区域形成开口231，该开口231中露出部分的铬-铜(Cr-Cu)层22的厚度范围是：3850～4150。
如图3C所示，在上述开口231中溅射淀积的铬-铜(Cr-Cu)层上，以常规技术电镀铜(Cu)层24，该铜(Cu)层厚度是：1.3±0.1μm。
如图3D所示，剥离第一光刻胶层。
如图3E所示，涂覆第二光刻胶(PR)层25，光刻胶层厚度40±1.0μm，在要形成焊料凸点的区域形成开口251，该开口范围大于形成的电镀铜层24的范围，该开口251与电镀铜层24同心，该开口251的内边缘比电镀铜24的外边缘大8±0.1μm。
如图3F所示，采用常规技术电镀镍(Ni)隔离层26，该镍层厚度范围是2.8～3.2μm，电镀镍层填满电镀铜层24与光刻胶25之间的间隔，该电镀镍层26完全覆盖上述电镀铜层24。
如图3G所示，电镀锡-银(Sn-Ag)焊料凸点金属层27，其厚度是120±2μm。
如图3H所示，剥离第二光刻胶层25。
如图3I所示，进行各向同性刻蚀，去除多余的铬-铜(Cr-Cu)层，使焊料凸点27的边缘与位于其下的镍(Ni)隔离层26边缘一致，该镍(Ni)隔离层26下的电镀铜层24被镍(Ni)隔离层26保护不会被刻蚀，电镀铜层24中不会形成向内凹的切口。由于溅射淀积铜(Cu)层的密度大，刻蚀速度慢，因此只有溅射淀积铜(Cu)层中有很小的刻蚀切口，而且溅射淀积铜(Cu)层的厚度只有3000±100，所以溅射淀积铜(Cu)层中形成切口后，只有少量的刻蚀剂停留在溅射淀积铜(Cu)层，溅射淀积铜(Cu)层不会继续被刻蚀。
如图3J所示，高温回流电镀形成的锡-银(Sn-Ag)焊料凸点金属层27，在张力作用下锡-银(Sn-Ag)焊料凸点金属层变成半球形焊料凸点。
与现有技术的焊料凸点制作方法比较，本发明方法的特征是，分两个电镀步骤形成电镀铜层和其上的电镀镍层。所形成的镍(Ni)隔离层完全覆盖焊料凸点下的电镀铜层，因此，锡-银(Sn-Ag)焊料凸点金属层不接触其下的电镀铜层，不会形成锡-银-铜(Sn-Ag-Cu)共熔体，不会降低溅射铜(Cu)层的界面电阻，不会对锡-银(Sn-Ag)焊料凸点和半导体器件的可靠性造成负面影响。克服了现有技术方法中存在的缺点。达到了本发明的目的。
本发明的主要特征是，防止位于焊料凸点下面的电镀铜层在随后的各向同性刻蚀中过度刻蚀形成向内凹的切口，防止在随后进行的焊料凸点金属回流中焊料凸点金属与下面的铜形成共熔体，造成焊料凸点的导电率下降。
尽管上述的本发明方法中通过实施例说明了分步形成电镀铜层和位于其上的镍隔离层，使所形成的镍隔离层完全覆盖位于其下的电镀铜层，防止电镀铜层在随后的各向同性刻蚀中被过度刻蚀，防止在电镀铜层中形成向内凹的切口。但是本发明不限于本文中的实施例，本行业的技术人员应了解，本发明还能以其他方式实施。因此，根据本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。

Claims (10)

1.一种焊料凸点的制作方法，包括以下工艺步骤：
a)在已经形成焊盘和钝化层的半导体晶片衬底上要形成焊料凸点的区域周边溅射淀积铬-铜(Cr-Cu)层；
b)涂覆第一光刻胶(PR)，在要形成焊料凸点的区域形成开口，开口中露出部分溅射淀积的铬-铜(Cr-Cu)层；
c)在该露出的溅射淀积的铬-铜(Cr-Cu)层上电镀铜(Cu)层；
d)剥离第一光刻胶；
e)涂覆第二光刻胶(PR)，在要形成焊料凸点的区域形成比所述电镀铜层范围大的开口；
f)电镀镍(Ni)层，电镀镍层填满电镀铜层与光刻胶之间的间隔，电镀镍层完全覆盖电镀铜层；
g)电镀焊料凸点金属层；
h)剥离第二光刻胶；
i)进行各向同性刻蚀，去除多余铬-铜(Cr-Cu)层；
j)高温回流电镀形成的锡-银(Sn-Ag)焊料凸点金属层。
2.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述铬-铜(Cr-Cu)层是首先溅射淀积铬(Cr)层，然后溅射淀积铜(Cu)层。
3.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述铬-铜(Cr-Cu)层厚度是3850～4150。
4.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述铬(Cr)层厚度是950～1050，所述铜(Cu)层厚度是2900～3100。
5.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述第一光刻胶厚度是6.5～7.5μm。
6.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述电镀铜(Cu)层的厚度是1.2～1.4μm。
7.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述第二光刻胶的厚度是39.9～40.1μm。
8.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述镍层的厚度是2.8～3.2μm。
9.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述镍层的范围比电镀铜层的范围大7.9～8.1μm。
10.根据权利要求1所述的焊料凸点的制作方法，其特征在于，所述锡-银(Sn-Ag)焊料凸点金属层的厚度是118～122μm。
CNA2006100263430A 2006-05-08 2006-05-08 焊料凸点制作方法 Pending CN101071778A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2006100263430A CN101071778A (zh) 2006-05-08 2006-05-08 焊料凸点制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006100263430A CN101071778A (zh) 2006-05-08 2006-05-08 焊料凸点制作方法

Publications (1)

Publication Number Publication Date
CN101071778A true CN101071778A (zh) 2007-11-14

Family

ID=38898876

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100263430A Pending CN101071778A (zh) 2006-05-08 2006-05-08 焊料凸点制作方法

Country Status (1)

Country Link
CN (1) CN101071778A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101847592A (zh) * 2010-04-09 2010-09-29 中国科学院上海微***与信息技术研究所 一种基于电镀工艺制备铟焊球阵列方法
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微***与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
CN106783756A (zh) * 2016-11-29 2017-05-31 武汉光迅科技股份有限公司 一种带金属凸点的陶瓷载片及其制作方法
CN108695289A (zh) * 2017-04-05 2018-10-23 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法、电子装置
CN104427781B (zh) * 2013-09-11 2019-05-17 花王株式会社 树脂掩模层用洗涤剂组合物及电路基板的制造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740420B (zh) * 2008-11-05 2011-11-09 中芯国际集成电路制造(上海)有限公司 铜支柱制作工艺
CN102005396B (zh) * 2009-08-28 2012-12-05 中芯国际集成电路制造(上海)有限公司 凸点制作方法以及凸点结构
CN101847592A (zh) * 2010-04-09 2010-09-29 中国科学院上海微***与信息技术研究所 一种基于电镀工艺制备铟焊球阵列方法
CN102064120A (zh) * 2010-10-22 2011-05-18 中国科学院上海微***与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
CN102064120B (zh) * 2010-10-22 2012-02-15 中国科学院上海微***与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
CN104427781B (zh) * 2013-09-11 2019-05-17 花王株式会社 树脂掩模层用洗涤剂组合物及电路基板的制造方法
CN106783756A (zh) * 2016-11-29 2017-05-31 武汉光迅科技股份有限公司 一种带金属凸点的陶瓷载片及其制作方法
CN106783756B (zh) * 2016-11-29 2019-06-04 武汉光迅科技股份有限公司 一种带金属凸点的陶瓷载片及其制作方法
CN108695289A (zh) * 2017-04-05 2018-10-23 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法、电子装置
CN108695289B (zh) * 2017-04-05 2020-04-10 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制作方法、电子装置

Similar Documents

Publication Publication Date Title
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
US7427557B2 (en) Methods of forming bumps using barrier layers as etch masks
US5418186A (en) Method for manufacturing a bump on a semiconductor chip
US7358174B2 (en) Methods of forming solder bumps on exposed metal pads
KR101278526B1 (ko) 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
CN101071778A (zh) 焊料凸点制作方法
KR940702644A (ko) 백랍 돌출전극 제작방법과 상호연결 시스템
US6375062B1 (en) Surface bumping method and structure formed thereby
US20080251927A1 (en) Electromigration-Resistant Flip-Chip Solder Joints
JP2008172232A (ja) パッケージのバンプ下冶金（ｕｂｍ）構造及びそれを製造する方法
US20080054461A1 (en) Reliable wafer-level chip-scale package solder bump structure in a packaged semiconductor device
US9219010B2 (en) Method of manufacturing a semiconductor component
TW584936B (en) Wafer bumping process
JP2007251158A (ja) バンプ形成方法及びバンプを含むコネクタ構造
US6146984A (en) Method and structure for uniform height solder bumps on a semiconductor wafer
CN100533698C (zh) 半导体晶片中埋入式电阻器的制作方法
WO2009016495A1 (en) Semiconductor device having a bump electrode and method for its manufacture
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
US6774026B1 (en) Structure and method for low-stress concentration solder bumps
KR20130035619A (ko) 반도체 소자의 연결 범프 형성 방법
KR101416596B1 (ko) 반도체 패키지 및 그 제조방법
WO2021103489A1 (zh) 半导体结构及其制造方法
WO2021103490A1 (zh) 半导体结构及其制造方法
KR101418440B1 (ko) 반도체 패키지 및 그 제조방법
US7994043B1 (en) Lead free alloy bump structure and fabrication method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication