CN101061466B - 用于处理闪速存储器的数据的装置和方法 - Google Patents
用于处理闪速存储器的数据的装置和方法 Download PDFInfo
- Publication number
- CN101061466B CN101061466B CN2005800393048A CN200580039304A CN101061466B CN 101061466 B CN101061466 B CN 101061466B CN 2005800393048 A CN2005800393048 A CN 2005800393048A CN 200580039304 A CN200580039304 A CN 200580039304A CN 101061466 B CN101061466 B CN 101061466B
- Authority
- CN
- China
- Prior art keywords
- data
- enumeration
- logical address
- flash memory
- occur
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
Abstract
提供了一种处理闪速存储器的数据的装置和方法。所述装置包括:用户请求单元,请求使用预定逻辑地址的数据操作;变换单元,将逻辑地址变换位物理地址;控制单元,当执行数据操作时,将对数据的预定位的数量进行计数的计数数据记录在索引区中,以指示数据是否有效。
Description
技术领域
本发明的装置和方法涉及处理闪速存储器数据。更具体地讲,本发明涉及一种能够容易地确定数据的有效性的处理闪速存储器的数据的装置和方法。
背景技术
作为存储和处理数据的存储介质,非易失性存储器经常用在嵌入式***(例如,家用电器、通信装置和机顶盒)中。
在非易失性存储器中,主要使用闪速存储器。闪速存储器是一种能够电写入、重写和删除数据的非易失性存储设备。与基于磁盘的存储介质相比,闪速存储器需要较少的能量,并且存取时间与硬盘相同。此外,由于闪速存储器在尺寸上紧凑,其更适合于便携式设备。
由于闪速存储器是硬件单元,因此,为了重写已经记录在闪速存储器中的数据,需要删除有关数据记录在其中的整个块。
在闪速存储器上写数据和删除数据的不连续的单元会使闪速存储器的性能降低。为了防止性能降低,引入了逻辑地址和物理地址的概念。
逻辑地址是指当用户通过预定的用户程序在闪速存储器上执行预定的数据操作时使用的地址,物理地址是指当在闪速存储器中实际执行预定的数据操作时使用的地址。
通常,闪速存储器被分类为小块闪速存储器和大块闪速存储器。在小块闪速存储器中,逻辑操作单元和物理操作单元相同,而在大块闪速存储器中,物理操作单元大于逻辑操作单元。
图1和图2示出了一般小块闪速存储器和大块闪速存储器的示意性结构。
如图1所示,在小块闪速存储器中,作为逻辑操作单元的扇区11与作为物理操作单元的页12相同。
如图2所示,在大块闪速存储器中,通过聚集至少一个扇区来形成页22。
基于闪速存储器的***由于其应用领域中的固有特性,可能会遭受意外的电源中断。因此,需要在闪速存储器操作时为电源的中断作准备。
详细地,将描述在闪速存储器中写入预定数据和从闪速存储器中删除预定数据的两种情形。当正在将预定数据写入闪速存储器而电源中断时,数据的一部分被写入闪速存储器,但是数据的另一部分可能没有被写入。当正在从闪速存储器中删除预定数据而电源中断时,数据的一部分被从闪速存储器中删除,而另一部分可能没有被删除。
为了在数据操作(如写入或删除)完成之前为电源的意外中断作准备,已经提出了很多确定闪速存储器数据的有效性的方法。
图3示出了根据现有技术的闪速存储器中的数据写入操作。
如该图中所示,为了在闪速存储器的预定扇区中写入数据,首先确定相关扇区中的空间是否可用。当空间可用时,执行写入操作,并同时在与数据写入的扇区相应的预定索引区中记录预定值(S10)。
详细地,如图4所示,闪速存储器包括由多个页33构成的单一块34,每个页由数据区31和索引区32构成。索引区32还可被进一步分为用于指示写入操作的进程的第一索引区32a和用于指示删除操作的进程的第二索引区32b。此时,第一值和第三值分别被记录在第一索引区32a和第二索引区32b中。
当数据区31由如图5所示的多个扇区构成时,在扇区基础上构造第一索引区32a。也在扇区基础上构造第二索引区32b。
当完成写入操作时(S20),指示写入操作完成的第二值被记录在第一索引区32a中(S30)。
例如,当写入操作开始时,第一值‘0xFE’被记录在第一索引区32a中,第三值‘0x00’被记录在第二索引区32b中。当写入操作完成时,第二值‘0xFC’被记录在第一索引区域32a中。
此时,当记录在第一索引区32a和第二索引区32b中的值是初始值时,例如,是‘0xFF’时,则确定可以进行数据写入。根据具体情况,即使当数据区31中的值是‘0xFF’时,也可确定可以进行数据写入。具体地,当在闪速存储器中执行删除操作时,所有的位变为1。因此,当所有的位为1时,即,为‘0xFF’时,则闪速存储器变为对写入数据可用。
图6示出确定通过图3的写入操作写入的数据的有效性的方法。
如该图所示,首先确定记录在第一索引区32a和第二索引区32b中的值是否正常(S40)。
具体地,当记录在第一索引区32a和第二索引区32b中的值指示上面所描述的第二值时,则确定记录在第一索引区32a和第二索引区32b中的值是正常的。
如果所述值被确定为是正常的,则确定写入相关扇区中的数据是有效的(S50)。如果所述值不正常,则确定所述数据不是有效的(S60)。
发明内容
技术问题
然而,当写入数据时,为了确定写入相关扇区中的数据的有效性,确定数据的有效性的传统方法需要两个写入操作。即,第一写入操作将数据记录在数据区域中,并将第一值记录在第一索引区32a中以及将第三值记录在第二索引区中,第二写入操作再次将第二值记录在第一索引区中。
由于必须执行两个写入操作,这可导致写入操作的性能降低。
此外,当在执行从闪速存储器删除数据的操作而电源中断时,如上所述,数据的一部分被从数据区31中删除,而第一索引区32a和第二索引区32b中的值未被删除。因此,通过记录在第一索引区32a和第二索引区32b中的值,无效数据可被确定为有效。换句话说,如图7所示,如果当正在执行删除操作并且有效数据被记录在数据区31中时电源中断,则如图8所示,虽然数据区31的数据不再有效,第一索引区32a的第一值‘0xFC’和第二索引区32b的第三值‘0x00’也保持不变。由于这个原因,存在无效数据被确定为有效的问题。
韩国未审查专利公开第2004-0042478号公开了一种闪速存储器、使用该闪速存储器的存取装置和方法,该闪速存储器能够存储和更新删除操作的映射信息,从而防止错误的产生。然而,当在为了更新映射信息而被执行的写入操作中出现错误时,该发明在确定数据的有效性中还存在困难。
技术方案
根据本发明的一方面,提供了一种处理闪速存储器数据的装置和方法,该装置和方法能够当在闪速存储器中正在执行预定数据操作而电源中断时,容易地确定数据的有效性。
本发明不限于上述描述的技术目的。从下面的详细描述中,本领域的技术人员将会更明确地理解这里没有描述的其他目的。
根据本发明的方面,提供了一种处理闪速存储器的数据处理装置,包括:用户请求单元,请求使用预定逻辑地址的数据操作;变换单元,将逻辑地址变换为物理地址;控制单元,当执行数据操作时,将对数据的预定位的数量进行计数的计数数据记录在索引区中,以指示数据是否有效。
根据本发明的另一方面,提供了一种闪速存储器的数据处理装置,包括:提取单元,提取索引区中记录的数据,所述数据指示预定逻辑地址中出现的数据是否有效;控制单元,通过逻辑地址中出现的数据和提取的数据之间的关系,确定逻辑地址中出现的数据的有效性。
根据本发明的又一方面,提供了一种闪速存储器的数据处理方法,包括:请求使用预定逻辑地址的预定数据操作;将逻辑地址变换为物理地址;当执行数据操作时,将对数据的预定位的数量进行计数的计数数据记录在索引区中,以指示数据的有效性。
根据本发明的又一方面,提供了一种闪速存储器的数据处理方法,包括,提取记录在索引区中的数据,所述数据指示预定逻辑地址中出现的数据的有效性;基于逻辑地址中的数据和提取的数据之间的关系确定逻辑地址中出现的数据的有效性。
附图说明
通过下面结合附图进行的示例性实施例的描述,本发明的上述和其他方面将会变得更容易理解,其中:
图1是示出一般小块闪速存储器的构造的示图;
2是示出一般大块闪速存储器的构造的示图;
图3是示出根据现有技术的闪速存储器中的写入操作的示图;
图4是示出一般闪速存储器的数据区和索引区的示图;
图5是示出图4中的数据区中包括的基于扇区分类的索引区的示图;
图6是示出根据现有技术的闪速存储器的数据有效性确定的示图;
图7是示出根据现有技术的有效数据记录在其中的数据区和索引区的示图;
图8是示出根据现有技术的无效数据记录在其中的数据区和索引区的示图;
图9是示出根据本发明的示例性实施例的用于处理闪速存储器数据的装置的示图;
图10是示出根据本发明的示例性实施例的数据区和索引区的示图;
图11是示出根据本发明的示例性实施例产生计数数据和反转数据(inverted data)的方法的示图;
图12是示出根据本发明示例性实施例的对‘1’位的数量计数的计数数据和反转数据的示图;
图13是示出根据本发明的示例性实施例的对‘0’位的数量计数的计数数据和反转数据的示图;
图14是示出根据本发明的示例性实施例的确定写入闪速存储器中的数据的有效性的方法的示图。
具体实施方式
本发明示例性实施例中的特定内容将被包含在详细的说明和附图中。
通过参照下面对示例性实施例的详细描述,本发明的优点和特点以及实现本发明的方法将会变得更易于理解。然而,本发明可以以很多不同的形式实施,不应该被理解为限于这里阐述的实施例。相反,提供这些实施例是为了使公开更彻底和完整,并将本发明的构思全面地传达给本领域的技术人员,本发明将仅由权利要求限定。在整个说明书中,相同的标号表示相同的元件。
下面,将参照根据本发明的示例性实施例的处理闪速存储器数据的装置和方法的框图或流程图来描述本发明。应该理解的是,可以通过计算机程序指令来实现流程图中的每个块以及流程图中的多个块的组合。这些计算机程序指令可以被提供给通用计算机、专用计算机、或其他可编程数据处理装置的处理器来生成机器,从而经计算机或其他可编程数据处理装置的处理器执行的指令产生用于实施流程图块或多个块中指定的功能的装置。这些计算机程序指令还可被存储在计算机可用或计算机可读存储器中,所述计算机可用或计算机可读存储器可指示计算机或其他可编程数据处理装置以特定方式运行,从而存储在计算机可用或计算机可读存储器中的指令可以制造包括实施流程图块或多个块中指定的功能的指令装置的产品。计算机程序指令还可被装载到计算机或其他可编程数据处理装置中,以在计算机或其他可编程装置上执行一系列操作步骤,产生计算机实施的过程,从而在计算机或其他可编程装置上执行的指令提供实现流程图块或多个块中指定的功能的步骤。
框图的每个块可以表示代码的模块、段或一部分,包括用于实现特定逻辑功能的一个或更多可执行指令。应该注意的是,在一些可选实施方式中,块中表示的功能可以不按顺序发生。例如,连续示出的两个块实际上可以基本同时执行,或者有时根据涉及的功能性,按相反的顺序执行这两个块。
将参照附图,描述本发明的示例性实施例。
通常,闪速存储器粗略地被分为小块闪速存储器和大块闪速存储器。
在小块闪速存储器中,逻辑操作单元和物理操作单元相同,而在大块闪速存储器中,物理操作单元大于逻辑操作单元。
逻辑操作单元通常被称为扇区,扇区是当用户通过预定用户程序在闪速存储器中写入数据时的数据写入操作单元。
物理操作单元通常被称为页,页是闪速存储器中的实际数据操作单元,例如数据写入。
逻辑操作单元和物理操作单元不限于扇区和页,可以根据装置而以不同的形式实现。
当在扇区上执行传统数据操作时,存在这样一个过程,即,在数据操作完成之后,将预定值记录在与预定扇区相应的索引区上,用于确定数据的有效性。然而,数据操作之后所需要的该记录过程会降低整个写入性能。
此外,由于除了扇区之外,还使用与索引区相应的部分,因此消耗了更多的存储空间。
因此,本示例性实施例涉及一种闪速存储器的数据处理装置,该装置能够在闪速存储器中执行数据操作时减少操作数量以及确定数据的有效性所需要的容量,同时容易地确定每个逻辑地址的有效性。图9示意性地示出根据本发明的闪速存储器的数据处理装置的构造。
如图该所示,闪速存储器的数据处理装置包括:用户请求单元100,用户通过该用户请求单元来请求将要通过使用预定的逻辑地址在闪速存储器上执行的数据操作;变换单元200,将逻辑地址变换为物理地址;控制单元300,根据变换的物理地址,通过设备驱动器400在闪速存储器中执行预定的数据操作,以控制闪速存储器的操作,并且,作为在索引区上执行数据操作的结果,记录用于记录出现在逻辑地址中的数据的预定位的数量的计数数据,以表示逻辑地址中出现的数据的有效性;提取单元500,当确定逻辑地址中出现的数据的有效性时提取索引区的数据。
如图10所示,根据本发明的闪速存储器包括:数据区610,包括至少一个逻辑地址,在所述数据区上执行数据操作;索引区620,将用于记录数据区610中出现的数据的预定位的数量的计数数据记录在其中,作为执行数据操作的结果。数据的预定位可以是‘1’或‘0’,根据情况,可以任选其中一个。
索引区620包括:计数区621,用于将记录预定位的数量的计数数据记录在其中;反转区622,将反转后的计数数据记录在其中。可以基于数据区610中出现的数据的写入单元构造索引区620。索引区620可以位于与数据区610上的数据一次写入完成的区域相邻的位置。例如,当10字节的数据写入数据区610中时,索引区620位于10字节后面。当504字节的数据记录在数据区610中时,索引区620位于504字节后面。然而,索引区620的位置不是固定地与数据区相邻。
反转数据是指记录在计数区621中的通过预定变换而被变换的计数数据。例如,在本实施例中,已经描述了对记录在逻辑地址中的数据执行一次反码变换(complement transformation),但是本发明不限于此。可以采用所有使反转数据与逻辑地址中记录的数据相同的变换方法,例如,两次反码变换。当反转数据是计数数据的一次反码时,如果计数数据是‘1010’,则反转数据是‘0101’。
通过计数数据和记录在索引区620中的计数数据和反转数据,控制单元300可确定数据区610中出现的数据的有效性。此时,通过提取单元500提取计数数据和反转数据,控制单元300可在确定计数数据的有效性后,确定数据区610中出现的数据的有效性。
控制单元300反转地变换反转数据,从而确定它是否与计数数据相同,并且可根据确定结果来确定计数数据的有效性。确定计数数据的有效性的原因是计数数据应该在确定数据的有效性之前首先被确认。
然后,控制单元300可通过比较根据计数数据的预定位的数量和数据区610中出现的数据的相关位的数量来确定数据是有效的。当它们不相同时,认为数据不是有效的。
与在写入操作之后将预定值记录在与扇区相应的索引区中的情形相比,这可以减少必要操作的数量。
下面,将描述根据本发明的闪速存储器的数据处理方法。
图11示出根据本发明示例性实施例的当执行闪速存储器的数据操作时产生计数数据和反转数据的方法。
如该图所示,用户使用用户请求单元100请求预定逻辑地址上的数据操作(S110)。
控制单元300在执行数据操作之前对在数据操作中使用的数据的预定位的数量进行计数(S120),并产生描述预定位的数量的计数数据(S130)。当然,所述位可以是‘1’或‘0’。
控制单元300产生生成的计数数据的反转数据(S140)。
详细地,当用户请求数据操作时,相关数据被加载到缓冲器中,并且控制单元300对加载的数据中的预定位的数量进行计数。此时,控制单元使用计数数据再次产生反转数据。控制单元300还将产生的计数数据和反转数据加载到缓冲器中。
然后,控制单元300执行数据操作,同时分别将产生的计数数据和反转数据记录在计数区621和反转区622中(S150)。换句话说,控制单元300分别将加载到缓冲器中的数据、计数数据和反转数据记录到数据区610、计数区621和反转区622中。
将参照图12和图13更详细地描述图11中示出的根据本发明示例性实施例的产生计数数据和反转数据的方法。
当由于预定的数据操作使得数据(例如‘1001011011’)出现在数据区610中时,控制单元300对‘1’位的数量进行计数,然后将‘0110’记录在计数区621中,如图12所示。反转数据是计数数据‘0110’的一种反码,即,反转数据为‘1001’,被记录在反转区域622中。如果控制单元对‘0’位的数量计数,则如图13所示,‘0100’被记录在计数区621中,并且作为‘0100’的一种反码的‘1011’被记录在反转区622中。
图14示出了基于通过上述图11的方法记录的计数数据和反转数据确定数据区610中出现的数据的有效性的方法。
如图所示,提取单元首先分别从计数区621和反转区622中提取计数数据和反转数据(S210)。
然后,控制单元300确定提取的计数数据和反转数据是否具有反转关系(S220)。即,反转数据被反转地变换并与计数数据比较,从而确定它们是否相同。当它们相同时,确定它们具有反转关系,而当它们不同时,确定它们不具有反转关系。当计数数据和反转数据不是反转地相关时,不能确定数据区610的数据有效,因此,出现在数据区610中的数据被确定为无效。
当确定计数数据和反转数据具有反转关系时,控制单元300对数据区610中出现的数据的预定位的数量进行计数(S230)。
在步骤S240中,确定对数据区610中出现的数据的预定位的数量进行计数的数据和提取的计数数据是否相同。
当确定数据区610中出现的数据的预定位的数量和根据提取的计数数据的预定位的数量相同时,数据区610中出现的数据被确定为有效(S250)。
当确定数据区610中出现的数据的预定位的数量和根据提取的计数数据的预定位的数量不相同时,或者上述计数数据和反转数据不是反转相关时,出现在数据区610中的数据被确定为不是有效的(S260)。
在上述本发明的实施例中,‘部件’表示软件组件或硬件组件(如,现场可编程门阵列(FPGA)或专用集成电路(ASIC))。模块执行特定功能,并且可被包括在可寻址存储介质中,或者可以被配置为运行一个或多个处理器。因此,模块可包括组件(如软件组件、面向对象的软件组件、类组件和任务组件)、进程、函数、属性、过程、子程序、程序代码段、驱动器、固件、微码、电路、数据、数据库、数据结构、表、数组和参数。由模块提供的组件和特征可以被组合为更少数量的组件和特征,或者可以被分为更多数量的组件和特征。
产业上的可利用性
如上所述,根据本发明的闪速存储器的数据处理装置和方法具有如下所述的一个或多个效果。
首先,检测可能被损害的数据的精确性得到提高,即,在正在被写入或删除的进程中的数据由于电源的中断而与原始数据变得不同。
第二,由于在写入操作之后不将预定值记录在与预定逻辑地址相应的索引区中,所以减少了为了确定数据的有效性所需要的操作数量,从而增强了闪速存储器的综合性能。
尽管已经参照附图描述了根据本发明的闪速存储器的数据处理装置和方法,但是对于本领域的技术人员明显的是,在不脱离由权利要求限定的本发明的精神和范围的情况下,可以进行各种改变和变形。此外,应该理解的是,对于权利要求的范围和蕴涵的范围,从本发明的等同构思得出的任何变形和修改形式都应该包括在本发明的范围内。
Claims (14)
1.一种闪速存储器的数据处理装置,包括:
用户请求单元,用于请求使用预定逻辑地址的数据操作;
变换单元,将逻辑地址变换为物理地址;
控制单元,当执行数据操作时,将对数据的预定位的数量进行计数的计数数据记录在索引区中,以指示数据是否有效。
2.如权利要求1所述的装置,其中,控制单元产生反转数据,所述反转数据是反转后的计数数据。
3.如权利要求2所述的装置,其中,索引区包括:
计数区,所述计数数据记录在其中;
反转区,所述反转数据记录在其中。
4.一种闪速存储器的数据处理装置,包括:
提取单元,提取记录在索引区中的指示预定逻辑地址中出现的数据是否有效的数据;
控制单元,通过逻辑地址中出现的数据和提取的数据之间的关系来确定逻辑地址中出现的数据的有效性。
5.如权利要求4所述的装置,其中,所述索引区包括:
计数区,用于记录对逻辑地址中出现的数据的预定位的数量进行计数的计数数据;
反转区,用于将反转数据记录在其中,所述反转数据是反转后的计数数据。
6.如权利要求5所述的装置,其中,所述控制单元通过将反转数据进行反转变换,当反转变换后的反转数据与计数数据相同时,确定计数数据是有效的。
7.如权利要求6所述的装置,其中,当逻辑地址中出现的数据的预定位的数量与计数数据中表示的数量相应时,控制单元确定逻辑地址中出现的数据是有效的。
8.一种闪速存储器的数据处理方法,包括:
请求使用预定逻辑地址的预定数据操作;
将逻辑地址变换为物理地址;
当执行数据操作时,在索引区中记录对数据的预定位的数量进行计数的计数数据,以指示数据的有效性。
9.如权利要求8所述的方法,其中,记录所述计数数据的步骤包括生成和记录反转数据,所述反转数据是反转后的计数数据。
10.一种闪速存储器的数据处理方法,包括:
提取记录在索引区的数据,所述数据指示预定逻辑地址中出现的数据的有效性;
基于逻辑地址中出现的数据和提取的数据之间的关系,确定逻辑地址中出现的数据的有效性。
11.如权利要求10所述的方法,其中,提取记录在索引区中出现的数据的步骤包括:
提取计数数据,所述计数数据对逻辑地址中的数据的预定位的数量进行计数;
提取反转后的计数数据。
12.如权利要求11所述的方法,其中,确定逻辑地址中出现的数据的有效性的步骤包括确定计数数据的有效性。
13.如权利要求12所述的方法,其中,只有当计数数据有效时才执行确定逻辑地址中出现的数据的有效性的步骤,并且当计数数据与被反转变换后的反转的计数数据相同时确定计数数据有效。
14.如权利要求13所述的方法,其中,当逻辑地址中出现的数据的预定位的数量与根据计数数据的相关位的数量相同时,逻辑地址中出现的数据是有效的。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040095286 | 2004-11-19 | ||
KR10-2004-0095286 | 2004-11-19 | ||
KR1020040095286A KR100643287B1 (ko) | 2004-11-19 | 2004-11-19 | 플래시 메모리의 데이터 처리 장치 및 방법 |
PCT/KR2005/003851 WO2006054852A1 (en) | 2004-11-19 | 2005-11-14 | Apparatus and method for processing data of flash memory |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101061466A CN101061466A (zh) | 2007-10-24 |
CN101061466B true CN101061466B (zh) | 2010-09-08 |
Family
ID=36407364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005800393048A Active CN101061466B (zh) | 2004-11-19 | 2005-11-14 | 用于处理闪速存储器的数据的装置和方法 |
Country Status (8)
Country | Link |
---|---|
US (2) | US8015344B2 (zh) |
EP (1) | EP1812866A4 (zh) |
JP (1) | JP4902547B2 (zh) |
KR (1) | KR100643287B1 (zh) |
CN (1) | CN101061466B (zh) |
AU (2) | AU2005307231A1 (zh) |
CA (1) | CA2587724C (zh) |
WO (1) | WO2006054852A1 (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7644239B2 (en) | 2004-05-03 | 2010-01-05 | Microsoft Corporation | Non-volatile memory cache performance improvement |
US7490197B2 (en) | 2004-10-21 | 2009-02-10 | Microsoft Corporation | Using external memory devices to improve system performance |
US8914557B2 (en) * | 2005-12-16 | 2014-12-16 | Microsoft Corporation | Optimizing write and wear performance for a memory |
KR100736103B1 (ko) | 2006-06-27 | 2007-07-06 | 삼성전자주식회사 | 비휘발성 메모리, 상기 비휘발성 메모리의 데이터 유효성을판단하는 장치 및 방법 |
CN101256536B (zh) * | 2007-03-01 | 2010-05-26 | 创惟科技股份有限公司 | 闪存地址转换层*** |
KR101473344B1 (ko) * | 2007-08-24 | 2014-12-17 | 삼성전자 주식회사 | 플래시 메모리를 스토리지로 사용하는 장치 및 그 동작방법 |
KR101393622B1 (ko) | 2007-08-30 | 2014-05-13 | 삼성전자주식회사 | 멀티 비트 플래시 메모리 장치를 포함하는 시스템 및그것의 데이터 처리 방법 |
US8631203B2 (en) * | 2007-12-10 | 2014-01-14 | Microsoft Corporation | Management of external memory functioning as virtual cache |
US8495438B2 (en) * | 2007-12-28 | 2013-07-23 | Texas Instruments Incorporated | Technique for memory imprint reliability improvement |
JP4729062B2 (ja) * | 2008-03-07 | 2011-07-20 | 株式会社東芝 | メモリシステム |
US9032151B2 (en) | 2008-09-15 | 2015-05-12 | Microsoft Technology Licensing, Llc | Method and system for ensuring reliability of cache data and metadata subsequent to a reboot |
US8032707B2 (en) | 2008-09-15 | 2011-10-04 | Microsoft Corporation | Managing cache data and metadata |
US7953774B2 (en) | 2008-09-19 | 2011-05-31 | Microsoft Corporation | Aggregation of write traffic to a data store |
JP4696171B2 (ja) * | 2009-05-19 | 2011-06-08 | 富士通株式会社 | 記憶装置、データ保存方法およびデータ保存プログラム |
KR20140125985A (ko) * | 2013-04-22 | 2014-10-30 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN105653469B (zh) * | 2015-12-30 | 2018-11-02 | 深圳Tcl数字技术有限公司 | 数据写入方法和装置 |
CN107786320B (zh) | 2016-08-25 | 2021-06-22 | 华为技术有限公司 | 一种发送和接收业务的方法、装置和网络*** |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014755A (en) * | 1992-10-30 | 2000-01-11 | Intel Corporation | Method of managing defects in flash disk memories |
CN1248335A (zh) * | 1997-12-22 | 2000-03-22 | Tdk株式会社 | 闪速存储器*** |
US6374324B2 (en) * | 1998-03-18 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Flash memory array access method and device |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3840862A (en) * | 1973-09-27 | 1974-10-08 | Honeywell Inf Systems | Status indicator apparatus for tag directory in associative stores |
JPS56107399A (en) * | 1980-01-29 | 1981-08-26 | Matsushita Electric Ind Co Ltd | Parity check system |
JPS59165300A (ja) * | 1983-03-10 | 1984-09-18 | Fujitsu Ltd | メモリ障害訂正方式 |
JPH01181141A (ja) * | 1988-01-13 | 1989-07-19 | Fujitsu Ltd | メモリ誤り検出方式 |
US4980888A (en) * | 1988-09-12 | 1990-12-25 | Digital Equipment Corporation | Memory testing system |
JPH0830517A (ja) * | 1994-07-20 | 1996-02-02 | Mitsubishi Electric Corp | 計装制御装置 |
US6571361B1 (en) * | 1995-09-29 | 2003-05-27 | Kabushiki Kaisha Toshiba | Encoder and decoder |
US5708790A (en) * | 1995-12-12 | 1998-01-13 | International Business Machines Corporation | Virtual memory mapping method and system for address translation mapping of logical memory partitions for BAT and TLB entries in a data processing system |
US5875477A (en) * | 1995-12-22 | 1999-02-23 | Intel Corporation | Method and apparatus for error management in a solid state disk drive using primary and secondary logical sector numbers |
JP3489708B2 (ja) | 1996-10-23 | 2004-01-26 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JPH113284A (ja) * | 1997-06-10 | 1999-01-06 | Mitsubishi Electric Corp | 情報記憶媒体およびそのセキュリティ方法 |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
EP0926687B1 (en) * | 1997-12-22 | 2005-03-02 | STMicroelectronics S.r.l. | Self-test and correction of loss of charge errors in a flash memory, erasable and programmable by sectors thereof |
JP4146006B2 (ja) | 1998-09-28 | 2008-09-03 | 富士通株式会社 | フラッシュメモリを有する電子機器 |
US6233645B1 (en) * | 1998-11-02 | 2001-05-15 | Compaq Computer Corporation | Dynamically disabling speculative prefetch when high priority demand fetch opportunity use is high |
US6473877B1 (en) * | 1999-11-10 | 2002-10-29 | Hewlett-Packard Company | ECC code mechanism to detect wire stuck-at faults |
US6141251A (en) * | 2000-01-28 | 2000-10-31 | Silicon Storage Technology, Inc. | Non-volatile memory array having an index used in programming and erasing |
JP3750477B2 (ja) * | 2000-03-23 | 2006-03-01 | トヨタ自動車株式会社 | データ書込装置及びデータ破壊検出装置 |
US6767695B2 (en) * | 2001-01-17 | 2004-07-27 | International Business Machines Corporation | CDROM copy protection |
US7549011B2 (en) * | 2001-08-30 | 2009-06-16 | Micron Technology, Inc. | Bit inversion in memory devices |
US6977847B2 (en) | 2001-11-23 | 2005-12-20 | M-Systems Flash Disk Pioneers Ltd. | Detecting partially erased units in flash devices |
JP2004021811A (ja) * | 2002-06-19 | 2004-01-22 | Hitachi Ltd | 不揮発メモリを使用したディスク制御装置 |
US7020815B2 (en) * | 2002-08-29 | 2006-03-28 | Micron Technology, Inc. | Memory technology test apparatus |
DE60319718D1 (de) * | 2002-10-02 | 2008-04-24 | Matsushita Electric Ind Co Ltd | Steuerverfahren für eine nichtflüchtige speichereinrichtung |
KR100457812B1 (ko) | 2002-11-14 | 2004-11-18 | 삼성전자주식회사 | 플래시 메모리, 그에 따른 플래시 메모리 액세스 장치 및방법 |
JP2004265162A (ja) * | 2003-03-03 | 2004-09-24 | Renesas Technology Corp | 記憶装置およびアドレス管理方法 |
JP2004310216A (ja) * | 2003-04-02 | 2004-11-04 | Nisca Corp | 電子機器の動作制御を行うための制御装置及び自動原稿送り装置 |
-
2004
- 2004-11-19 KR KR1020040095286A patent/KR100643287B1/ko active IP Right Grant
-
2005
- 2005-11-14 EP EP05821313A patent/EP1812866A4/en not_active Withdrawn
- 2005-11-14 WO PCT/KR2005/003851 patent/WO2006054852A1/en active Application Filing
- 2005-11-14 CN CN2005800393048A patent/CN101061466B/zh active Active
- 2005-11-14 CA CA2587724A patent/CA2587724C/en active Active
- 2005-11-14 JP JP2007542897A patent/JP4902547B2/ja active Active
- 2005-11-14 AU AU2005307231A patent/AU2005307231A1/en not_active Abandoned
- 2005-11-21 US US11/283,376 patent/US8015344B2/en active Active
-
2010
- 2010-04-01 AU AU2010201333A patent/AU2010201333A1/en not_active Ceased
-
2011
- 2011-07-22 US US13/188,997 patent/US8230166B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6014755A (en) * | 1992-10-30 | 2000-01-11 | Intel Corporation | Method of managing defects in flash disk memories |
CN1248335A (zh) * | 1997-12-22 | 2000-03-22 | Tdk株式会社 | 闪速存储器*** |
US6374324B2 (en) * | 1998-03-18 | 2002-04-16 | Hyundai Electronics Industries Co., Ltd. | Flash memory array access method and device |
Also Published As
Publication number | Publication date |
---|---|
KR100643287B1 (ko) | 2006-11-10 |
US8015344B2 (en) | 2011-09-06 |
EP1812866A1 (en) | 2007-08-01 |
AU2005307231A1 (en) | 2006-05-26 |
US20110276750A1 (en) | 2011-11-10 |
CA2587724A1 (en) | 2006-05-26 |
AU2010201333A1 (en) | 2010-04-29 |
US8230166B2 (en) | 2012-07-24 |
CA2587724C (en) | 2014-05-27 |
JP4902547B2 (ja) | 2012-03-21 |
WO2006054852A1 (en) | 2006-05-26 |
CN101061466A (zh) | 2007-10-24 |
US20060112215A1 (en) | 2006-05-25 |
KR20060056440A (ko) | 2006-05-24 |
EP1812866A4 (en) | 2009-01-07 |
JP2008521123A (ja) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101061466B (zh) | 用于处理闪速存储器的数据的装置和方法 | |
US7991946B2 (en) | Apparatus using flash memory as storage and method of operating the same | |
EP0686976B1 (en) | Data management system for programming-limited type semiconductor memory and IC memory card having the data management system | |
TWI537729B (zh) | 資料儲存裝置及其資料維護方法 | |
US6256232B1 (en) | Data access method capable of reducing the number of erasing to flash memory and data patch and access device using the same | |
CN100382049C (zh) | 用于闪速存储器的数据处理设备和方法 | |
JPS5876957A (ja) | 記憶階層制御方法 | |
US6928456B2 (en) | Method of tracking objects for application modifications | |
CN111880723A (zh) | 数据储存装置与数据处理方法 | |
CN109324929B (zh) | 一种快照创建方法、装置、设备及可读存储介质 | |
TWI792534B (zh) | 以局部清理操作來進行垃圾回收的方法與相關控制器和儲存系統 | |
CN116225332A (zh) | 存储管理方法、存储装置及嵌入式芯片 | |
CN108984117B (zh) | 一种数据读写方法、介质及设备 | |
CN109783024B (zh) | 数据存储处理方法及装置 | |
CN113688096A (zh) | 存储方法、存储装置和存储*** | |
JP4747450B2 (ja) | 携帯型情報処理装置 | |
JP4888333B2 (ja) | フラッシュディスク装置 | |
JP2000330850A (ja) | フラッシュメモリ制御方法 | |
CN111966302B (zh) | 一种基于逻辑物理映射表的SPI Nand数据写入方法 | |
TW201915738A (zh) | 記憶體的資料管理方法及記憶體裝置 | |
CN113703671B (zh) | 一种数据块擦除方法及相关装置 | |
CN108932111B (zh) | 一种数据读写性能的优化方法、介质及设备 | |
JP2001318824A (ja) | フラッシュメモリのデータ管理方式およびそのプログラムを記録した記録媒体 | |
KR19980058180A (ko) | 압축데이타 저장방법 | |
JPH04165543A (ja) | 電子フアイリング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |