CN101055706A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101055706A
CN101055706A CNA2007100960203A CN200710096020A CN101055706A CN 101055706 A CN101055706 A CN 101055706A CN A2007100960203 A CNA2007100960203 A CN A2007100960203A CN 200710096020 A CN200710096020 A CN 200710096020A CN 101055706 A CN101055706 A CN 101055706A
Authority
CN
China
Prior art keywords
signal
voltage
display device
electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100960203A
Other languages
English (en)
Inventor
申暻周
蔡钟哲
尹珠爱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101055706A publication Critical patent/CN101055706A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0833—Several active elements per pixel in active matrix panels forming a linear amplifier or follower
    • G09G2300/0838—Several active elements per pixel in active matrix panels forming a linear amplifier or follower with level shifting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0871—Several active elements per pixel in active matrix panels with level shifting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种显示装置，包括具有第一栅电极、源电极和漏电极、在源电极和漏电极之间形成的沟道区、以及第二栅电极的开关元件。第二栅电极通过沟道区从第一栅电极电隔离，并根据第一栅电极的控制时间段将不同控制电压施加到第二栅电极。根据开关元件的导通/截止状态将不同控制电压施加到第二栅电极，从而增加沟道区中的导通电流以及将沟道区中的截止(泄露)电流最小化。

Description

显示装置
技术领域
本发明涉及一种包括具有增强电特性的驱动元件的显示装置。
背景技术
通常，平板显示装置包括液晶显示LCD板、门驱动电路和数据驱动电路。液晶显示板包括阵列基底(substrate)、滤色器基底和液晶层。阵列基底包括多根门控线、多根数据线、多个开关元件和电连接到每个开关元件的多个像素。滤色器基底与阵列基底相对。液晶层布置在阵列基底和滤色器基底之间。门驱动电路给门控线施加门控信号。数据驱动电路给数据线施加数据信号。具体地，包括多个开关元件的门驱动电路可以直接在阵列基底的***区中形成，从而减小LCD装置大小。因此，LCD装置在像素区和***区中都具有开关元件。当TFT开关元件具有非晶硅半导体层时，由于线路电阻有可能出现信号延迟或衰减。这种TFT的导通电流小于具有单个或多个晶体硅半导体层的TFT的导通电流。解决这些问题的尝试已经采取了加宽半导体层的沟道宽度或减小半导体层的沟道长度。由于导通电流和截止时的漏电流两者都增加，所以这设计具有有限效用。
发明内容
本发明提供一种包括具有增强电特征的驱动元件的显示设备，其中增强的电特性是增加的导通电流和最小化的截止电流。在根据本发明的示例显示装置中，该显示装置包括第一栅电极、源电极、漏电极、在源电极和漏电极之间形成的沟道区、以及通过该沟道区从第一栅电极电隔离的第二栅电极。根据第一栅电极的控制时间段将不同控制电压施加到第二栅电极。
另外，第二栅电极可以包括透明导电材料，并且该透明导电材料可以包括ITO或IZO。此外，沟道区可以包括非晶硅层。
根据本发明的示例实施例，当将导通电压施加到第一栅电极时，将具有与导通电压相反极性的第一控制电压施加到第二栅电极。当将截止电压施加到第一栅电极时，第二栅电极电连接到浮动电极。
根据本发明的另一示例实施例，当将导通电压施加到第一栅电极时，将具有与导通电压相反极性的第一控制电压施加到第二栅电极，而在将截止电压施加到第一栅电极时，将具有地电压的第二控制电压施加到第二栅电极。
根据本发明的又一示例实施例，在将导通电压施加到第一栅电极的期间，将具有与导通电压相同极性的第一控制电压施加到第二栅电极，而在将截止电压施加到第一栅电极的期间，可以将第二栅电极电连接到浮动电极。
根据本发明的再一示例实施例，在将导通电压施加到第一栅电极的期间，将具有与导通电压相同极性的第一控制电压施加到第二栅电极，而在将截止电压施加到第一栅电极的期间，可以将具有地电压的第二控制电压施加到第二栅电极。
在根据本发明的示例显示装置中，显示装置包括：上拉电路，用于在上拉时间段输出第一输出电压；下拉电路，用于在下拉时间段输出第二输出电压；输出端子，电连接到上拉电路和下拉电路，用于将第一输出电压和第二输出电压传送到显示区；以及电流控制电路，用于在上拉时间段和下拉时间段中控制上拉电路的电流。显示装置可以包括具有包括上拉时间段和下拉时间段的运动时间段的驱动电路。
上拉电路可以包括电连接到第一电压源的源电极、电连接到输出端子的漏电极、在源电极和漏电极之间形成的沟道区、用于通过上拉信号控制沟道的电流状态的第一栅电极、和通过沟道区从第一栅电极电隔离且电连接到电流控制电路的第二栅电极。
另外，第二栅电极可以包括透明导电材料，且在权利要求12中，透明导电材料可以包括ITO或IZO。
沟道区可以包括非晶硅层。
电流控制电路可以在上拉时间段中将第一控制电压施加到第二栅电极，以及在下拉时间段中将不同于第一控制电压的第二控制电压施加到第二栅电极。
另外，电流控制电路可以包括第一控制电压源、第二控制电压源、和控制电压源选择电路，该控制电压源选择电路根据运动时间段选择在第二栅电极和第一与第二控制电压源中的一个之间的电连接。
此外，控制电压源选择电路由上拉信号导通，由在导通状态中电连接第一电压源和第二栅电极和下拉信号的第一开关元件导通，并且可以包括在导通状态中电连接第二控制电压源和第二栅电极的第二开关元件。
另外，第一开关元件可以包括电连接到第一控制电压源的源电极、电连接到第二栅电极的漏电极、和包括将上拉信号施加到的栅电极的第一薄膜晶体管。第二开关元件可以包括电连接到第二控制电压源的源电极、电连接到第二栅电极的漏电极、和包括将下拉信号施加到的栅电极的第二薄膜晶体管。
第一控制电压源可以提供具有与上拉信号的导通电压相反极性的电压、或者可以提供具有与上拉信号的导通电压相同极性的电压。
另外，下拉电路可以包括薄膜晶体管，该薄膜晶体管具有电连接到第二输出电压源的源电极、电连接到输出端子的漏电极、在源电极和漏电极之间形成的沟道区、以及通过下拉电流控制沟道的电流状态的栅电极。
在上述示例实施例中，下拉信号可以具有与上拉信号相反的极性。
另外，第二控制电压源可以提供地电压、或者可以是浮动电极。
此外，第一输出电压源可以产生具有比上拉时间段较短的时间段的时钟，在这种情况下，该时钟可以在上拉时间段中输出高信号。在该示例实施例中，第一输出电压可以是时钟中的高信号，并且可以连接到在显示区上形成的门控线。
附图说明
本发明的上述和其它属性和优点将从结合附图阅读下面描述变得更加明显，在附图中：
图1是图示根据本发明的示例实施例的液晶显示装置的方框图；
图2是图示根据本发明的开关元件和电路控制部分的方框图；
图3是图示根据本发明的具有一个电流控制电压源的驱动部分的方框图；
图4是图示根据第一示例实施例的驱动部分的电路图；
图5是图示根据第一示例实施例的像素开关元件和电流控制电路的电路图；
图6是图示根据本发明的具有两个电流控制电压源的驱动部分的电路图；
图7是图示根据第二示例实施例的驱动部分的电路图；
图8是图5中的驱动元件的输入和输出信号的时序图；
图9是图示根据第二示例实施例的像素开关元件和电流控制电路的电路图；
图10是根据本发明的实施图2中的方框图的电路图；
图11是图示图10中的驱动元件的输入和输出信号的时序图；
图12是图示图6中的驱动部分的布置的平面视图；
图13是沿着图12中的驱动电路的线X-X’的剖面图；以及
图14A到14C是概略地图示根据本发明的示例实施例的上拉电路的驱动原理的正视图。
具体实施方式
此后，将参考附图详细地解释本发明。图1是图示根据本发明的示例实施例的液晶显示装置的方框图。
参考图1，根据示例实施例，显示装置包括LCD显示板300、具有门驱动元件400和数据驱动元件500的驱动元件、电连接到数据驱动元件500的灰度电压生成部分(gray scale voltage generating part)800、用于控制门驱动元件400和数据驱动元件500的信号控制部分600。LCD板300包括用于显示图像的具有多个像素的像素区、和除像素区之外的非显示区。
LCD板300包括多根信号线，多个像素PX电连接到所述信号线并以矩阵形状排列。另外，LCD板300可以包括彼此面对的下基底和上基底、和布置在下基底和上基底之间的液晶层。
开关元件Q是具有三个端子的元件，诸如布置在下基底中的TFT。开关元件的控制端子电连接到门控线GL，开关元件的输入端子电连接到数据线DL，开关元件的输出端子电连接到液晶电容器Clc和固定电容器Cst。参考图1，开关元件Q循序连接到同一行的相邻像素PX的不同数据线D1～Dm。
灰度电压生成部分800产生与像素PX的透射率相关的一对灰度电压组(或基准灰度电压组)。第一组相对于公用电压Vcom具有正电压，而第二组具有负电压。
门驱动元件400电连接到LCD板300的门控线G1～Gn，并将门控信号施加到门控线G1～Gn。门控信号对应于门导通电压Von和门截止电压Voff的组合。
门驱动元件500电连接到数据线D1～Dm，用于从灰度电压发生部分800选择灰度电压，并将所选择的灰度电压作为数据信号施加到数据线D1～Dm。然而，当灰度电压发生部分800不提供对应于全部灰度的所有电压而只提供一些基准灰度电压时，数据驱动元件500将基准灰度电压划分成全部灰度电压并从全部灰度电压中选择数据信号。
信号控制部分600控制诸如门驱动元件400、数据驱动元件500等的驱动元件。
每个驱动元件400、500、600和800可以直接安装在LCD板300的非显示区上作为至少一个集成电路芯片(COG)。可选择地，每个驱动元件400、500、600和800可以安装在附在LCD板300上的柔性印刷电路膜(未示出)上作为薄膜封装(tape carrier package)(TCP)。可选择地，每个驱动元件400、500、600和800可以安装在另一印刷电路板(未示出)上。可选择地，可以将这些驱动元件400、500、600和800与信号线G1～Gn、D1～Dm、TFT开关元件Q等一起集成在LCD板组件300中。另外，驱动元件400、500、600和800可以集成到单个芯片中。
图2是图示根据本发明的开关元件和电流控制部分的方框图。
TFT 200包括源电极220、漏电极230、在源电极和漏电极之间形成的沟道区(未示出)、第一栅电极210、和第二栅电极240。第一栅电极210根据施加到第一控制电压Vg的门电压来控制沟道区的电流。第二栅电极240从第一栅电极隔离。第二控制电压Vg’施加到第二栅电极240。第一控制Vg具有对应于TFT 200的导通电压的高电平Vg_H和对应于其截止电压的低电平Vg_L。第二控制电压Vg’施加到第二栅电极240并控制TFT 200的沟道电流。
图3是图示根据本发明的具有电流控制电压源的驱动部分的方框图。门驱动元件包括上拉电路410、电流控制部分和下拉电路420。当将上拉信号作为第一开关信号施加到上拉电路410时，上拉电路410操作。当将上拉信号施加到电流控制部分时，电流控制部分操作，从而电流控制部分将电流控制电压施加到上拉电路。当将下拉信号施加到下拉电路420时，下拉电路420操作。下拉信号是具有不同于上拉信号的相位的相位的第二开关信号。
上拉电路410和下拉电路420每一个分别连接到两个输入端子V1、Vup、V2、Vdown和输出驱动控制电压的公共输出端子Vout。
上拉电路410电连接到上拉信号输入端子Vup，下拉电路420电连接到下拉信号输入端子Vdown。从上拉信号输入端子Vup施加的上拉信号控制上拉电路410的开关动作。从下拉信号输入端子Vdown施加的下拉信号控制下拉电路420的开关动作。上拉电路410和下拉电路420的每个输入端子V1和V2电连接到彼此不同的第一信号源和第二信号源。
在由上拉信号Vup确定的导通时间段期间，上拉电路410将来自第一输入端子V1的信号输出到输出端子Vout。然后，上拉电路410利用来自被上拉信号驱动的电流控制部分的信号来控制沟道电路。输出端子Vout上的驱动电压驱动显示板的门极。在下拉信号Vdown的导通时间段期间，下拉电路420将出现在输入端子V2上的、来自第二信号源的信号施加到输出端子Vout。根据示例实施例，可以将产生时钟信号的电压源用作第一信号源，可以将DC电压源用作第二信号源。
根据示例实施例，上拉信号和下拉信号具有诸如180°的相差。在示例实施例中，当上拉和下拉信号中的一个是导通电平时，另一个时截止电平。当上拉电路410通过上拉信号导通时，电路410将第一信号源电压输出到输出端子Vout。此时，下拉电路420通过下拉信号截止并且不操作。当下拉电路420通过下拉信号导通时，电路420将第二信号源输出到输出端子Vout。此时，上拉电路410不被上拉信号操作。例如，当上拉电路410将第一信号源电压输出到输出端子时，下拉电路420不操作并且因此对输出端子Vout的输出不起作用。相反，当下拉电路420将第二信号源电压输出到输出端子Vout时，上拉电路410不操作并且因此对输出端子Vout的输出不起作用。
电流控制部分430连接到电流控制端子Vcon1、上拉信号输入端子Vup和上拉电路410。电流控制信号施加到电流控制端子Vcon1。电流控制部分430通过上拉信号Vup导通并且将来自电流控制端子Vcon1的电流控制信号施加到上拉电路410，从而控制到输出端子Vout的流动。
根据示例实施例，显示装置的门驱动元件可以包括TFT。参考图4，将如下详细解释根据本示例实施例的包括多个TFT的门驱动元件的多个元件。
上拉电路包括具有源电极、漏电极、沟道区、第一栅电极和第二栅电极1110的TFT 1100。源电极电连接到第一输入端子V1。漏电极电连接到输出端子Vout。沟道区形成于源电极和漏电极之间。第一栅电极电连接到上拉信号输入端子Vup，用于控制沟道区的电流状态，其中第一控制电压施加到该上拉信号输入端子Vup作为上拉信号。第二栅电极1110通过沟道区从第一栅电极电隔离，并且根据第一控制电压的操作时间段，将不同的第二控制电压施加到第二栅电极1110。上拉TFT 1100的沟道区包括半导体层，并且可以优选地包括与像素区的开关元件Q相同的半导体层。在这种情况下，当像素区的开关元件Q是多晶半导体层时，上拉TFT 1100还包括具有多晶半导体层的沟道区。
当像素区的开关元件Q包括非晶硅半导体层时，上拉TFT 1100还包括具有多晶半导体层的沟道区。然而，上拉TFT 1100的沟道区中的半导体层的形成工艺可能不同于像素区的开关元件Q的半导体层的形成工艺，因此，沟道区和开关元件Q之间的半导体层的晶化状态可能彼此不同。
第二栅电极1110可以包括导电材料。可以用于第二栅电极1110的材料示例可以包括金属、金属氧化物等。优选地，第二栅电极1110可以包括透明导电材料。可以用于第二栅电极1110的材料示例可以包括氧化铟锡(ITO)、氧化铟锌(IZO)等。
下拉电路包括多于一个具有源电极、漏电极、栅电极和沟道区的TFT1200。源电极电连接到第二输出端子V2。漏电极电连接到作为上拉电路的漏电极的输出端子Vout。栅电极电连接到下拉信号输入端子Vdown。将第三控制信号施加到下拉信号输入端子Vdown。第三控制信号是具有与施加到第一栅电极的第一控制电压不同的相位的下拉信号。沟道区形成于源电极和漏电极之间。下拉TFT 1200的沟道区包括半导体层，下拉TFT 1200中半导体层的形成工艺和晶化状态与上面关于上拉TFT 1100解释的相同。
电流控制部分包括至少一个开关元件。开关元件可以包括TFT。根据示例实施例，控制开关元件包括具有栅电极、源电极和沟道区的TFT。栅电极电连接到第一控制电压施加到的上拉信号输入端子Vup，用于以与第一栅电极相同的操作时间段来操作。源电极电连接到电流控制端子Vcon1，电流控制信号施加到源电极。沟道区形成于漏电极和源电极之间。电流控制TFT 1300的漏电极电连接到上拉TFT 1100的第二栅电极1110。由于上拉信号Vup施加到电流控制TFT 1300的栅电极，所以TFT 1300的操作时间段与上拉TFT1100的操作时间段相同。
已经在上面示例实施例中解释了门驱动元件，但是根据本发明的驱动元件，该驱动元件不仅可以包括门驱动元件还可以包括数据驱动元件、显示板的像素驱动元件等。
例如，当像素区的开关元件Q包括第二栅电极时，示例实施例可以用于控制第二栅电极的电压。
参考图5，TFT 1100对应于像素区的开关元件Q，第一信号对应于通过数据线施加的数据电压。TFT 1100的漏电极电连接到像素电极。通过门控线施加的门控信号用作第一开关信号，电流控制信号Vcon1时间段性地通过开关元件1300施加到TFT 1100，用于控制电流。在这种情况下，电流控制部分430在显示板的***区中形成。
图6是图示根据本发明的具有两个电流控制电压源的驱动部分的方框图。
参考图6，如下根据另一示例实施例解释门驱动元件的方框图。
上拉电路410和下拉电路420与上一示例实施例相同。电流控制部分430电连接到电流控制信号施加到的电流控制端子Vcon1和Vcon2。上拉信号施加在输入端子Vup处，下拉信号施加在输入端子Vdown处。电流控制部分430连接到上拉电路410。当电流控制部分430通过上拉信号Vup或通过下拉信号Vdown导通时，它分别将来自第一和第二电流控制端子Vcon1和Vcon2的第一和第二电流控制信号施加到上拉电路410。以这种方式，电流控制部分430控制上拉电路410施加到输出端子Vout的输出电流。
图7是图示根据本发明第二示例实施例的驱动部分的电路图。
参考图7，根据示例实施例将包括TFT的门驱动元件描述如下。该上拉电路和下拉电路的形式与图4中图示的示例实施例相同。优选地，电流控制部分包括两个或多个控制开关元件，开关元件可以包括TFT。第一电流控制TFT包括具有栅电极、源电极、漏电极和沟道区的TFT 1300。栅电极电连接到第一控制电压施加到的上拉信号输入端子Vup，用于以与第一栅电极相同的操作时间段来操作。源电极电连接到第一电流控制信号施加到的第一电流控制端子Vcon1。漏电极电连接到上拉TFT的第二栅电极，用于输出第一电流控制信号。沟道区形成于源电极和漏电极之间。
第二电流控制TFT可以包括具有栅电极、源电极、漏电极和沟道区的TFT1400。栅电极电连接到下拉信号作为第二开关信号施加到的的下拉信号输入端子Vdown，用于以与下拉TFT的栅电极相同的操作时间段来操作。源电极电连接到第二电流控制端子Vcon2，且第二电流控制信号施加到第二电流控制端子Vcon2。漏电极电连接到上拉TFT的第二栅电极，用于输出第二电流控制信号。沟道区形成于源电极和漏电极之间。
当电流控制部分中的TFT的沟道导通时，第一电流控制信号经由第一电流控制端子Vcon1施加到第二栅电极，以增加沟道电流。当电流控制部分中的TFT的沟道截止时，第二电流控制信号经由第二电流控制端子Vcon2施加到第二栅电极，以最小化沟道电流(泄露电流)。
将解释关于根据第二栅电极控制沟道电流的原理和试验结果如下。第一电流控制TFT 1300和第二电流控制TFT 1400的漏电极是公共节点N，并且电连接到上拉TFT 1100的第二栅电极。上拉信号施加到第一电流控制TFT1300的栅电极，下拉信号施加到第二电流控制TFT 1400的栅电极。因此，第一电流控制TFT 1300的操作时间段与上拉TFT 1100的操作时间段相同，第二电流控制TFT 1400的操作时间段与下拉TFT 1200的操作时间段相同。
根据示例实施例，产生时钟信号的电压源可以用作第一信号源，DC电压源可以用作第二信号源。另外，第二信号源可以电连接到第二电流控制端子Vcon2且可以用作第二电流控制信号。
已经在示例实施例中解释了示范性的门驱动单元。然而，本发明的驱动单元并不限于门驱动单元，且可以用于数据驱动单元、显示板的像素驱动单元等。
例如，当像素区的开关元件Q包括第二栅电极时，示例实施例可以用于控制第二栅电极的电压。参考图9，TFT 1100对应于像素区的开关元件Q，第一信号对应于通过数据线施加的数据电压，TFT 1100的漏电极电连接到像素电极。通过门控线施加的门控信号用作第一开关信号。与门控信号具有相反相位的信号用作第二开关信号。在这种情况下，电流控制部分430在***区中形成。
根据示例实施例，将参考图6到8详细解释具有四个具有N型半导体层的TFT的驱动元件的操作。
根据示例实施例，所有TFT 1100、1200、1300和1400可以利用N型半导体层形成，因此由正电压导通。上拉信号Vup具有与下拉信号Vdown相反的相位。例如，当上拉信号Vup是截止电平时，下拉信号Vdown是导通电平(此后，被称为下拉时间段)，而当上拉信号Vup是导通电平时，下拉信号Vdown时截止电平(此后，被称为上拉时间段)。
当第一TFT 1300和上拉TFT 1100在上拉时间段中通过上拉信号导通时，时钟信号施加到漏电极，且时钟信号通过输出端子Vout输出。在这种情况下，时钟信号是通过第一输入端子V1施加到上拉TFT 1100的源电极的第一信号源。由于下拉TFT 1200在上拉时间段中保持截止状态，所以电压信号不通过输出端子Vout输出。在这种情况下，电压信号是施加到第二输入端子V2的第二信号源。由于在上拉时间段中第一TFT 1300是导通状态，所以施加到第一电流控制端子Vcon1的第一控制电压经由第一TFT 1300的源电极和漏电极施加到上拉TFT 1100的第二栅电极1110，从而第一控制电压增加上拉TFT1100的源电极和漏电极的电流。
可选择地，根据示例实施例，由于第二TFT 1400在上拉时间段中是截止状态，所以通过第二电流控制端子Vcon2施加的第二控制电压不施加到上拉TFT 1100的第二栅电极1110。
当第一TFT 1300和上拉TFT 1100在下拉时间段中由上拉信号截止时，通过第一输入端子V1施加到上拉TFT 1100的源电极的第一信号源不施加到漏电极，从而第一信号源不通过输出端子Vout输出。由于下拉TFT 1200在上拉(下拉)时间段中保持导通状态，所以施加到第二输入端子V2的第二信号源的电压信号经由下拉TFT 1200的源电极和漏电极通过输出端子Vout输出。由于第一TFT 1300在下拉时间段中是截止状态，所以施加到第一电流控制端子Vcon1的第一控制电压不施加到上拉TFT 1110的第二栅电极1110，从而第一控制电压不增加上拉TFT 1100的源电极和漏电极的电流。
可选择地，根据示例实施例，由于第二TFT 1400在上拉时间段中是导通状态，所以通过第二电流控制端子Vcon2施加的第二控制电压施加到上拉TFT 1100的第二栅电极1110。然而，当不超过阈电压Vth的正(+)电压或负(-)电压施加到第二栅电极1110时，上拉TFT 1100不导通，从而通过第一输入端子施加的第一信号电压对输出不起作用。
在示例实施例中，已经解释了包括诸如TFT的开关元件的电流控制部分，但是电流控制部分可以包括产生脉冲信号的功率源。例如，在图2中的电流控制部分中，当产生具有图8中最后一个时序图的波形的脉冲信号的功率源电连接到第二栅电极时，有可能进行与示例实施例相同的电流控制。
另外，在示例实施例中电流控制信号的时间段与第一开关信号的时间段相同，但是第一开关信号的时间段可以不同于电流控制信号的时间段。
图10是根据本发明的、实施图2中的方框图的电路图，图11是图示图10中的驱动元件的输入信号和输出信号的时序图。
参考图10和11，当具有比第一开关信号Vg1的导通时间段t1较短的导通时间段t2的信号Vg2施加到第一电流控制TFT 1300的栅电极、并且具有与信号2相反相位的信号Vg3施加到第二电流控制TFT 1400的栅电极时，第一电流控制信号所需的施加时间变得小于图6中的示例实施例。在这种情况下，信号Vg2和Vg3可以与第一控制信号分离地产生，施加到电流控制TFT 1300和1400的栅电极，或者可以通过修改第一开关信号的专用元件产生。
另外，在示例实施例中，已经解释了通过在上拉TFT中形成第二栅电极来控制沟道电流，但是还可以通过在下拉TFT中形成第二栅电极来控制沟道电流。
例如，图6和7中示出的示例实施例，电连接到公共节点的第二栅电极可以在下拉TFT中形成。
根据本发明的驱动电路，可以在显示装置的***区中形成驱动电路。将参考图12和13解释驱动电路的结构。
图12是图示图6中的驱动部分的布置的俯视图，图13是沿着图12中的驱动电路的线X-X’的截面图。
首先，上拉TFT的结构如下。栅电极1120和门控信号线在诸如玻璃等的透明基底1600上形成。半导体层1150在栅电极1120和源电极1130与漏电极1140之间形成。门极隔离层1160在栅电极1120和半导体层1150之间形成。上拉TFT的第二栅电极1110通过诸如氮化硅等的保护层1170从源电极1130与漏电极1140电隔离。上拉TFT的第二栅电极1110通过保护层1170的第一接触孔1810电连接到第一控制TFT和第二控制TFT的漏电极。
根据本发明的输出端子，由于利用与栅电极1120相同的层来形成门驱动元件的输出端子1500，所以上拉TFT和下拉TFT的漏电极和门控线通过诸如ITO或IZO的线层1900彼此连接。线层1900形成在电连接到漏电极并露出公共端子1140的第二接触孔1820、和露出输出端子1500的第三接触孔1830之上。
根据本发明的示例实施例，将参考图14A到14C解释上拉TFT的驱动原理。
图14A到14C是概略地图示根据本示例实施例的上拉电路的驱动原理的正视图。
如图14A所示，当上拉TFT具有N型半导体层且高于阈电压的正电压施加到栅电极时，使对应于载流子数目的电子进入到栅电极，从而形成要充以电流的沟道。如图14B所示，当半导体层夹在彼此隔离的两个栅电极之间时，正电压施加到第一栅电极，同时负电压施加到第二栅电极，使电子向第一栅电极运动，因此更多电子可以通过沟道。可选择地，如图14C所示，当正电压施加到第二栅电极时，使电子向第二栅电极方向的半导体层运动，因此形成要充以电流的第二沟道。
因此，当任意电压(不考虑极性)施加到第二栅电极且导通电压施加到第一栅电极时，可以达到增加沟道电流的效果。根据上述机制，尽管将截止电压施加到第一栅电极，但是当任意电压施加到第二栅电极时，半导体层充以电流。
已经描述了N型TFT，但是P型TFT除了施加到第一栅电极的导通电压和截止电压反相之外，具有相同的操作原理。
为了使截止状态中的半导体层电流最小化，第二栅电极需要接地或浮置。因此，当上拉TFT处于截止状态中时，可以通过将第二栅电极连接到浮动电极或地功率源来使半导体层的泄露电流最小化。优选地，设计浮动电极具有足够空间，使得感应到第二栅电极的电荷可以再散开。
根据上面解释的本发明，根据开关元件的导通或截止状态将不同控制电压施加到第二栅电极，从而沟道区的导通电路可以增加以及沟道区的截止电流可以最小化。因此，显示装置可以更高效地操作。尽管已经描述了本发明的示例实施例及其优点，但是应该注意在不偏离本发明的精神和范围的条件下这里可以作出各种变化、替换和变更。

Claims (34)

1.一种显示装置，其包括：
薄膜晶体管(TFT)，包括：接收第一信号的源电极、电连接到驱动电压输出端子的漏电极、接收具有固定时间段的第一开关电压的第一栅电极、在源电极和漏电极之间形成的沟道区、和从所述第一栅电极电隔离的第二栅电极；以及
电流控制部分，根据所述时间段将电流控制信号施加到所述第二栅电极。
2.如权利要求1所述的显示装置，其中所述电流控制部分包括第一开关元件，该第一开关元件包括：
源电极，接收第一电流控制信号；
漏电极，电连接到所述第二栅电极用于输出所述第一电流控制信号；以及
栅电极，接收第一开关电压。
3.如权利要求2所述的显示装置，还包括第二开关元件，该第二开关元件包括：
源电极，接收第二电流控制信号；
漏电极，电连接到驱动电压输出端子；以及
栅电极，接收第二开关电压，该第二开关电压具有与所述第一开关电压相反的相位。
4.如权利要求3所述的显示装置，其中所述第二栅电极包括透明导电材料。
5.如权利要求4所述的显示装置，其中所述沟道区包括非晶硅层。
6.如权利要求5所述的显示装置，其中所述第二电流控制信号是地电压。
7.如权利要求2所述的显示装置，其中所述电流控制部分还包括第二开关元件，该第二开关元件包括：
源电极，接收第二电流控制信号；
漏电极，电连接到所述第二栅电极，用于输出所述第二电流控制信号；以及
栅电极，接收第二开关电压，该第二开关电压具有与所述第一开关电压相反的相位。
8.如权利要求7所述的显示装置，其中所述第二栅电极包括透明导电材料。
9.如权利要求8所述的显示装置，其中所述沟道区包括非晶硅层。
10.如权利要求9所述的显示装置，其中所述第二电流控制信号是地电压。
11.如权利要求10所述的显示装置，其中在显示区中形成所述TFT，在***区中形成所述电流控制部分。
12.如权利要求11所述的显示装置，还包括：
门控线，电连接到所述TFT的栅电极；
数据线，电连接到所述TFT的源电极；以及
像素电极，电连接到所述TFT的漏电极，
其中所述第一开关电压是施加到所述门控线的门控电压。
13.如权利要求12所述的显示装置，其中所述第一信号是施加到所述数据线的数据电压。
14.如权利要求13所述的显示装置，还包括开关元件，该开关元件包括：
源电极，第二信号施加到该源电极；
漏电极，电连接到所述驱动电压输出信号；以及
栅电极，接收所述第二开关电压。
15.如权利要求14所述的显示装置，其中所述第二栅电极包括透明导电材料。
16.如权利要求15所述的显示装置，其中所述沟道区包括非晶硅层。
17.如权利要求16所述的显示装置，其中所述第二电流控制信号是地电压。
18.如权利要求14所述的显示装置，其中在***区中形成所述TFT和所述电流控制部分。
19.如权利要求18所述的显示装置，还包括：
门控线；
数据线，基本上垂直于所述门控线；以及
像素电极，形成在所述门控线和所述数据线彼此交叉的区域中，
其中所述输出端子电连接到所述门控线，用于将门控电压施加到所述门控线。
20.如权利要求19所述的显示装置，其中所述第一信号是所述门控电压的导通电压。
21.如权利要求19所述的显示装置，其中所述第二信号是所述门控电压的截止电压。
22.一种包括驱动部分的显示装置，该驱动部分包括：
信号控制部分，用于处理控制信号，所述控制信号处理显示信号和开关像素；
上拉电路，用于从所述信号控制部分接收所述控制信号并输出上拉部分中的信号；
下拉电路，用于从所述信号控制部分接收所述控制信号并输出下拉部分中的信号；以及
电流控制部分，用于控制所述上拉电路的电流。
23.如权利要求22所述的显示装置，其中所述上拉电路包括TFT，该TFT包括：
源电极，接收第一信号；
漏电极，电连接到驱动电压输出端子；
第一栅电极，接收第一开关电压，该第一开关电压具有固定时间段；
沟道区，在所述源电极和所述漏电极之间形成；以及
第二栅电极，从所述第一栅电极电隔离。
24.如权利要求23所述的显示装置，其中所述电流控制部分将电流控制信号施加到所述第二栅电极，所述电流控制信号具有基本上与所述第一开关电压相同的时间段。
25.如权利要求24所述的显示装置，其中所述电流控制部分包括开关元件，该开关元件包括：
源电极，接收第一电流控制信号；
漏电极，电连接到所述第二栅电极，用于输出所述第一电流控制信号；以及
栅电极，接收所述第一开关电压。
26.如权利要求25所述的显示装置，其中所述下拉电路还包括TFT，该TFT包括：
源电极，接收第二信号；
漏电极，电连接到所述驱动电压输出端子；
栅电极，接收第二开关电压，所述第二开关电压具有与所述第一开关电压相反的相位。
27.如权利要求26所述的显示装置，其中所述电流控制部分包括开关元件，该开关元件包括：
源电极，接收第二电流控制信号；
漏电极，电连接到所述第二栅电极，用于输出所述第二电流控制信号；以及
栅电极，接收所述第二开关电压。
28.如权利要求27所述的显示装置，其中所述第二栅电极包括透明导电材料。
29.如权利要求28所述的显示装置，其中所述沟道区包括非晶硅层。
30.如权利要求29所述的显示装置，其中所述第二电流控制信号是地电压。
31.如权利要求30所述的显示装置，其中所述驱动部分在***区中形成。
32.如权利要求31所述的显示装置，还包括：
门控线；
数据线，基本上垂直于所述门控线；以及
像素电极，在所述门控线和所述数据线彼此交叉处形成该像素电极，
其中所述输出端子电连接到所述门控线并将所述门控电压施加到所述门控线。
33.如权利要求32所述的显示装置，其中所述第一信号是所述门控电压的导通电压。
34.如权利要求33所述的显示装置，其中所述第二信号是所述门控电压的截止电压。
CNA2007100960203A 2006-04-10 2007-04-10 显示装置 Pending CN101055706A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060032296A KR20070101033A (ko) 2006-04-10 2006-04-10 신호 구동 소자 및 이를 포함하는 표시 장치
KR32296/06 2006-04-10

Publications (1)

Publication Number Publication Date
CN101055706A true CN101055706A (zh) 2007-10-17

Family

ID=38574306

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100960203A Pending CN101055706A (zh) 2006-04-10 2007-04-10 显示装置

Country Status (4)

Country Link
US (1) US8089445B2 (zh)
JP (1) JP5059471B2 (zh)
KR (1) KR20070101033A (zh)
CN (1) CN101055706A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450900B1 (ko) * 2008-04-11 2014-10-14 엘지디스플레이 주식회사 표시장치
CN102386236B (zh) 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
CN102751295B (zh) 2009-07-18 2015-07-15 株式会社半导体能源研究所 半导体装置与用于制造半导体装置的方法
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI805306B (zh) * 2011-08-29 2023-06-11 日商半導體能源研究所股份有限公司 半導體裝置
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
TWI654614B (zh) 2013-07-10 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102478470B1 (ko) 2015-06-25 2022-12-19 삼성디스플레이 주식회사 박막 트랜지스터 기판, 및 유기 발광 표시 장치
KR102481068B1 (ko) 2016-01-04 2022-12-27 삼성디스플레이 주식회사 표시장치
KR102465003B1 (ko) 2016-01-04 2022-11-10 삼성디스플레이 주식회사 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970009143A (ko) 1995-07-29 1997-02-24 배순훈 전화원격조정용기기의 다중 접속 장치 및 방법
US5949398A (en) * 1996-04-12 1999-09-07 Thomson Multimedia S.A. Select line driver for a display matrix with toggling backplane
JPH11327490A (ja) * 1998-05-20 1999-11-26 Yunisutec:Kk 表示装置
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP3997636B2 (ja) * 1998-12-16 2007-10-24 カシオ計算機株式会社 表示装置
JP2002033481A (ja) 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
US7642573B2 (en) * 2004-03-12 2010-01-05 Hewlett-Packard Development Company, L.P. Semiconductor device
US20060068532A1 (en) * 2004-09-28 2006-03-30 Sharp Laboratories Of America, Inc. Dual-gate thin-film transistor
US20050248515A1 (en) * 2004-04-28 2005-11-10 Naugler W E Jr Stabilized active matrix emissive display

Also Published As

Publication number Publication date
JP5059471B2 (ja) 2012-10-24
KR20070101033A (ko) 2007-10-16
US8089445B2 (en) 2012-01-03
US20070235803A1 (en) 2007-10-11
JP2007279748A (ja) 2007-10-25

Similar Documents

Publication Publication Date Title
CN101055706A (zh) 显示装置
CN1213393C (zh) 图像显示装置
CN1308906C (zh) 液晶显示装置
US10356858B2 (en) MicroLED display panel
CN1231792C (zh) 显示装置
CN1129888C (zh) 电光转换装置以及电子设备
CN1239945C (zh) 液晶显示装置
CN1284131C (zh) 驱动电路、光电装置及其驱动方法
CN1286078C (zh) 显示装置及使用该装置的便携式终端装置
US20130088478A1 (en) Driving device, display apparatus having the same and method of driving the display apparatus
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN101078845A (zh) 显示器件
CN101075407A (zh) 有机发光显示器的像素电路
CN1576974A (zh) 液晶显示装置
CN1825414A (zh) 液晶显示器及其驱动方法
US10529701B2 (en) MicroLED display panel
CN1174280C (zh) 液晶显示装置及使用它的电子装置
CN1940658A (zh) 液晶显示器及其制造方法
CN1783702A (zh) 时钟生成电路及具有该电路的显示设备
CN1720662A (zh) 数据锁存电路和电子装置
CN1253844C (zh) 显示装置
CN1979617B (zh) 电源电路,显示装置,电子装置与电力传送方法
CN1620207A (zh) 显示板，使用该显示板的发光显示设备，及其驱动方法
CN109584804A (zh) 像素电路及其驱动方法、显示装置
CN1956212A (zh) 显示板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20071017