CN101044805A - 复合多层基板及其制造方法 - Google Patents

复合多层基板及其制造方法 Download PDF

Info

Publication number
CN101044805A
CN101044805A CNA2005800359051A CN200580035905A CN101044805A CN 101044805 A CN101044805 A CN 101044805A CN A2005800359051 A CNA2005800359051 A CN A2005800359051A CN 200580035905 A CN200580035905 A CN 200580035905A CN 101044805 A CN101044805 A CN 101044805A
Authority
CN
China
Prior art keywords
hole
ceramic
multilayer substrate
resin part
hybrid multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800359051A
Other languages
English (en)
Other versions
CN100508701C (zh
Inventor
小川伸明
西泽吉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101044805A publication Critical patent/CN101044805A/zh
Application granted granted Critical
Publication of CN100508701C publication Critical patent/CN100508701C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H01L2224/75315—Elastomer inlay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一般来说，由于与专利文献1中所揭示的引线连接基板相类似，具有通孔的树脂绝缘层是层叠在用填料固定于陶瓷芯基板内的贯穿的孔内的IC芯片上的，所以在安装IC芯片的时候，IC芯片的自对准功能无法采用。因此，所述树脂绝缘层中的通孔(电极)难以相对于IC芯片的端部排列，IC芯片和树脂绝缘层的电极之间的电连接很困难。本发明的复合多层基板(10)具有树脂部分(11)和陶瓷多层基板(12)的层叠结构。在此层叠结构中提供了空穴(10A)。所述树脂部分(11)具有凸起部(11B)，所述陶瓷多层基板(12)具有贯穿的孔(12B)。通过使树脂层(11)的凸起部(11B)配合入所述陶瓷多层基板(12)的贯穿的孔(12)的端部之内，形成了空穴(10A)。

Description

复合多层基板及其制造方法
技术领域
本发明涉及复合多层基板及其制造方法，更具体来说，涉及高可靠性的复合多层基板，该基板具有空穴(cavity)，电子部件以高精确性安装在该空穴中，本发明还涉及制造该复合多层基板的方法。
背景技术
迄今为止，这种复合多层基板可包括例如专利文献1中所揭示的具有空穴的配线基板。这种配线基板由以下部分形成：具有贯穿的孔的陶瓷芯基板，形成于该陶瓷芯基板的底面上、堵塞所述贯穿的孔以形成空穴的树脂绝缘层，安装在由所述树脂绝缘层形成的空穴中的IC芯片，以及填充在所述IC芯片周围、用来将芯片密封在所述空穴中的填充材料。
当制造上述配线基板的时候，当形成所述具有贯穿的孔的陶瓷芯基板之后，所述IC芯片在所述陶瓷芯基板的贯穿的孔内对齐，然后将所述填充材料填入所述IC芯片和所述贯穿的孔之间的间隙中，使得IC芯片和所述陶瓷芯基板在所述贯穿的孔内结合为一体。然后，通过常规的已知方法在所述陶瓷芯基板的背面上形成具有通孔的树脂绝缘层。
专利文献1：日本未审查专利申请公开第2003-309213号
发明内容
本发明将解决的问题
然而，对于专利文献1所揭示的配线基板，由于为通过填充材料固定在陶瓷芯基板的贯穿的孔内的IC芯片而形成了具有通孔的树脂绝缘层，而在安装的时候又无法利用IC芯片的自对准功能，所以无法在不造成任何问题的前提下很容易地设置IC芯片的终端和所述树脂绝缘层的通孔(电极)，也因此很难在所述IC芯片和形成于树脂绝缘层中的电极之间实现电传导。另外，由于近年来IC芯片已经多功能化了，所以在用于倒装芯片组件的IC中，减小了终端之间的节距，减小了凸起的尺寸，增加了管脚的数量；因此使得IC芯片与形成在树脂绝缘层中的电极之间的电传导越来越困难。
为了利用IC芯片的自对准功能，需要如图11所示预先将具有电极2A的树脂绝缘层2与具有贯穿的孔的陶瓷基板1热压接合起来，以形成空穴3。另外，随着IC芯片中更窄的节距和更小的凸起造成的管脚数量的增加，必须在空穴3中以高精确度形成电极2A，以便将电极2A的移位减至尽可能小的程度。
但是，如图11所示，当通过热压接合将树脂绝缘层2与陶瓷基板1接合起来的时候，所述树脂绝缘层2在热压接合过程中流动，位于空穴3中的电极2A沿水平方向移动，因此难以高度精确地形成电极2A。随着形成树脂绝缘层2的膜的数量的增加，这种趋势愈加明显，因此在一些情况下将无法确保连接的可靠性。
本发明预期要解决上述的问题，本发明的一个目的是提供一种复合多层基板及其制造方法，所述复合多层基板中提供在空穴底面中的端电极等的设置具有高精确度，而且能够显著提高与安装的部件之间的连接的可靠性。
解决问题的方式
根据本发明的技术方案1，提供了一种用来制造复合多层基板的方法，该基板在由树脂部分和陶瓷基板制成的层叠结构中具有空穴，所述方法包括以下步骤：形成具有凸起部(protrusion part)的树脂部分和具有贯穿的孔的陶瓷基板；将所述树脂部分与陶瓷基板接合起来，使得所述树脂部分的凸起部与所述陶瓷基板的贯穿的孔的端部相配合，从而使所述陶瓷基板和树脂部分合为一体，形成使用所述凸起部的上表面作为底面的空穴。
另外，在本发明的技术方案2中，制造复合多层基板的方法同本发明的技术方案1，其中所述树脂部分和陶瓷基板是互相压制结合的。
另外，在本发明的技术方案3中，制造复合多层基板的方法同本发明的技术方案1或2，该方法还包括将第一芯片型电子部件置于所述孔穴内的步骤。
另外，在本发明的技术方案4中，制造复合多层基板的方法同本发明的技术方案3，该方法还包括使用树脂对置于空穴中的第一芯片型电子部件进行密封的步骤。
另外，在本发明的技术方案5中，制造复合多层基板的方法同本发明的技术方案1-4中的一项，其中所形成的陶瓷基板是由互相叠置的陶瓷层形成的陶瓷多层基板的形式，在所述陶瓷多层基板之内和表面上形成了预定的导电图案。
另外，在本发明的技术方案6中，制造复合多层基板的方法同本发明的技术方案5，其中所述陶瓷层是使用低温烧结陶瓷形成的，将主要由银或铜组成的导电材料用于所述导电图案。
另外，在本发明的技术方案7中，制造复合多层基板的方法同本发明的技术方案5或6，其中在所述树脂部分的一个表面内形成了端电极，该表面与树脂部分同陶瓷多层基板相接合的面相背，该端电极通过形成在所述树脂部分中的通路导体与形成的用于陶瓷多层基板的导电图案相连。
另外，在本发明的技术方案8中，制造复合多层基板的方法同本发明的技术方案1-7中任一项，其中从作为中心的空穴的内壁表面沿所有的方向延伸至距该中心150微米或更远的位置形成一个区域，在该区域中，在所述树脂部分与陶瓷基板之间的界面以及在空穴的底面上未形成导电图案。
另外，在本发明的技术方案9中，制造复合多层基板的方法同本发明的技术方案3-8中任一项，该方法还包括将第二芯片型电子部件置于所述树脂部分中的步骤。
另外，在本发明的技术方案10中，提供了一种复合多层基板，该基板具有位于由树脂部分和陶瓷基板制成的层叠结构中的空穴，所述树脂部分具有凸起部，所述陶瓷基板具有贯穿的孔，所述空穴由所述树脂部分的凸起部的上表面与所述陶瓷基板的贯穿的孔的壁表面形成。
另外，在本发明的技术方案11中，复合多层基板同本发明的技术方案10，其中第一芯片型电子部件置于所述空穴中。
另外，在本发明的技术方案12中，复合多层基板同本发明的技术方案11，其中使用树脂对所述置于空穴中的第一芯片型电子部件进行密封。
另外，在本发明的技术方案13中，复合多层基板同本发明的技术方案10-12中的一项，其中所述陶瓷基板是由互相叠置的陶瓷层形成的陶瓷多层基板，在所述陶瓷多层基板内和表面上形成预定的导电图案。
另外，在本发明的技术方案14中，复合多层基板同本发明的技术方案13，其中所述陶瓷层各自使用低温烧结的陶瓷层形成，所述导电图案使用主要由银或铜组成的导电材料形成。
另外，在本发明的技术方案15中，复合多层基板同本发明的技术方案13或14，其中在所述树脂部分的一个表面内形成了端电极，该表面与树脂部分同陶瓷多层基板相接合的面相背，该端电极通过形成在所述树脂部分中的通路导体与形成的用于陶瓷多层基板的导电图案相连。
另外，在本发明的技术方案16中，复合多层基板同本发明的技术方案13-15中的一项，其中从作为中心的空穴内壁表面沿所有的方向延伸至距该中心150微米或更远的位置形成一个区域，在该区域中，在所述树脂部分和陶瓷基板之间的界面和空穴的底面上未形成导电图案。
优点
根据本发明的技术方案1-16，可以提供一种复合多层基板及其制造方法，所述复合多层基板具有提供在空穴底面内的高度精确设置的端电极等，能够显著提高与安装的部件的连接的可靠性。
附图简述
图1(a)和图1(b)显示了根据本发明的复合多层基板的一个实施方式；图1(a)是整个基板的截面图；图1(b)是使用树脂密封芯片型电子部件之前的状态的截面图。
图2(a)和图2(b)显示了提供在形成于图1所示的复合多层基板中的空穴底面内的电极的设置结构图。
图3(a)和图3(b)显示了将芯片型电子部件安装在图1所示的复合多层基板的陶瓷基板上的步骤。
图4(a)至图4(d)显示了形成图1所示的复合多层基板的树脂部分的步骤。
图5(a)和图5(b)显示了对图1所示的复合多层基板的树脂部分和陶瓷基板进行热压接合的步骤。
图6显示了制造图1所示的复合多层基板的另一步骤的重要部分。
图7显示了根据本发明的复合多层基板的另一个实施方式的截面图。
图8显示了本发明复合多层基板的另一个实施方式的截面图。
图9显示了本发明复合多层基板的另一个实施方式的截面图。
图10显示了本发明复合多层基板的另一个实施方式的截面图。
图11显示了具有空穴的常规多层基板在空穴中安装芯片型电子部件之前的截面图。
符号说明
10，20，30，40，50  复合多层基板
10A  空穴
11，21，31，41，51  树脂部分
11B  凸起部
11C  外部端电极(端电极)
11E  通路导体
12，22，32，42，52  陶瓷多层基板(陶瓷基板)
12A  陶瓷层
12B  贯穿的孔
12C  外部端电极(导电图案)
12D  外部端电极(导电图案)
12E  平面内导体(导电图案)
12F  通路导体(导电图案)
13，23，33，43，53  第一芯片型电子部件
14A，24A，34A，44A  第二芯片型电子部件
14B，24B，34B，44B  第二芯片型电子部件
15  密封树脂部分(树脂)
本发明最佳实施方式
下面将参照图1-10所示的实施方式描述本发明。
如图1(a)以示例的方式显示，该实施方式的复合多层基板10具有位于层叠结构内的空穴10A，该层叠结构由树脂部分11和叠置于其上的陶瓷基板12组成，安装在印刷电路板之类的安装基板(未显示)上，树脂部分11介于它们之间。另外，当将复合多层基板10安装在陶瓷制基板上的时候，可以以将陶瓷基板12置于其间的形式进行安装。由于在许多的情况下，印刷电路板之类的安装基板是由树脂制成的，所述树脂部分11优选由具有以下特征的树脂形成：该树脂的热膨胀系数在陶瓷基板12和安装基板的热膨胀系数之间，例如这两种热膨胀系数中间的热膨胀系数，或者接近该中间热膨胀系数的热膨胀系数。所述树脂部分11位于陶瓷基板12和安装基板之间，以减小复合多层基板10和安装基板之间的热膨胀差异，因此即使在高温环境下，安装在安装基板上的复合多层基板10也不易从其上除去。所形成的树脂部分11具有由如图所示互相叠置的树脂层11A组成的层叠结构，所形成的陶瓷基板12具有包括互相重叠的陶瓷层12A的陶瓷多层基板结构。因此，下文中将会把陶瓷基板12描述为陶瓷多层基板12。
然后如图1(b)所示，在所述树脂部分11的上表面的中部形成了具有平坦的正面的凸起部11B，在陶瓷多层基板12中形成了与树脂部分11的凸起部11B对应的贯穿的孔12B。另外，当树脂部分11的凸起部11B与陶瓷多层基板12的贯穿的孔12B的底端部相配合的时候，树脂部分11和陶瓷多层基板12结合为一体，从而形成复合多层基板10的空穴10A。所述凸起部11B的高度可至少为10微米，更优选等于或大于50微米。当凸起部11B的高度大于500微米的时候，由于空穴10A的底面下的凸出区域是无用的区域，因此凸起部11B的高度优选设定在等于或小于500微米。由于树脂部分11的凸起部11B要与陶瓷多层基板12的贯穿的孔12B的底端部相配合，可以提高树脂部分11和陶瓷多层基板12之间的结合强度，因此可以提高复合多层基板10的可靠性。
在空穴10A中，提供了第一芯片型电子部件13。另外，由于安装在陶瓷基板12的底面上的第二芯片型电子部件14A和14B是嵌入树脂部分11中的，树脂部分11可以进一步有效地用作第二芯片型电子部件14A和14B的安装空间，因此可以提高复合多层基板10的功能，从而满足增强多功能性的趋势。
另外，将树脂填入空穴10A中，使用这种树脂密封第一芯片型电子部件13。所述树脂部分(下文中称为“密封树脂部分”)15具有与所述陶瓷多层基板12的上表面齐平的上表面，从而形成平坦表面。如上所述，由于所述第一芯片型电子部件13和第二芯片型电子部件14A和14B是分别用树脂密封的，因此可以保护所述第一芯片型电子部件13和第二芯片型电子部件14A和14B免受外部机械冲击、水分侵蚀等。
下面将更详细地描述复合多层基板10的单独的组成元件。首先将描述树脂部分11。如图1(a)和1(b)所示，在树脂部分11的底面中形成外部端电极11C，使其具有预定的图案，通过外部端电极11C建立与安装基板的电连接。在所述树脂部分11的凸起部11B的上表面中形成了具有预定图案的外部端电极11D，将其与置于空穴10A中的第一芯片型电子部件13相连。另外，在树脂部分11中提供了通路导体11E，用来在陶瓷多层基板12的导电图案和安装基板的导电图案之间进行连接。位于树脂部分11和陶瓷多层基板12之间的结合表面处的外部端电极不是形成于树脂部分11侧的(原因将在下文中进行描述)，而是形成在陶瓷多层基板12侧的。
所述树脂层11A优选由包含热固性树脂和无机填料的混合树脂组合物形成。可使用例如环氧树脂、酚树脂或氰酸酯树脂之类的具有极佳耐热性和防潮性的热固性树脂，可使用例如氧化铝、氧化硅或氧化钛作为所述无机填料。通过如上所述加入无机填料，可以调节树脂部分11的热膨胀系数，还可改进其散热性质。另外，当制造树脂部分11的时候，可以适当地控制树脂的流动性。
所述树脂部分11的外部端电极11C和11D由铜箔之类的金属箔形成。所述通路导体11E是通过在形成于树脂部分11中的通路导电孔中填充导电性树脂而形成的。所述导电性树脂是由例如金属微粒和热固性树脂形成的导电性树脂组合物。可使用例如金、银、铜或镍之类的金属作为金属微粒，可将例如环氧树脂、酚树脂或氰酸酯树脂之类用作所述热固性树脂。另外，如果需要，所述通路导体11E可以由例如化学镀铜和电解镀铜形成。
下面将描述陶瓷多层基板12。如图1(a)和图1(b)所示，在陶瓷多层基板12的底面上形成具有预定图案的外部端电极12C，该陶瓷多层基板12通过外部端电极12C与树脂部分11的通路导体11E相连。在陶瓷多层基板12的上表面中形成具有预定图案的外部端电极12D，第三芯片型电极部件(未显示)可以通过所述外部端电极12D安装。另外，在所述陶瓷多层基板12的单独的陶瓷层12A中形成了具有预定图案的平面内导体12E，沿上下方向相邻的平面内导体12E通过具有预定图案的通路导体12F互相连接。所述外部端电极12C和12D、平面内导体12E和通路导体12F互相连接，形成陶瓷多层基板12的导电图案。
所述陶瓷层12A由陶瓷材料形成。尽管对所述陶瓷材料没有特殊限制，但是可优选使用例如低温烧结陶瓷(LTCC：低温共烧制陶瓷)材料。所述低温烧结的陶瓷是可以在等于或低于1050℃的温度下烧制的陶瓷材料。所述低温烧结陶瓷材料可包括例如包含粉末状陶瓷的基于玻璃复合材料的LTCC材料，例如将氧化铝、镁橄榄石或堇青石和硼硅酸盐玻璃与之混合；使用ZnO-MgO-Al2O3-SiO2-基晶体玻璃的基于晶体玻璃的LTCC材料；或者使用粉末状BaO-Al2O3-SiO2基陶瓷、粉末状Al2O3-CaO-SiO2-MgO-B2O3-基陶瓷等的非玻璃基LTCC材料。
当将低温烧结陶瓷材料用于陶瓷多层基板12的时候，可将具有低阻抗和低熔点的金属(例如银(Ag)、铜(Cu)或金(Au))用作外部端电极12C、12D等的导电材料，可以与陶瓷层12A同时低温烧制，使其结合为一体。因此，所述外部端电极12C、12D等的导电图案由烧结的金属形成。另外，通过使用低温烧结金属，可以将电容器或电感器之类的无源元件嵌入陶瓷多层基板12中，所述无源元件是由用作主体的陶瓷烧结体形成的，该陶瓷烧结体可以通过在高于低温烧结陶瓷材料的温度下烧制获得。
由于所述陶瓷多层基板12由上文所述的低温烧结陶瓷材料形成，其表面糙度Rmax(数微米)约等于铜箔的表面糙度，所以与树脂部分11的结合力不强。因此，在此实施方式中，连接在陶瓷多层基板12和树脂部分11之间的外部端电极12C由上述烧结金属形成。所述形成外部端电极12C的烧结金属的表面糙度Rmax为数十微米，比铜箔的表面糙度Rmax(数微米)大一个数量级，因此可以通过烧结金属的锚定作用增大与树脂部分11的结合力。上述表面糙度之差是由以下原因造成的。铜箔是由镀敷或辊轧铜片形成的，另一方面，所述烧结金属是通过对包含10-40％(以体积比为基准计)树脂组分的导电性糊料进行烧制而形成的；因此，所述树脂组分被烧掉，在内部或表面上形成空穴，结果造成表面糙度增大。
将第一芯片型电子部件13置于形成在树脂部分11的凸起部11B上表面中的外部端电极11D上，并通过焊球16与之相连。由于树脂部分11的凸起部11B与陶瓷多层基板12的贯穿的孔12B中相匹配，当将树脂部分11和陶瓷多层基板12热加接合在一起的时候，凸起部11B被贯穿的孔12B所固定，从而防止或抑制了凸起部11B的树脂的流动，结果可以防止凸起部11B上表面中形成的外部端电极11D的移位，或将该移位减至尽可能小。因此，定位在安装表面上的用于第一芯片型电子部件13的外部端电极11D可以几乎完全按照设计高度精确地设置。所述第一芯片型电子部件13可以是例如有源芯片部件，如半导体芯片；或者是无源芯片部件，例如层叠电容器或层叠电感器。
另外，如图2(a)所示，在所述树脂部分11和陶瓷多层基板12之间的界面处以及空穴10A的底面上形成了一个区域，在此区域中未形成外部端电极11D的导电图案，该区域从作为中心的空穴10A的内壁表面沿所有方向延伸至距离中心150微米或更远的位置。如图2(b)所示，当假定在从作为中心的空穴110A的内壁表面沿全部方向延伸至与中心相距150微米或更远的位置的区域内，导电图案是连续地形成的时候，在将树脂部分111和陶瓷多层基板112热加接合起来的时候，导电图案111D会被切断，或者会由于弯曲造成引线破坏，从而导致导电故障。另外，如图2(a)所示，当假定树脂部分11的导电图案11F位于树脂部分11和陶瓷多层基板12之间的界面处时，由于树脂部分11的导电图案11F是由铜箔形成的，使得树脂部分11和陶瓷多层基板12之间的结合力减小，另外，水分容易进入并穿过部分11和基板12之间的界面；因此，在一些情况下，可靠性会减小。
另外，由于第二芯片型电子部件14A和14B嵌入无需烧制的树脂部分11中，因此除了无源芯片部件以外，还可在树脂部分11中提供有源芯片部件作为第二芯片型电子部件14A和14B，因此有助于提高多功能化。在此实施方式中，所述第二芯片型电子部件14A可包括例如无源芯片部件，例如层叠电容器或层叠电感器；所述第二芯片型电子部件14B可包括例如有源芯片部件，例如半导体芯片。
另外，对于树脂部分11，用来形成密封树脂部分15的树脂优选由包含热固性树脂和无机填料的混合树脂组合物形成。
下面将参照图3-6描述图1所示的复合多层基板10的制造方法。首先将描述用来形成陶瓷多层基板11的方法。首先将包含例如低温烧结的陶瓷材料的浆液施涂在PET等制成的树脂膜上，然后进行干燥，形成预定数量的厚度约为10-200微米的陶瓷生料片。
接下来，通过使用模子或激光，在所述陶瓷生料片中形成多个直径约为0.1毫米的通路导电孔，使其具有预定的图案。另外，例如通过将主要由Ag或Cu组成的金属粉末、树脂和有机溶剂混合起来制成的导电性糊料填入陶瓷生料片中的通路导电孔内，然后进行干燥，从而形成通路导电部分。通过丝网印刷法将与上述相同种类的导电性糊料印刷在所述陶瓷生料片上，形成预定的图案，然后进行干燥，从而形成用作表面电极和平面内导体的平面导电部分。通过与上述相同的方式，在其它的陶瓷生料片中形成了通路导电部分和平面导电部分。使用模子或激光等在上述陶瓷生料片中形成了用于空穴12B的贯穿的孔。
接下来，在将预定数量的如上所述形成的陶瓷生料片互相层叠起来之后，在预定的压力(例如0.1-1.5兆帕)和温度(40-100℃)下进行热压接合，以形成具有用于空穴10A的贯穿的孔的生料陶瓷多层基板。对该生料陶瓷多层基板进行烧制，制得图3(a)所示的具有贯穿的孔12B的陶瓷多层基板12。当使用银基导电糊料的时候，生料陶瓷多层基板在大约850℃的空气中进行烧制，当使用铜基导电糊料的时候，生料陶瓷多层基板在氮气中、在大约950℃下进行烧制。制得陶瓷多层基板12之后，如果需要，例如通过在外部端电极12C和12D暴露于陶瓷多层基板12的顶面和底面的表面上湿镀敷Ni/Sn、Ni/Au等而形成膜。通过上述系列步骤，制得了如图3(a)所示的陶瓷多层基板12。
然后，在将陶瓷多层基板12上的外部端电极12C与第二芯片型电子部件14A和14B对准之后，如图3(b)所示，使用提供在它们之间的焊料之类的结合材料将第二芯片型电子部件14A和14B安装在陶瓷多层基板12上。
另外，如图4所示形成树脂部分11。形成位于树脂部分11的凸起部11B的外部端电极11D，该凸起部11B用作空穴10A的底面，形成位于树脂部分11的底面处的外部端电极11C。对于该形成过程，在如图4(a)所示将厚度约为10-40微米的铜箔之类的金属箔与PET等制造的载体100相粘合之后，通过施涂光刻胶在铜箔上形成光刻胶层，然后按照预定的图案曝光，再通过显影除去不需要的光刻胶层。然后，在通过蚀刻处理除去不需要的铜箔部分之后，剥离掉光刻胶膜，使得如上图所示，在载体100上形成具有预定图案的外部端电极11D。所形成的外部端电极11D处于与树脂部分11的凸起部11B的周边相隔至少150微米的区域内。另外，以与上述类似的方法，在由PET等制成的载体100A上形成所述外部端电极11C，使其具有如图4(b)中所示的预定的图案。
接下来，如图4(c)所示，形成了预定数量的处于预浸渍态的树脂片111A，所述树脂片111A是通过将环氧树脂之类的热固性树脂与氧化铝之类的无机填料混合起来而制得的，另外还形成了将要形成凸起部11B的树脂片111B。使用激光等在树脂片111A中形成具有预定图案的通路导电孔，将导电性树脂填入这些通路导电孔中，从而形成通路导体11E。然后如图4(c)所示，将具有外部端电极11C的载体110A、预定数量的具有通路导体11E的树脂片111A、树脂片111B和具有外部端电极11D的载体100按照所述次序叠置起来，同时保证它们之间对齐，然后在预定的压力下进行压制结合，然后除去载体100。因此，如图4(d)所示，载体100上的外部端电极11D被转移到树脂片111B上，从而制得具有凸起部11B的树脂部分11。
然后如图5(a)所示，当陶瓷多层基板12的贯穿的孔12B与树脂部分11的凸起部11B在提供在载体100A上的树脂部分11的上侧对准，然后在树脂的热固化温度进行热压接合时，所述凸起部11B与贯穿的孔12B相匹配，另外，所述第二芯片型电子部件14A和14B嵌入树脂部分11中。在此步骤中，由于凸起部11B被贯穿的孔12B固定，形成凸起部11B的树脂基本不会流动，凸起部11B以外的树脂发生流动，形成树脂部分11。因此，所述凸起部11B的外部端电极11D基本不会在水平方向发生移位，因此可以几乎完全按照设计形成平坦的图案。在进行热压接合的时候，优选使用图5(b)所示的真空层压机等，其中挠性部件等对由树脂部分11和陶瓷多层基板12形成的层叠体进行与之形状相一致的各向同性压制。当进行各向同性压制的时候，通过使用平坦部件(载体100A)(例如图5(b)所示的金属板)支承层叠体，可以制得具有优良平坦性的由树脂部分11和陶瓷多层基板12制成的复合多层基板10′。
另外，当使用图6所示的具有凸起部200A的压制模200代替各向同性压制的时候，如果当凸起部200A与陶瓷多层基板12的贯穿的孔12B进行配合的时候进行压制，则可将树脂部分11和陶瓷多层基板12热压接合起来。在此步骤中，由于提供在树脂部分11的凸起部11B的上表面内的外部端电极11D是在与凸起部11B的周边相距至少150微米的区域内形成的，所以外部端电极11D等不会被破坏。另外，当使用具有多个凸起台阶(step)的多级压制模作为压制模的时候，可以使形成的树脂部分11的凸起部11B具有多个台阶。
接下来将半导体芯片之类的第一芯片型电子部件13安装在复合多层基板10′的空穴10A之内。在此步骤中，由于所述第一芯片型电子部件13的安装表面是由树脂形成的，是平坦而没有任何台阶的，另外，所述外部端电极11D未发生移位，所述第一芯片型电子部件13在空穴10A中的姿态稳定，因此可以高度精确、可靠地安装第一芯片型电子部件13，而不会造成任何连接故障等。另外，在进行倒装连接的时候，不会产生碎屑，当进行软熔的时候，可以通过自对准以高度精确地进行安装。
在安装第一芯片型电子部件13之后，将树脂填入形成在空穴10A中的间隙内，在如图1(a)所示对第一芯片型电子部件13进行密封之后，进行预定的热处理，从而形成密封树脂部分15。
如上所述，根据该实施方式，由于具有凸起部11B的树脂部分11和具有贯穿的孔12B的陶瓷多层基板12形成了层叠结构，而且所述复合多层基板10的空穴10A是通过将树脂部分11的凸起部11B与陶瓷多层基板12的贯穿的孔12B的底端部分相配合而形成的，所以可以提高树脂部分11和陶瓷多层基板12之间的结合力，另外所述空穴10A的底面中的外部端电极11D可以几乎完全按照设计形成；因此，该复合多层基板10可以满足第一芯片型电子部件13的尺寸减小和管脚数量增加的趋势，可以提高复合多层基板10的可靠性。另外，由于所述第一芯片型电子部件13安装在空穴10A中，可以进行第一芯片型电子部件13的自对准安装。另外，由于空穴10A的底面被树脂平面化，因此所述第一芯片型电子部件13在用作安装表面的底面上的姿态是稳定的，因此可以很容易地通过引线连接等方式进行电连接。另外，在对第一芯片型电子部件13进行倒装连接的时候，大量连接端子本身可以很容易地到达凸起部11B内的外部端电极11D，可以很容易地与之连接，因此在安装时不会产生碎屑和/或倒装组件连接故障等问题。
另外，根据本发明，由于第一芯片型电子部件13是置于空穴10A内的，可以减小复合多层基板10的高度。另外，由于置于空穴10A内的第一芯片型电子部件13是被密封树脂部分15密封的，所述可以保护第一芯片型电子部件13免受外界机械冲击、水分侵蚀等，因此可以提高可靠性。由于陶瓷多层基板12是由互相叠置的陶瓷层12A形成的，在所述陶瓷多层基板12内部和表面上提供了由外部端电极12C和12D、平面内导体12E和通路导体12F形成的导电图案，因此，围绕着所述第一芯片型电子部件13的区域可以有效地用作引线区域，从而有利于减小复合多层基板10的高度。
另外，由于所述树脂部分11在与结合陶瓷多层基板12的表面相背的表面内具有外部端电极11C，而且所述外部端电极11C通过形成于树脂部分11中的通路导体11E与外部端电极12C相连，即形成于陶瓷多层基板12上的导电图案相连，所述陶瓷多层基板12的导电图案和安装基板的导电图案可以通过树脂部分11的通路导体11E很容易地互相连接，因此第一芯片型电子部件13和第二芯片型电子部件14A和14B可以很容易地与安装基板连接，从而可以实现基板的多官能性的提高。
另外，根据该实施方式，由于所述陶瓷多层基板12是由互相叠置的低温烧结陶瓷层12A形成的，而且其导电图案是由主要由银或铜组成的导电性材料形成的，所述陶瓷多层基板12和导电图案可以在等于或低于1050℃的低温下共烧制，因此即使通过低温烧制，也可很容易地形成具有低电阻的导电图案。
另外，由于所形成的其中在树脂部分11和陶瓷多层基板12之间的界面处以及在所述空穴10A的底面上没有提供外部端电极11D的导电图案等的区域是从作为中心的空穴10A内壁表面沿所有方向延伸至与中心相距150微米或更远的位置的，所以可能不会发生水分侵蚀和连接缺陷，因此可以形成高度可靠的导电图案。
另外，根据该实施方式，当制造复合多层基板10的时候，提供了一些独立的用来形成具有凸起部11B的树脂部分11的步骤、用来形成具有贯穿的孔12B的陶瓷多层基板12的步骤、以及将树脂部分11与陶瓷多层基板12相结合以使得树脂部分11的凸起部11B与陶瓷多层基板12的贯穿的孔12B的端部相配合的步骤。因此，所述树脂部分11和陶瓷多层基板12合为一体，形成空穴10A，其中凸起部11B的上表面用作底面。结果，可以很可靠地制造复合多层基板10。
下面将参照图7-10描述根据本发明的复合多层基板的其它实施方式。在以下描述中，在各个实施方式中用来表示特征部分的编号将会逐渐增加10。
与图1所示的复合多层基板10相同，图7所示的复合多层基板20具有树脂部分21、陶瓷多层基板22以及第一芯片型电子部件23和第二芯片型电子部件24A、24B。另外，在此实施方式中，第二芯片型电子部件24C安装在第一芯片型电子部件23下的树脂部分21内，使得第一芯片型电子部件23下的树脂部分21的区域得以有效使用，另外，所述第二芯片型电子部件24A、24B和24C安装在形成于树脂部分21的底面内的外部端电极21C上。除了上述两点以外，所述复合多层基板20的结构与图1所示的复合多层基板10的结构相类似。根据该实施方式，由于第一芯片型电子部件23下的树脂部分21的区域可以有效用来安装第二芯片型电子部件24C，所以其多官能性可以相对于图1所示的复合多层基板10获得提高。
与图1所示的复合多层基板10相同，图8所示的复合多层基板30具有树脂部分31、陶瓷多层基板32以及第一芯片型电子部件33和第二芯片型电子部件34A、34B。另外，该实施方式的复合多层基板30具有通过外部端电极32D安装在陶瓷多层基板32的上表面上的第三芯片型电子部件37A和37B，还具有密封所述第三芯片型电子部件37A和37B的第二密封树脂部分38。除了上述几点以外，所述复合多层基板30的结构与图1所示的复合多层基板10相类似。安装的第三芯片型电子部件37A和37B可包括例如：半导体芯片之类的有源芯片部件，以及层叠电容器或层叠电感器之类的无源芯片部件。
根据该实施方式，由于所述第三芯片型电子部件37A和37B是安装在陶瓷多层基板32的表面(上表面)上的，与上面的实施方式相比，可以得到多功能性进一步获得提高的复合多层基板30。另外，由于用第二密封树脂部分38覆盖，可以很可靠地保护所述第三芯片类电子部件37A和37B免受外界水分侵蚀。
与图1所示的复合多层基板10相同，图9所示的复合多层基板40具有树脂部分41、陶瓷多层基板42以及第一芯片型电子部件43和第二芯片型电子部件44A、44B。另外，该实施方式的复合多层基板40具有形成于树脂部分41底面上的第二树脂部分48以及位于该第二树脂部分48内的第三芯片型电子部件47A和47B，所述树脂部分41和第二树脂部分48形成了树脂层叠体。除了提供有第三芯片型电子部件47A和47B以及第二树脂部分48以外，所述复合多层基板40的结构与图1所示的复合多层基板10相类似。例如，所述树脂部分41和第二树脂部分48可包含相同的树脂组分或可包含不同的树脂组分。所述第三芯片型电子部件47A是例如与形成在第二树脂部分48的上表面上的外部端电极48D相连的，所述第三芯片型电子部件47B是与例如形成在树脂部分41底面上的外部端电极41C相连的。在此图中，编号48E表示形成在第二树脂部分48内的通路导体，该通路导体48E在树脂部分41的通路导体41E和安装基板之间进行连接。所述第三芯片型电子部件47A和47B包括例如：半导体芯片之类的有源芯片部件，层叠电容器或层叠电感器之类的无源芯片部件。在此实施方式中，也可预期具有与图8中所示的复合多层基板30相类似的效果和优点。
另外，图10所示的复合多层基板50包括树脂部分51、陶瓷多层基板52和第一芯片型电子部件53，其结构与图1所示的复合多层基板10相类似，不同之处在于第一芯片型电子部件53是通过连接引线53A与陶瓷多层基板52的外部端电极52D′相连的。在此实施方式中，形成了空穴50A，使得沿高度方向从中部到内壁表面顶部具有更大的开口，在顶部和底部之间的边界部分形成了陶瓷多层基板52的平坦台阶50B。另外，所述外部端电极52D′形成在该台阶50B的上表面内，所述外部端电极52D′通过连接引线53A与第一芯片型电子部件53相连。同样地，在此实施方式中，由于空穴50A的底面是由树脂部分51的凸起部51B形成的，是平坦的，因此第一芯片型电子部件53在空穴50A内的姿态是稳定的，所述第一芯片型电子部件53可以很容易地与陶瓷多层基板52的外部端电极52D′连接。在此实施方式中，也可预期具有与上面的实施方式中的复合多层基板类似的效果和优点。
本发明不限于上述实施方式。例如，在上面的实施方式中，描述了将复合多层基板安装在安装基板上、在它们之间提供树脂部分的情况；然而，在安装的时候可以在它们之间使用陶瓷基板。例如，对于图8所示的复合多层基板30，在需要的时候，可以将复合多层基板30的顶面或底面与安装基板相连。也即是说，当复合多层基板具有由树脂部分和陶瓷基板制成的层叠结构而且具有空穴的时候，所述树脂部分具有凸起部，所述陶瓷基板具有贯穿的孔，所述空穴是通过将树脂部分的凸起部与陶瓷基板的贯穿的孔的端部相配合而形成的，上述复合多层基板包括在本发明中。
工业实用性
本发明可优选地用于例如各种电子设备所用的复合多层基板。

Claims (16)

1.一种用来制造复合多层基板的方法，所述复合多层基板在由树脂部分和陶瓷基板制成的层叠结构中具有空穴，该方法包括以下步骤：
形成具有凸起部的树脂部分和具有贯穿的孔的陶瓷基板；
将树脂部分与陶瓷基板相接合，使得树脂部分的凸起部与陶瓷基板的贯穿的孔的端部相配合，使得陶瓷基板和树脂部分合为一体，形成空穴，该空穴使用凸起部的上表面作为底面。
2.如权利要求1所述的用来制造复合多层基板的方法，其特征在于，所述树脂部分和陶瓷基板相互压缩接合。
3.如权利要求1或2所述的用来制造复合多层基板的方法，其特征在于，该方法还包括将第一芯片型电子部件置于空穴中的步骤。
4.如权利要求3所述的用来制造复合多层基板的方法，其特征在于，该方法还包括使用树脂对置于空穴中的第一芯片型电子部件进行密封的步骤。
5.如权利要求1-4中任一项所述的用来制造复合多层基板的方法，其特征在于，所形成的陶瓷基板是由互相叠置的陶瓷层组成的陶瓷多层基板，在所述陶瓷多层基板的内部和表面上形成了预定的导电图案。
6.如权利要求5所述的用来制造复合多层基板的方法，其特征在于，所述陶瓷层是使用低温烧结陶瓷形成的，将主要由银或铜组成的导电材料用于所述导电图案。
7.如权利要求5或6所述的用来制造复合多层基板的方法，其特征在于，在所述树脂部分的表面内形成了端电极，该表面同与陶瓷多层基板相接合的表面相背，所述端电极通过形成在树脂部分内的通路导体与形成的用于陶瓷多层基板的导电图案相连。
8.如权利要求1-7中任一项所述的用来制造复合多层基板的方法，其特征在于，形成了一个区域，在此区域内，在所述树脂部分和陶瓷基板之间的界面处以及空穴的底面上未形成导电图案，所述区域从作为中心的空穴的内壁表面沿着所有方向延伸至距该中心150微米或更远的位置。
9.如权利要求3-8中任一项所述的用来制造复合多层基板的方法，其特征在于，该方法还包括将第二芯片型电子部件置于树脂部分中的步骤。
10.一种复合多层基板，该复合多层基板具有位于由树脂部分和陶瓷基板制成的层叠结构内的空穴，
所述树脂部分具有凸起部，所述陶瓷基板具有贯穿的孔，
所述空穴由树脂部分的凸起部的上表面以及所述陶瓷基板的贯穿的孔的壁表面形成。
11.如权利要求10所述的复合多层基板，其特征在于，将第一芯片型电子部件置于空穴中。
12.如权利要求11所述的复合多层基板，其特征在于，使用树脂对置于空穴中的第一芯片型电子部件进行密封。
13.如权利要求10-12中任一项所述的复合多层基板，其特征在于，所述陶瓷基板是由互相叠置的陶瓷层组成的陶瓷多层基板，在所述陶瓷多层基板内和表面上形成了预定的导电图案。
14.如权利要求13所述的复合多层基板，其特征在于，所述陶瓷层各自使用低温烧结陶瓷层形成，所述导电图案由主要由银或铜组成的导电材料形成。
15.如权利要求13或14所述的复合多层基板，其特征在于，在所述树脂部分的表面内形成了端电极，该表面同与陶瓷多层基板相接合的表面相背，所述端电极通过形成在树脂部分内的通路导体与形成的用于陶瓷多层基板的导电图案相连。
16.如权利要求13-15中任一项所述的复合多层基板，其特征在于，形成了一个区域，在此区域内，在所述树脂部分和陶瓷基板之间的界面处以及空穴的底面上未形成导电图案，所述区域从作为中心的空穴内壁表面沿着所有方向延伸至距该中心150微米或更远的位置。
CNB2005800359051A 2004-10-22 2005-10-14 复合多层基板及其制造方法 Active CN100508701C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004308322 2004-10-22
JP308322/2004 2004-10-22

Publications (2)

Publication Number Publication Date
CN101044805A true CN101044805A (zh) 2007-09-26
CN100508701C CN100508701C (zh) 2009-07-01

Family

ID=36202890

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800359051A Active CN100508701C (zh) 2004-10-22 2005-10-14 复合多层基板及其制造方法

Country Status (5)

Country Link
US (1) US7488897B2 (zh)
EP (1) EP1804562B1 (zh)
JP (1) JP4310467B2 (zh)
CN (1) CN100508701C (zh)
WO (1) WO2006043474A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730425A (zh) * 2013-09-12 2014-04-16 太阳诱电株式会社 部件内置基板
CN105282972A (zh) * 2014-06-23 2016-01-27 三星电机株式会社 器件内置型印刷电路板、半导体封装及其制造方法
TWI587760B (zh) * 2014-07-22 2017-06-11 Fujikura Ltd A printed circuit board
CN107393878A (zh) * 2013-12-05 2017-11-24 株式会社村田制作所 元器件内置模块

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159819A (ja) * 2006-12-22 2008-07-10 Tdk Corp 電子部品の実装方法、電子部品内蔵基板の製造方法、及び電子部品内蔵基板
US20080298023A1 (en) * 2007-05-28 2008-12-04 Matsushita Electric Industrial Co., Ltd. Electronic component-containing module and manufacturing method thereof
TWM335792U (en) * 2007-08-16 2008-07-01 Aflash Technology Co Ltd Device structure of IC
KR100896609B1 (ko) * 2007-10-31 2009-05-08 삼성전기주식회사 다층 세라믹 기판의 제조 방법
JP5154262B2 (ja) * 2008-02-26 2013-02-27 太陽誘電株式会社 電子部品
KR101037695B1 (ko) * 2008-12-10 2011-05-30 주식회사 하이닉스반도체 캐패시터를 갖는 동박적층판 및 이를 이용한 인쇄회로기판 및 이를 이용한 반도체 패키지
JP4998503B2 (ja) * 2009-04-07 2012-08-15 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
US8299366B2 (en) * 2009-05-29 2012-10-30 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5582944B2 (ja) * 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
US9485877B2 (en) 2009-09-28 2016-11-01 Kyocera Corporation Structure for circuit board used in electronic devices and method for manufacturing the same
JP5454681B2 (ja) * 2010-05-26 2014-03-26 株式会社村田製作所 モジュール基板およびその製造方法
KR101289140B1 (ko) * 2010-09-28 2013-07-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US9077344B2 (en) * 2010-12-07 2015-07-07 Atmel Corporation Substrate for electrical component and method
CN103052281A (zh) * 2011-10-14 2013-04-17 富葵精密组件(深圳)有限公司 嵌入式多层电路板及其制作方法
US20130229777A1 (en) * 2012-03-01 2013-09-05 Infineon Technologies Ag Chip arrangements and methods for forming a chip arrangement
KR102042033B1 (ko) * 2012-10-30 2019-11-08 엘지이노텍 주식회사 칩 실장형 인쇄회로기판 및 그 제조방법
KR101561188B1 (ko) * 2013-02-20 2015-10-16 에스케이이노베이션 주식회사 리튬 이차전지용 음극, 그 제조방법 및 이를 포함하는 리튬 에어 배터리
WO2014185204A1 (ja) * 2013-05-14 2014-11-20 株式会社村田製作所 部品内蔵基板及び通信モジュール
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
JP2015035496A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板の製造方法
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
CN106463515B (zh) * 2014-06-25 2020-01-14 京瓷株式会社 摄像元件安装用基板及摄像装置
DE102014112678A1 (de) 2014-09-03 2016-03-03 Epcos Ag Elektrisches Bauelement, Bauelementanordnung und Verfahren zur Herstellung eines elektrischen Bauelements sowie einer Bauelementanordnung
JP6233524B2 (ja) * 2014-09-04 2017-11-22 株式会社村田製作所 部品内蔵基板
JP6380548B2 (ja) * 2014-10-16 2018-08-29 株式会社村田製作所 複合デバイス
KR102021886B1 (ko) * 2015-05-15 2019-09-18 삼성전자주식회사 전자부품 패키지 및 패키지 온 패키지 구조
US10109588B2 (en) 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
US20170062385A1 (en) * 2015-08-28 2017-03-02 Electronics And Telecommunications Research Institute Power converting device
JP6716363B2 (ja) 2016-06-28 2020-07-01 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及びその製造方法
JP7057488B2 (ja) 2017-09-27 2022-04-20 日亜化学工業株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11260964A (ja) * 1998-03-13 1999-09-24 Toshiba Electronic Engineering Corp 半導体パッケージ
JP3127149B2 (ja) * 1999-03-19 2001-01-22 株式会社日立製作所 半導体装置
JP2003304065A (ja) * 2002-04-08 2003-10-24 Sony Corp 回路基板装置及びその製造方法、並びに半導体装置及びその製造方法
JP4028749B2 (ja) * 2002-04-15 2007-12-26 日本特殊陶業株式会社 配線基板
KR100541079B1 (ko) * 2003-06-10 2006-01-10 삼성전기주식회사 세라믹 패키지 및 그 제조방법
US7365273B2 (en) * 2004-12-03 2008-04-29 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730425A (zh) * 2013-09-12 2014-04-16 太阳诱电株式会社 部件内置基板
CN103730425B (zh) * 2013-09-12 2016-01-06 太阳诱电株式会社 部件内置基板
CN107393878A (zh) * 2013-12-05 2017-11-24 株式会社村田制作所 元器件内置模块
CN107393878B (zh) * 2013-12-05 2019-11-08 株式会社村田制作所 元器件内置模块
CN105282972A (zh) * 2014-06-23 2016-01-27 三星电机株式会社 器件内置型印刷电路板、半导体封装及其制造方法
CN105282972B (zh) * 2014-06-23 2019-11-01 三星电机株式会社 器件内置型印刷电路板、半导体封装及其制造方法
TWI587760B (zh) * 2014-07-22 2017-06-11 Fujikura Ltd A printed circuit board
US9788426B2 (en) 2014-07-22 2017-10-10 Fujikura Ltd. Printed wiring board

Also Published As

Publication number Publication date
CN100508701C (zh) 2009-07-01
JPWO2006043474A1 (ja) 2008-05-22
US20070178279A1 (en) 2007-08-02
WO2006043474A1 (ja) 2006-04-27
EP1804562A1 (en) 2007-07-04
EP1804562B1 (en) 2012-10-17
EP1804562A4 (en) 2011-01-26
JP4310467B2 (ja) 2009-08-12
US7488897B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
CN101044805A (zh) 复合多层基板及其制造方法
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
JP4111239B2 (ja) 複合セラミック基板
CN1266764C (zh) 半导体器件及其制造方法
US7594316B2 (en) Method of manufacturing composite electronic component
CN1577813A (zh) 电路模块及其制造方法
CN1906759A (zh) 元器件内组装及其制造方法
CN1174475C (zh) 用于制造具有声表面波单元的射频模块元件的方法
JP5768889B2 (ja) モジュールの製造方法およびモジュール
CN1788531A (zh) 内部导体的连接结构及多层基板
CN1765162A (zh) 多层陶瓷基板
CN1193417C (zh) 电路装置的制造方法
JP4158798B2 (ja) 複合セラミック基板
JP2006128229A (ja) 複合多層基板
CN1945821A (zh) 半导体器件和半导体器件制造方法
US10236228B2 (en) Electronic component mounting board, electronic device, and electronic module
CN1574301A (zh) 陶瓷封装及其制造方法
JP2013058515A (ja) モジュールの製造方法
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP2003258391A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant