CN101027797B - 具有包括相变材料的纳米线的电装置及其制造方法 - Google Patents

具有包括相变材料的纳米线的电装置及其制造方法 Download PDF

Info

Publication number
CN101027797B
CN101027797B CN200580032628.9A CN200580032628A CN101027797B CN 101027797 B CN101027797 B CN 101027797B CN 200580032628 A CN200580032628 A CN 200580032628A CN 101027797 B CN101027797 B CN 101027797B
Authority
CN
China
Prior art keywords
phase
nano wire
conductor
electric installation
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580032628.9A
Other languages
English (en)
Other versions
CN101027797A (zh
Inventor
E·P·A·M·巴克斯
M·H·R·兰克霍尔斯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101027797A publication Critical patent/CN101027797A/zh
Application granted granted Critical
Publication of CN101027797B publication Critical patent/CN101027797B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

根据本发明的方法旨在制造根据本发明的电装置(100)，该装置具有主体(102)，该主体具有包括在第一相和第二相之间可以变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，以及当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻。该电阻器是电连接第一导体(172，120)和第二导体(108，121)的纳米线(NW)。该方法包括步骤：提供具有第一导体(172，120)的主体(102)，提供纳米线(NW)给第一导体(172，120)，由此电连接纳米线(NW)和第一导体(172，120)，并提供第二导体(108，121)给纳米线(NW)，由此电连接纳米线(NW)和第二导体(108，121)。

Description

具有包括相变材料的纳米线的电装置及其制造方法
技术领域
本发明涉及一种制造电(气)装置的方法，该电装置具有主体，该主体带有包括可以在第一相(位)和第二相(位)之间变化的相变材料的电阻器，该电阻器电连接第一导体和第二导体。当相变材料在第一相位时，该电阻器可以具有第一电阻，而当相变材料在第二相位时，该电阻器可以具有不同于第一电阻的第二电阻。
本发明还涉及这种电(气)装置。
背景技术
US5933365公开了一种方法，其中衬底设置有电接触层32和导电加热层34，都在图1A中示出了。在这些层的上部，气孔(pore)46形成到电介质层中，由此露出加热层34。然后电介质层和气孔设置有GeSbTe相变材料的存储器材料层36，这种材料具有相对高电阻的非晶态和具有相对低电阻的晶态。然后相变材料层36的上表面设置有导电加热层38和电接触层40。
气孔46内部的存储器材料层的部分能经受从非晶态到晶态的相变，以及相反地转变。可以通过从电接触层32和导电加热层34经过气孔46内部的存储器材料层的部分流到导电加热层38和电接触层40的电流引起这种相变。以这种方式，存储器材料层36的电阻可以在相对高值和相对低值之间变换。
已知的制造方法的缺点是，用于在非晶态和晶态之间切换所需的能量(被称为切换能量)相对高。用经受相变的存储器材料的量(volume)衡量这种切换能量。在已知的电装置中，该量由气孔46的尺寸决定。在通常的制造方法中，气孔46的尺寸由通过光刻(法)可以获得的最小特征(形体)尺寸决定。已知的电装置可以可选地包括被存储器材料层36封装的热(插)塞45，以进一步降低切换能量。在通常的制造方法中，热(插)塞45的尺寸由通过光刻可以获得的最小特征(形体)尺寸决定。
发明内容
本发明的目的是提供一种具有相对低的切换能量的电装置。
本发明提供一种制造电装置的方法，该电装置具有主体，该主体具有包括在至少第一相和第二相之间可变化的相变材料的电阻器，该电阻器是电连接第一导体和第二导体的纳米线，该方法包括步骤：
提供具有第一导体的主体；
提供纳米线给第一导体，由此电连接纳米线和第一导体，以及
提供第二导体给纳米线，由此电连接纳米线和第二导体，
其中提供纳米线给第一导体的步骤包括以下步骤：
提供电介质层给第一导体，该电介质层具有用于露出第一导体的一部分的孔径；和
提供纳米线给被孔径露出的第一导体的那部分，以及
其中向孔径提供纳米线的步骤包括以下步骤：
提供金属微粒给被孔径露出的第一导体的那部分；和
使用该金属微粒作为催化剂、借助于气体-液体-固体生长方法来生长纳米线。
本发明还提供一种具有主体的电装置，该主体具有包括在第一相和第二相之间可变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，以及当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻，该电阻器是电连接第一导体和第二导体的纳米线，其中第一导体具有提供给第一导体的电介质层，并且所述电介质层具有用于露出与纳米线电连接的第一导体的部分的孔径，其中所述纳米线可通过使用金属作为催化剂、借助于气体-液体-固体生长方法在所述第一导体的露出部分上生长纳米线来获得。
本发明还提供一种具有主体的电装置，该主体具有包括在第一相和第二相之间可变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，以及当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻，该电阻器是电连接第一导体和第二导体的纳米线，其中纳米线包括：
线段，该线段包括相变材料并具有线直径；和
具有另一线直径的另一线段，该另一线直径大于该线段的线直径。
根据本发明，包括相变材料的电阻器是纳米线(nanowire)，该纳米线被提供给第一导体，由此电连接纳米线和第一导体。纳米线被设置有第二导体，由此电连接纳米线和第二导体。以这种方式获得电路，其允许确立电阻器的电阻。
在由此获得的电装置中，经历相变的量以及由此的切换能量由纳米线的直径决定，其可以是大约2nm或更大，例如大于等于5nm，例如7nm或更大，例如10nm或更大，例如大于等于15nm，例如大于等于25nm，例如50nm或者100nm。经历相变的量相对小，并因此切换能量相对低。
可以通过自组装获得纳米线，例如在期刊Journal of AppliedPhysics，77卷，第2期，447-457页，1995年，K.Hiruma等人的论文“Growth and optical properties of nanometer-scale GaAs and InAswhiskers”以及Science，279卷，208-211页，1998年，A.Morales和C.Lieber的论文“A Laser Ablation Method for the Synthesis ofCrystalline Semiconductor Nanowires”中所描述的。以这种方式，可以通过不依赖光刻和允许远远低于光刻的分辨率的线直径的工艺获得纳米线。由于自组装，所以纳米线的尺寸得到很好的控制，并且可以远远低于通过光刻法能够实现的最小特征(形体)尺寸。
纳米线可以是固态的。可选择地，纳米线可以具有中空的部分，或者可以完全中空。在本领域中这种纳米线通常被称为纳米管(nanotube)。
通过不包括任何材料去除处理例如刻蚀的方法可以获得纳米线。这可能具有这样的优点，即，避免了由于材料去除处理引起的处理波动。
在垂直于线直径的纵向方向上纳米线可以具有例如20nm或更大的长度，例如大于等于50nm。
给第一导体提供纳米线的步骤可以包括以下步骤：
提供电介质层给第一导体，该电介质层具有露出第一导体的一部分的孔(径)(aperture)，以及
提供纳米线给被该孔径露出的第一导体的那部分。
通过在孔径露出第一导体的电介质层中向孔径提供纳米线，可以以相对确定的位置定位纳米线。以这种方式，可以通过使用的光刻的分辨率所确定的尺寸限定该位置，然而相变材料的量以及由此切换能量由线直径确定，该线直径可以明显小于所使用的光刻法的分辨率。当通过具有类似于该孔径的尺寸的工艺例如光刻法获得第一导体时，该实施例尤其有用。以通常用在所谓的后端处理中使用的接触孔的类似方式可以获得该孔径。
在实施例中，通过下述步骤将纳米线提供给该孔径：
提供金属微粒给由孔径露出的第一导体的那部分，以及
使用金属微粒作为催化剂，借助于气体-液体-固体(VLS)生长方法生长纳米线。
提供孔径的纳米线的这种方法具有这样的优点，将纳米线电连接到第一导体相对容易。而且，代替纳米线本身，只有金属微粒必须提供给孔径。这使得该方法相对容易。另外，纳米线的直径基本上等于金属微粒的尺寸，纳米线从该金属微粒生长。因此，通过使用很容易得到的具有十分确定的尺寸的金属微粒，可以控制线直径。金属微粒具有在2和100nm之间的直径，优选在5和50nm之间。可以在具有大约10％偏差的相同范围中调节线直径。
在平行于纳米线的主轴的方向上孔径可以具有5-100nm的深度，优选5-20nm。这种相对浅的孔径允许在孔径的内部纳米线相对可靠的生长。
在根据本发明的方法的替换实施例中，借助于VLS方法可以在其它地方，例如在不同的衬底上生长纳米线。随后，可以将其从该衬底上分离，并例如通过超声处理在溶剂中扩散。然后可以将纳米线水平地放置在例如绝缘衬底上。可以在它的分别两个外部分上在纳米线的上部蒸发触点。然后经受相变的纳米线的量等于触点之间的纳米线的量。
当使用金属微粒作为催化剂时，通过向孔径提供金属层，并随后加热金属层，由此形成金属微粒，可以提供金属微粒。这是使得金属微粒进入孔径中的便利方法，尤其是当电装置包括大量孔径时，其中每一个孔径将设置有至少一个金属微粒。可选择地，可以在电介质层和孔径上浇注包括一个或者多个金属微粒的液体溶液，可以干燥该溶液，在每一个孔径中留下至少一个金属微粒。
包括在纳米线中的相变材料中可以包括(In1-xGax)ySb1-y，0≤x≤1，和0≤y≤1。这些材料具有可变电阻器的良好特性，例如在第一电阻和第二电阻之间相当大的差异，其使得读出的电阻器的电阻值相对稳定，尤其是当被用作存储器装置时。而且，这些材料需要相对低的电压，以引起从具有相对差的导电性的相位到具有相对良好的导电性的相位的相变。
优选地，当通过VLS方法方便地生长这种纳米线时，保持y≤0.5。通过首先生长y＝0.5的纳米线并随后将纳米线加热到足够高的温度使得一些Sb原子被蒸发掉，可以获得y＜0.5的纳米线。相对于In和Ga的浓度降低Sb的浓度增加了相变材料的结晶速度，其允许从非晶相到结晶相的相对快的相变。
在实施例中，相变材料中Ga、In和Sb的比例可以用三元组成图Ga-In-Sb中的区域以原子百分比来表示，呈四边形的所述区域具有下述的顶点(vertices)T、U、V和W，其中T是Ga46Sb54，U是Ga10In36Sb54，V是Ga26In36Sb38，以及W是Ga62Sb38。在这种相变材料中，非晶相的稳定性在30摄氏度时是10年或者更长，并且结晶时间小于30ns。
在借助于VLS生长方法生长纳米线的步骤中，例如可以将生长纳米线的温度降低10到80摄氏度。由于降低了温度，所以和在较高温度生长的纳米线的部分相比，在这种条件下生长的纳米线的部分具有减小的线直径。因此，将相变材料的相对小的有效体积(active volume)定义为相变被限制在的量，由此降低所需的切换能量。优选地，在小于等于450摄氏度例如在420摄氏度的温度下生长具有减小了线直径的纳米线线段。在相对高的温度上生长的纳米线的部分具有相对大的线直径，其允许电流有效地传导到有效体积。
可替换地或者另外地，可以在一定的温度下生长该部分，该温度如此之高以使得来自金属微粒中的气相的反应物的熔化变成限制生长的速度。
在一定周期之后温度可能降低，在该周期中在从第一值到第二值时进行生长。可替换地，温度可以在几个步骤中或者连续降低。
根据本发明的电装置具有主体，该主体具有包括在第一相和第二相之间可以变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，以及当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻，该电阻器是电连接第一导体和第二导体的纳米线。这种电装置是可以充当存储器元件的电可变电阻器，借助于电阻值在该存储器元件中存储信息。使用纳米线作为电阻器具有这样的优点：可以将经历相变的有效体积保持为相对小，导致相对低的切换能量。
本发明不局限于两个离散的电阻值。相反，相变材料可以具有几个相，或者可以有两个相的混合构成，以及电阻器可以具有它可以获得的不同电阻值的对应范围。
在电装置的实施例中，纳米线包括具有相变材料并具有线直径的线段(segment)，以及具有大于该线段的线直径的另一线直径的另一线段。当包括相变材料的线段具有小于另一线段的线直径的线直径时，电流密度相对高的线段是包括相变材料的线段。由于相对高的电流密度，所以在其中将引入相变的线段中焦耳热是相对明显的，然而在其中没有引入相变的另一线段中焦耳热相对低。在另一线段中的焦耳热对于引入相变贡献相对很小，并因此它相对不起作用。相对于包括相变材料的该线段，在另一线段中减少焦耳热的相对量增加了引入相变的电装置的整体效率。
纳米线可以包括具有大于该线段的线直径的附加线段直径的附加线段，该线段被设置在另一线段和附加线段之间。在这种电装置中，电流流到经历相变的线段和远离经历相变的线段的路径是相对低的欧姆(电阻)，导致相对低的损耗。
可替换地或者另外地，包括相变材料的该线段可以是中空的以及另一线段可以是实心的，因此在该线段中的电流路径的横截面小于在另一线段中电流路径的横截面。
包括相变材料和经历相变的该线段以及另一线段和/或附加线段可以具有不同的化学成分。优选地，另一线段和/或附加线段是由具有比第一相和第二相中的相变材料的导电性好的导电性的材料构成的。不同的化学成分可能是由于不同的掺杂浓度和/或由于不同的掺杂剂而导致的。
在实施例中，线段、附加线段以及优选另一线段的每一个都包括相变材料。在这种电装置中，经历相变的有效体积是在只和相变材料接触的电流传导界面上，其降低了经历相变的相变材料和纳米线的相邻线段之间的任何化学相互作用，其增加了电装置的寿命，也就是，可以可靠地获得的相变的数量。
包括相变材料的纳米线的线段可以具有在5和50nm之间的线直径，其导致相对高的电流密度和相对低的切换能量。
电阻器可以包括存储器元件，借助于电阻器的电阻值在该存储器元件中存储信息。该主体可以包括：
存储器单元阵列，每个存储器单元包括各自的存储器元件和各自的选择装置，以及
选择线的栅格(grid)，
每个存储器单元通过连接到各自的选择装置的选择线可单独访问。
这种电装置构成可以存储和读出多位信息的存储器阵列。
选择装置可以包括二极管，其产生相对紧凑和简单的电装置。该二极管可以是pn二极管、齐纳二极管或者击穿二极管。该二极管可以是纳米线的整体部分，并可以通过改变生长纳米线的气体的成分利用VLS生长方法来生长，如在Nature，第415卷，617-620页，2002年，由M.S.Gudiksen等人的论文“Growth of nanowire superstructures fornanoscale photonics and electronics”描述的。类似地，例如通过从In和P到In和As改变气相成分的主要部分，可以制造包含异质结的纳米线，如在Applied Physics Letters，第80卷，第1058-1062页，2002年，由M.T.
Figure G2005800326289D00071
等人的论文“One-dimensional heterostructuresin semiconductor nanowhiskers”中描述的。
选择装置可以包括具有源极区、漏极区和栅极区的金属氧化物半导体场效应晶体管。选择线的栅格可以包括N个第一选择线、M个第二选择线和输出线。每个存储器元件的电阻器可以将选自于对应金属氧化物半导体场效应晶体管的源极区和漏极区的第一区电连接到输出线。选自于源极区和漏极区的对应金属氧化物半导体场效应晶体管的并不受第一区影响的第二区可以电连接到N个第一选择线之一。栅极区可以电连接到M个第二选择线之一。
这种电装置尤其容易嵌入在制造MOSFET的标准CMOS工艺中。
可替换地，可以使用双极晶体管作为选择装置。发射区和基极区域可以连接到两个各自的选择线，同时集电极通过纳米线连接到输出线。
附图说明
将参考附图进一步解释和描述方法和电装置的这些和其它方面，其中：
图1是已知电装置的横截面，
图2是在制造的第一个阶段根据本发明的电装置的实施例的顶视图，
图3是沿着图2的线III-III的预先制造的电装置的实施例的横截面，
图4是在制造的第二个阶段沿着图2的线III-III的预先制造的电装置的横截面，
图5是在制造的第三个阶段沿着图2的线III-III的预先制造的电装置的横截面，
图6是在制造的第四个阶段沿着图2的线III-III的预先制造的电装置的横截面，
图7是在制造的第四个阶段预先制造的电装置的另一个实施例的横截面，
图8-10是在制造的连续阶段中预先制造的电装置的另一实施例的横截面，以及
图11是电装置的纳米线的实施例的横截面。
具体实施方式
如在图2-6中所示的制造的不同阶段时，电装置100的实施例具有主体102，其包括衬底101，衬底101例如可以包括单晶p掺杂的硅半导体晶片。该主体还包括选择装置171的阵列。在图2-6所示的实施例中，电装置100具有3×3的阵列，但是本发明既不局限于这种尺寸也不局限于这种形状的阵列。主体102还包括选择线120、121的栅格，使得通过连接到各自选择装置171的各自选择线120、121访问每个存储器单元。
在图2-6所示的实施例中，选择装置171包括金属氧化物半导体场效应晶体管(MOSFET)，并且更尤其包括NMOS晶体管。MOSFET具有n掺杂的源极区172、n掺杂的漏极区173和栅极区174。源极区172和漏极区173可以包括多于一个的n掺杂材料部分，例如轻掺杂的n-部分和重掺杂n+部分。n掺杂源极区172和漏极区173被沟道区隔开。形成在沟道区之上的栅极区174控制电流从源极区172通过沟道区流到漏极区173。栅极区174可以包括多晶硅层。栅极区174通过栅绝缘层和沟道区隔开。
选择线120、121的栅格包括N＝3个第一选择线120和M＝3个第二选择线121以及输出线。稍后将在制造具有纳米线的工艺中提供选自于相应金属氧化物半导体场效应晶体管的源极区172和漏极区173的相互绝缘端子区。将选自源极区172和漏极区173的金属氧化物半导体场效应晶体管的并不受端子区影响的其它区域电连接到N个第一选择线120之一。栅极区174可以电连接到M个第二选择线之一。在图2-6所示的实施例中，互相绝缘的端子区是源极区172，其它区是漏极区173。在没有示出的另一个实施例中，互相绝缘的端子区是漏极区173，以及其它区是源极区172。
在该实施例中，漏极区173连接到第一互连层，还叫作金属1，栅极区174连接到第二互连层，还叫作金属2，以及对于纳米线的接触孔连接到第三互连层，还叫作金属3，或者更高的互连层。可以通过将纳米线连接到金属1避免其中要生长纳米线的这种相对深的接触孔。
选择线120、121分别连接到线选择装置和行选择装置，这两种装置都没有示出。
栅极区174和漏极区173设置有用于分别将栅极区174和漏极区173电连接到选择线121和120的硅化钨层和钨插塞122。选择线120和121是由导电材料，例如铝或者铜构成的。使用标准的IC技术形成选择装置171的阵列和选择线120、121的栅格。
除了上述的电连接之外，选择装置171和选择线121、120通过电介质材料123例如二氧化硅彼此电绝缘并嵌入其中。电介质材料123可以由包括不同材料的几层构成。可以通过化学机械抛光(CMP)抛光电介质材料123的表面，用来得到相对平滑和相对平坦的表面。随后，在电介质材料123中产生图2和3所示的开口124，以露出端子区，在该实施例中也就是源极区172。
由此得到的结构设置在具有一个或者多个纳米线NW的开口124内部。在实施例中，通过期刊Journal of Applied Physics，第77卷，第2期，第447-457页，1995年，K.Hiruma等人的论文“Growth andoptical properties of nanometer-scale GaAs and InAs whiskers”以及在Science，第279卷，第208-211页，1998年，A.Morales和C.Lieber的论文“A Laser Ablation Method for the Synthesis ofCrystalline Semiconductor Nanowires”中描述的VLS方法生长纳米线。
为此目的，由此获得的结构，尤其是开口124可以设置有通常具有0.2-5nm厚度的金属膜例如Ni、Co、Fe或者Au。在最初的一个或者多个，但是优选一个加热步骤中，在还被叫作金属族MC的剩余物中，金属微粒是由图3所示的源极区上部的开口124内部的金属膜构成的。金属族MC可以具有2-100nm的尺寸，优选在5和50nm之间。实际尺寸可能依赖于金属膜的厚度、形成金属族的温度、使用的金属，还依赖于阻挡层的材料(如果存在)，以及依赖于可能为小于等于500nm，优选小于等于250nm，例如180nm、130nm或者90nm或更小的孔径124的尺寸。可替换地，例如从溶液或者借助于聚焦离子束，可以将金属族MC直接沉积为任意这些材料的胶状金属微粒。从溶液或者借助于聚焦离子束沉积金属族MC具有这样的优点：可以相对容易和可靠地控制它们的尺寸。
在实施例中，在提供金属族MC之前将阻挡层设置到开口24的底部，以保护前端不受金属污染。例如在去除MC的过程中，可以部分地去除开口124的侧壁上的阻挡层，以避免存储器材料层和漏极区之间短路。
在VLS方法中使用金属族MC作为生长纳米线的核心或者催化剂。将金属族MC加热到400-800℃的温度范围，并暴露于包括所希望的相变材料的前体流。金属族MC起到用于吸收气相反应物，也就是，在纳米线NW生长的这些点处的反应物的冷凝物的能量支持点的作用。在图4中示出该步骤的结果。在这种方法中起到催化剂作用的金属族MC的尺寸决定了其纳米线NW生长的直径。
纳米线NW包括具有可在第一值和第二值之间切换的电阻率的相变材料，其可以包括(In1-xGax)ySb1-y，0≤x≤1且0≤y≤1。在实施例等级中，y≈0.5，例如在0.45和0.55之间，优选为0.5。x可以是例如0.2、0.4、0.5、0.7。例如，可以用选自Te、Se和S的一种或者多种元素X掺杂相变材料。可以将掺杂剂添加到从中生长纳米线的气体，例如作为H2X这种类型的前体。可替换地，可以将掺杂剂添加到通过激光烧蚀制造蒸汽的目标中。掺杂浓度例如可以在0.0001和1原子％之间。III-V材料的纳米线可以在275和450摄氏度之间的温度下生长。所选择的温度取决于所希望的线直径、反应物的压力以及金属微粒MC的尺寸。
在VLS方法中，纳米线NW的直径依赖于生长纳米线的温度和金属族MC的尺寸。可以使用还叫作纳米管的中空纳米线，和外部线直径相比，其导致了相变材料相对较小的有效体积。对于0≤x≤1且0≤y≤1的(In1-xGax)ySb1-y的纳米线，在低于大约500摄氏度的温度T时，生长实心纳米线，但是在高于大约500摄氏度的温度T时，生长中空纳米线。纳米线NW可以包括具有实心的部分和具有空心的部分。
在生长纳米线之前，通过抛光或者取决于角度的离子铣磨，可以去除掉开口124外面的金属膜、金属族MC和/或胶状的金属微粒。这阻止了在开口124外面生长纳米线。此时，可以部分地去除开口124里面的阻挡层(如果存在)，使得阻挡层的水平面低于电介质层123的上部。在纳米线NW生长之前，如果没有去除开口124外面的金属膜和/或胶状的金属微粒，纳米线NW还在开口124外面的阻挡层上部生长。可以在工艺，例如下面解释的去除多余沉积的另一电介质223的过程中，去除开口124外面的纳米线NW。
优选地，在每一个开口124中生长一个纳米线NW，也就是在不同开口124中设置纳米线NW组。然而，每个开口124中有一个以上的纳米线NW也是可能的。在目前所述的步骤之后，由于VLS方法的处理波动，所以通常获得具有一组预先制造的纳米线NW的衬底101，该组纳米线NW具有不同的长度。
在生长纳米线NW之后，用另一电介质223填充开口124的剩余部分，该电介质223可以是例如氧化硅，例如从TEOS得到的。可替换地或者另外地，可以使用高密度等离子体(HDP)在孔径中形成二氧化硅。在图5中示出该步骤的结果。另一电介质223可以由和电介质123相同或者不同的材料构成，例如氧化物和氮化物，或者反之亦然，使得可以使用电介质123作为用于抛光的停止层。另一电介质223可以是任意的电绝缘材料。在存储器材料的电阻率变化需要升高温度的情形中，热绝缘体，例如多孔SiO2可能是有利的。在一些情形中，例如当电装置也包括通常的CMOS装置时，电介质材料123和另一电介质材料223可以是相同的材料，并且材料去除可以是在固定抛光时间之后结束的抛光。
在另一电介质223沉积之后，该组预先制造的纳米线NW经受材料去除处理，用于获得该组纳米线NW，相对于衬底101其每一组都具有相同的高度。在该材料去除处理中，例如通过刻蚀或者通过CMP，还去除开口124外面的另一电介质223，以露出纳米线NW的上端部。该步骤的结果是，每一个纳米线具有和图6中所示相同的露出接触区。
随后，由此获得的结构，尤其是露出的接触区，也就是露出的纳米线NW的端部设置有接触电极108。接触电极108可以由例如具有例如50-200nm厚度的TiN、W、TiW、TaSiN、TiSiN或者TiAlC层构成。接触电极108可以将包括相变材料的纳米线NW电连接到第二端子272，其中读取电路可以连接到该端子。第二端子272可以是接触电极108的整体部分。读取电路可以布置成建立涉及从第一端子到第二端子272的导电路径的电阻的电参数，在该实施例中，第一端子由源极172通过包括由此接触的相变材料和接触电极108的纳米线NW构成。
在根据图2-6所示的实施例的电装置100中，所有的纳米线NW电连接到接触电极108，使得它们从它们的端点到各个源极区172具有几乎相同的距离D，如在图6中示意性示出的。
由此获得的电装置100具有主体102，该主体具有包括在第一相和第二相之间可以变化的相变材料的电阻器。当相变材料在第一相时电阻器具有第一电阻，以及当相变材料在第二相时具有不同于第一电阻的第二电阻。电阻器是电连接在图2-6所示的实施例中由源极区172构成的第一导体和在图2-6的实施例中由接触电极108构成的第二导体的纳米线NW。相变材料可能经受从第一相到第二相的相变，和反过来。可以通过从第一导体经过纳米线NW流到第二导体的电流引起相变，或者反之亦然。
每个纳米线NW电接触各个接触区中的接触电极108。在对于所有纳米线NW的实施例，各个接触区基本上等同于已经使用的基本上相同的金属微粒MC。
第一端子可以包括至少两个互相绝缘的端子区，在图2-6的实施例中有九个源极区172。互相绝缘的端子区的每一个都电连接到各个接触电极108，除了包括相变材料的各个单一纳米线NW。可替换地，互相绝缘的端子区的一个或者多个可以通过多于一个纳米线NW电连接到各个接触电极108。
在图2-6的实施例中，每个纳米线NW以纵向方向延伸并具有垂直于纵向方向的横截面，该横截面沿着该纵向方向基本上是恒定的。每个接触区基本上等于各个纳米线的横截面。
在图2-6的实施例中，电装置100包括由源极区172构成的相互绝缘的端子区的阵列。端子区的每一个通过一个或者多个各个纳米线NW电连接到接触电极108并连接到各个选择装置171，使得通过选择线的栅格的各个选择线120、121可以访问由纳米线NW构成的电阻器。
在替换实施例中，预先制造的电装置100经受材料去除处理，其对于纳米线NW和另一电介质223具有不同的选择性。选择性中的差异暗示了或者纳米线NW比另一电介质223更有效被去除，或者另一电介质223比纳米线NW更有效地被去除。材料去除处理可以包括多于一个材料去除处理，例如CMP步骤之后的刻蚀步骤。
在前一种情况中，相对于另一电介质223轻轻地凹进纳米线NW。将沉积到该结构上的接触电极108延伸到由此形成的凹槽中，由此接触只在接触区中的凹槽内部的各个纳米线NW，该凹槽等于纳米线NW的横截面。根据纳米线NW的成分，可以使用不同的刻蚀剂，例如浓的HCl、Br2/HBr，该刻蚀剂比另一电介质例如SiO2更有效地刻蚀纳米线。
在后一种情况中，将相对于纳米线NW轻轻地凹入另一电介质223，并露出纳米线侧壁的一部分。沉积到该结构上的接触电极108延伸到由此形成的凹槽中，由此接触纳米线NW的露出端部的各个纳米线NW，并在图7中示出也已经被露出的侧壁的那些部分。以这种方式，可以由其可靠地建立接触电极108和纳米线NW之间的接触。在另一电介质包括SiO2的情形中，通过用例如0.01-10％的HF刻蚀可以获得这种接触，该刻蚀剂比纳米线NW更有效地刻蚀SiO2。可替换地，可以使用选择性的干法刻蚀。
在实施例中，MOSFET的源极区172接地，也就是，MOSFET具有公共电源。漏极区173设置有纳米线NW而不是钨插塞122。类似于图2-6所示的实施例，栅极174电连接到各个选择线121。选择线121形成字线。构图接触电极108，以形成位线，其可以用于选择阵列的特殊单元和检测由此选择的存储器材料的电阻。
选择装置171可以是两个终端装置，例如二极管，例如pn二极管、肖特基二极管、击穿二极管或者齐纳二极管。该阵列结构可以和二极管ROM阵列相比较。在读操作的过程中，可以以非导电形式偏置未选择单元的二极管，以避免额外电流流到读取放大器。没有选择晶体管，则存储器元件的尺寸可以更小。而且，可以在彼此上部堆叠几层存储器单元，由此形成3D存储器。例如，借助于p掺杂的纳米线的半导体部分和n掺杂的纳米线的半导体部分之间的pn结，可以在纳米线NW中构建这样的两个端子选择装置。可以使用图8的插图中所示的这种pn结选择一个存储器元件并构成冗余的选择晶体管。
包括选择装置的纳米线可以直接在衬底101的一部分上生长，其中可以掺杂衬底101以形成第一导体，也就是，在所谓的前端。可替换地，它还可以设置在电装置100的所谓后端，如在图8-10中所示的。在该后一种情况中，纳米线可以嵌入在一个或者多个电介质层123中，使得它们和导电层例如Al或者Cu金属线电接触。该层可以是通过常规的IC工艺获得的选择线120或者121。在选择线120的上部，可以沉积例如氧化硅的电介质层123’。电介质层123’可以设置有开口124，通过该开口可以露出选择线120的至少一部分。在开口124内部，以和参考图3-6所示类似的方式通过VLS方法生长纳米线NW。首先，在开口124内部沉积金属族MC，然后在开口124中生长纳米线NW。在图8中示出这些步骤的结果。随后，用电介质223填充开口124的剩余部分。通过材料去除处理可以去除电介质223和/或纳米线NW的一部分，以露出一部分纳米线NW。
孔径124在平行于纳米线的主轴方向上具有15、25、75nm或者200nm的深度S。
在图8所示的预先制造的装置100的上部，可以提供具有50-200nm厚度的金属导体层，例如TiN、W、TiW、TaSiN、TiSiN、TiAlC，在其上面可以设置Al或者Cu层。构图这些层以形成可以垂直于选择线120的选择线121。在图9中，示出了一个选择线120，但是在选择线121上部电装置100可以包括多个例如互相平行的这种选择线120。这产生了准二维阵列存储器单元，其每一个都包括含有相变材料和选择装置171的纳米线NW。可以用连续的钝化层和任意的一个或者多个互连层完成电装置100。
可替换地，电装置100可以包括在彼此上面堆叠的如图9所示的结构。在这种情形中，可以获得三维存储器阵列。为此目的，选择线121可以设置有图10所示的电介质层123”，类似于电介质层123’。电介质层123”设置有露出一部分重叠的选择线121的开口124’。开口124’设置有类似于开口124中的纳米线NW的纳米线NW’。开口124’的剩余部分可以被类似于电介质材料223的另外的电介质材料223’填充。通过材料去除处理可以去除电介质材料223’和任意的一部分纳米线NW’，由此露出纳米线NW’的外端部。该预先制造的电装置100可以设置有类似于选择线120的选择线120’，产生如图10所示的预先制造的电装置100。选择线120’可以设置有没有示出的另外的电介质材料，以及可以以制造IC的通常方法完成电装置。
选择线120’、纳米线NW’和选择线121形成第二级的三维存储器阵列。在图10所示的实施例中，存在两级，其每一级都有四个选择线120。然而，本发明不局限于这些数量的选择线120、120’或者这些数量的级。
在根据本发明的那些方法中，其中借助于气体-液体-固体生长方法生长纳米线，在生长过程中可以降低纳米线的生长温度。当生长时由于线直径依赖于纳米线的温度，也就是在降低温度时减小了该直径，例如在20或者50摄氏度时减小的，可以获得具有减小了线直径的线段NWS的纳米线NW。由于在具有减小了线直径的线段中电流密度较高，所以在该线段中引入了相变。这产生了对有效体积的相对可靠的定义。如图11所示，由此获得的纳米线NW包括线段NWS，其包括相变材料并具有线直径DS，和具有大于该线段的线直径DS的其它线直径DF的另一线段NWF。任意地，纳米线NW可以包括具有大于该线段的线直径DS的附加线直径DA的附加线段NWA，该线段NWS设置在另一线段NWF和附加线段NWA之间。
包括相变材料的纳米线的线段NWS可以具有在5和50nm之间的线直径，例如10nm或者25nm
线段NWS和另一线段NWF的每个都可以包括相变材料。附加线段NWA(如果存在)还可以包括相变材料。
可替换地或者另外地，纳米线NW可以包括另一线段NWF和任意地附加线段NWA，该附加线段NWA具有和包括相变材料的线段不同的化学成分。可以最优化另一线段的化学成分，使其具有相对低电阻和/或相对低导热性。另一线段NWF和任意地附加线段NWA可以具有不同的掺杂浓度。另一线段NWF的掺杂剂和附加线段NWA的掺杂剂可以是相同的或者不同的种类。
可以将这种纳米线NW引入到图6或者10所示的电装置100中。
在VLS方法中，在纳米线生长过程中，通过改变气体成分，可以获得包括选择装置例如pn结的分段纳米线。通过掺杂目标的激光烧蚀，可以获得该气体，也就是在掺杂剂被烧蚀之前已经将其添加到目标中。为了在GaSb纳米线中获得n型线段，例如具有大约1018cm-30.001-0.1mol％的掺杂浓度，使用Te、Se和/或S。为了在GaSb纳米线中获得p型线段，使用0.1-1.0mol％的Ge、Si和/或Zn。为了用Si掺杂，可以将SiH4添加到气体中。这种pn结可以和包括In0.5Ga0.5Sb作为相变材料的线段组合在一起。组合GaSb半导电纳米线线段和In0.5Ga0.5Sb是有利的，因为两种材料具有4％的晶格失配，其仍然允许容易地集成在一个纳米线中。
Pn结的使用是为了选择的目的，以避免当布置在阵列中时平行电流流过相邻的装置，如在图10中所示的。在这种情况中可以省略选择晶体管，并减小单元尺寸。只要通过二极管传导了足够的电流，二极管的电阻不是最重要的。
通过增加pn结的低掺杂侧上的厚度可以增加纳米线中最大允许电流密度。可以使纳米线的重掺杂侧变薄并接触包括相变材料的线段。在纳米线生长过程中，通过改变衬底温度可以获得构成pn结的不同线直径的两个部分，如在专利申请WO2003/083949中描述的，其在这里引作参考。
在该实施例的变形中，在开口124，以及在开口124’(如果存在)内部生长掺杂的纳米线NW，这种纳米线NW可以构成击穿二极管。通过Advanced Materials，第12卷，第298-302页，2000年，X.Duan和C.M.Lieber的论文“General synthesis of compound semiconductornanowires”中所述的VLS(气体-液体-固体)机械装置可以合成所有IV、III-V和II-VI族半导电的单晶纳米线。这些线可以具有高达几微米的长度，并且可以将它们的直径在从4nm到几百nm的范围调节。可以在气相中以及在固体衬底上生长纳米线。通过改变施主气体的化学成分，可以在线内部生长p-n结，如Nature，第415卷，第617-620页，2002年，M.S.Gudiksen等人的论文“Growth of nanowire supers tructuresfor nanoscale photonics and electronics”中描述的。类似地，通过改变气相混合物中的主要成分，例如从In和P到In和As，可以制造含有异质结的纳米线，如Applied Physics Letters，第80卷，第1058-1062页，2002年，M.T.
Figure G2005800326289D00161
等人的论文“One-dimensionalheterostructures in semiconductor nanowhiskers”中所述的。
纳米线可以由三个连续不同地掺杂半导体区，例如n-p-n或者p-n-p构成。可以用相同或者不同族材料的半导体掺杂这些区中的每一个。例如，这三个区都可以由一种以及相同的III-V、II-VI或者IV族材料构成。前者的例子是InP。可替换地，其中一个区可以是不同族的材料，例如夹在IV族材料的两个n掺杂区之间的p掺杂的II-VI族材料。
在该实施例中，纳米线的掺杂剖面可以实现击穿二极管功能。击穿二极管是非线性元件，至少包括第一导电类型的第一和第二区以及在第一和第二区之间的第二导电类型的第三区。一方面第一和第三区，以及另一方面第三和第二区形成两个相对设置的整流结。这些中的至少一个可以借助于另一结的电场被正向偏置，其可以被反向偏置。第三区的宽度足够小，并且它的掺杂剖面是这样的：在其中一个结在至少一个偏置方向被击穿之前在两个结之间发生击穿。击穿二极管具有两个带相同掺杂类型的端子。因此，在制造工艺的多个步骤中当电连接端子时可以使用相对少量的不同材料。当构成击穿二极管的半导体区是纳米线的一部分时，存在这样的优点，例如通过VLS方法可以在彼此上部生长单晶半导体区，甚至是不同半导体材料的单晶半导体区。以这种方式可以获得相对低电阻的半导体区，同时需要400到550摄氏度的相对低的温度。在相对低的温度时制造这种高质量、低电阻的选择装置允许在工艺流程中集成击穿二极管，例如在只允许相对低温的IC的后端。相对低电阻和相对低温度的优点不依赖于击穿二极管是否连接到存储器材料层。
掺杂剖面可以是对称的n-p-n剖面或者不对称的n-p+-p-n剖面。可以选择p段的厚度，例如以获得所希望的击穿和平带电压。可替换的是中心段的双异质结，该中心段具有较高的最小多数载流子带宽。
根据本发明的该方案的电装置可以具有下述的一个或者多个优点：纳米线可以具有相对低的电阻，尤其是当纳米线是单晶体时。在M.T.
Figure G2005800326289D00171
等人的上述引用文件中已经示出了，VLS工艺能够传送具有相对低缺陷密度的单晶纳米线，导致相对高的载流子迁移率。这使得纳米线支撑相对高的电流密度。通过适当的冶金术和工艺，可以获得低于20kΩ例如在1和5kΩ之间的接触电阻，如在Applied Physics Letters，第83卷，第344-346页，2003年，S.De Franceschi等人的论文“Single-electron tunneling in InP nanowires”中所示的。接合低纳米电阻，当使用纳米线作为选择装置时这能够获得大的导通/关断比。可以在不超过500℃的温度下执行VLS方法和制造触点，并还传输单晶材料。这能够获得CMOS的兼容性。
可以选择纳米线的掺杂剖面，例如来实现所希望的二极管特性。这可以通过在生长过程中改变气体的成分来获得。在生长过程的不同的时间周期中，例如通过激光照射不同样品可以改变成分，由此使得照射的样品的原子变成气相并冷凝在纳米线中。
击穿二极管可以是对称的，并可以包括在该例子中是p型的第一种导电类型的半导体材料的第一区，该第一区位于在该例子中是n型的第二种导电类型的半导电材料的第二区和在该例子中是n型的第二种导电类型的半导体材料的第三区之间。
在该实施例的变形中，p区是由相对重掺杂p+区和相对轻掺杂p区构成的。在分别平行于纳米线的纵向方向上p+区和p区可以具有几十nm的厚度。通过所希望的电特性确定该厚度和掺杂浓度的确切值。
总之，根据本发明的方法旨在制造根据本发明的电装置100，该装置具有主体102，该主体具有包括在第一相和第二相之间可以变化的相变材料的电阻器，当该相变材料在第一相时该电阻器具有第一电阻，以及当该相变材料在第二相时该电阻器具有第二电阻。该电阻器是电连接第一导体172、120和第二导体108、121的纳米线NW。该方法包括步骤：提供具有第一导体172、120的主体102，提供纳米线NW给第一导体172、120，由此电连接纳米线NW和第一导体172、120，并提供第二导体108、121给纳米线NW，由此电连接纳米线NW和第二导体108、121。
应当理解的是，上述实施例的描述不是限制本发明，在不脱离附带的权利要求的范围的条件下，本领域技术人员将能够设计出很多的变形实施例。在权利要求中，放置在括号中的任何附图标记将不构成对该权利要求的限制。词语“包括”不排除存在权利要求中所列的那些之外的其它元件或者步骤。在元素之前的词语“一”或者“一个”不排除存在多个这种元件。

Claims (17)

1.一种制造电装置(100)的方法，该电装置具有主体(102)，该主体具有包括在至少第一相和第二相之间可变化的相变材料的电阻器，该电阻器是电连接第一导体(172，120)和第二导体(108，121)的纳米线(NW)，该方法包括以下步骤：
提供具有第一导体(172，120)的主体(102)；
提供纳米线(NW)给第一导体(172，120)，由此电连接纳米线(NW)和第一导体(172，120)；以及
提供第二导体(108，121)给纳米线(NW)，由此电连接纳米线(NW)和第二导体(108，121)，
其中提供纳米线(NW)给第一导体的步骤包括以下步骤：
提供电介质层(123)给第一导体(172，120)，该电介质层(123)具有用于露出第一导体的一部分的孔径(124)；和
提供纳米线(NW)给被孔径(124)露出的第一导体的那部分，以及
其中向孔径(124)提供纳米线(NW)的步骤包括以下步骤：
提供金属微粒(MC)给被孔径(124)露出的第一导体的那部分；和
使用该金属微粒(MC)作为催化剂、借助于气体-液体-固体生长方法来生长纳米线(NW)。
2.如权利要求1所述的制造电装置(100)的方法，其中在平行于纳米线(NW)的主轴的方向上，该孔径(124)具有5-100nm的深度(S)。
3.如权利要求1所述的制造电装置(100)的方法，其中该金属微粒(MC)具有在2和100nm之间的直径。
4.如权利要求1所述的制造电装置(100)的方法，其中提供金属微粒(MC)给被孔径(124)露出的第一导体的那部分的步骤包括步骤：
向该孔径(124)提供金属层；以及
加热该金属层，由此形成金属微粒(MC)。
5.如权利要求1所述的制造电装置(100)的方法，其中相变材料包括(In1-xGax)ySb1-y，其中0≤x≤1和0≤y≤1。
6.如权利要求1所述的制造电装置(100)的方法，其中在借助于气体-液体-固体生长方法来生长纳米线的步骤期间，降低生长纳米线的温度。
7.一种具有主体(102)的电装置(100)，该主体具有包括在第一相和第二相之间可变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，而当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻，该电阻器是电连接第一导体(172，120)和第二导体(108，121)的纳米线(NW)，
第一导体(172，120)具有提供给第一导体的电介质层(123)，并且所述电介质层(123)具有用于露出与纳米线电连接的第一导体的部分的孔径(124)，其中所述纳米线可通过使用金属作为催化剂、借助于气体-液体-固体生长方法在第一导体的露出部分上生长纳米线来获得。
8.一种具有主体(102)的电装置(100)，该主体具有包括在第一相和第二相之间可变化的相变材料的电阻器，当该相变材料在第一相时，该电阻器具有第一电阻，而当该相变材料在第二相时，该电阻器具有不同于第一电阻的第二电阻，该电阻器是电连接第一导体(172，120)和第二导体(108，121)的纳米线(NW)，其中该纳米线(NW)包括：
线段(NWS)，该线段包括相变材料并具有线直径(DS)；和
具有另一线直径(DF)的另一线段(NWF)，该另一线直径(DF)大于该线段的线直径(DS)。
9.如权利要求8所述的电装置(100)，其中纳米线(NW)包括具有附加线直径(DA)的附加线段(NWA)，该附加线直径(DA)大于该线段(NWS)的线直径(DS)，该线段(NWS)被设置在另一线段(NWF)和附加线段(NWA)之间。
10.如权利要求8所述的电装置(100)，其中该线段(NWS)和另一线段(NWF)具有不同的化学成分。
11.如权利要求9所述的电装置(100)，其中该线段(NWS)和附加线段(NWA)具有不同的化学成分。
12.如权利要求9所述的电装置(100)，其中该线段(NWS)和附加线段(NWA)各自具有相变材料。
13.如权利要求7所述的电装置(100)，其中包括相变材料的纳米线的线段(NWS)具有在5和50nm之间的线直径。
14.如权利要求7所述的电装置(100)，其中电阻器(107)构成存储器元件(170)，以及主体(102)包括：
存储器单元的阵列，每一个存储器单元包括相应的存储器元件(170)和相应的选择装置(171)；以及
选择线(120，121)的栅格，
每个存储器单元可通过连接到相应的选择装置(171)的相应选择线(120，121)独立地访问。
15.如权利要求14所述的电装置(100)，其中选择装置(171)包括二极管。
16.如权利要求15所述的电装置(100)，其中选择装置(171)是纳米线(NW)的整体部分。
17.如权利要求14所述的电装置(100)，其中：
选择装置(171)包括具有源极区(172)、漏极区(173)和栅极区(174)的晶体管；以及
选择线(120，121)的栅格包括N个第一选择线(120)、M个第二选择线(121)以及输出线，
每个存储器元件(170)的电阻器(107)将选自相应的金属氧化物半导体场效应晶体管的源极区(172)和漏极区(173)的第一区电连接到输出线，选自源极区(172)和漏极区(173)的并且不受第一区影响的相应的金属氧化物半导体场效应晶体管的第二区电连接到N个第一选择线(120)之一，栅极区(174)电连接到M个第二选择线(121)之一。
CN200580032628.9A 2004-09-27 2005-08-19 具有包括相变材料的纳米线的电装置及其制造方法 Expired - Fee Related CN101027797B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04104687 2004-09-27
EP04104687.1 2004-09-27
PCT/IB2005/052729 WO2006035325A1 (en) 2004-09-27 2005-08-19 Electric device with nanowires comprising a phase change material

Publications (2)

Publication Number Publication Date
CN101027797A CN101027797A (zh) 2007-08-29
CN101027797B true CN101027797B (zh) 2010-06-16

Family

ID=35207874

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580032628.9A Expired - Fee Related CN101027797B (zh) 2004-09-27 2005-08-19 具有包括相变材料的纳米线的电装置及其制造方法

Country Status (7)

Country Link
US (2) US7700934B2 (zh)
EP (1) EP1797604A1 (zh)
JP (1) JP2008515181A (zh)
KR (1) KR20070050107A (zh)
CN (1) CN101027797B (zh)
TW (1) TW200625705A (zh)
WO (1) WO2006035325A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7491962B2 (en) 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
KR100674144B1 (ko) * 2006-01-05 2007-01-29 한국과학기술원 탄소 나노 튜브를 이용한 상변화 메모리 및 이의 제조 방법
KR20090007363A (ko) 2006-03-24 2009-01-16 엔엑스피 비 브이 상변화 저항기를 갖는 전기 디바이스 및 전기 장치
KR101530379B1 (ko) * 2006-03-29 2015-06-22 삼성전자주식회사 다공성 글래스 템플릿을 이용한 실리콘 나노 와이어의제조방법 및 이에 의해 형성된 실리콘 나노 와이어를포함하는 소자
US7626190B2 (en) 2006-06-02 2009-12-01 Infineon Technologies Ag Memory device, in particular phase change random access memory device with transistor, and method for fabricating a memory device
DE102006026949A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Ag Speicherbauelement, insbesondere Phasenwechselspeicherbauelement mit wahlfreiem Zugriff mit Transistor, und Verfahren zum Herstellen eines Speicherbauelements
US20070292985A1 (en) * 2006-06-16 2007-12-20 Yuegang Zhang Phase change memory with nanofiber heater
US20080093693A1 (en) * 2006-10-20 2008-04-24 Kamins Theodore I Nanowire sensor with variant selectively interactive segments
US7850941B2 (en) 2006-10-20 2010-12-14 General Electric Company Nanostructure arrays and methods for forming same
KR100802495B1 (ko) 2006-12-01 2008-02-12 한양대학교 산학협력단 반도체 나노선 및 이의 제조방법과, 이를 포함하는 반도체소자
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US7811851B2 (en) * 2007-09-28 2010-10-12 Freescale Semiconductor, Inc. Phase change memory structures
US7719039B2 (en) * 2007-09-28 2010-05-18 Freescale Semiconductor, Inc. Phase change memory structures including pillars
US7947580B2 (en) * 2007-12-11 2011-05-24 International Business Machines Corporation Hybrid semiconductor structure
KR100968889B1 (ko) * 2007-12-12 2010-07-09 한국전자통신연구원 비휘발성 프로그래머블 스위치 소자 및 그 제조 방법
KR101343362B1 (ko) * 2007-12-20 2013-12-20 삼성전자주식회사 메모리 유닛의 제조 방법, 이에 따라 제조된 메모리 유닛,메모리 장치의 제조 방법 및 이에 따라 제조된 메모리 장치
KR100920050B1 (ko) * 2007-12-21 2009-10-07 주식회사 하이닉스반도체 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100920049B1 (ko) * 2007-12-21 2009-10-07 주식회사 하이닉스반도체 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
KR100939780B1 (ko) * 2007-12-21 2010-02-04 주식회사 하이닉스반도체 박막 패턴 형성방법 및 이를 이용한 반도체 소자의제조방법
JP2010010290A (ja) * 2008-06-25 2010-01-14 Panasonic Electric Works Co Ltd 柱状結晶構造体の製造方法および装置
US8119528B2 (en) * 2008-08-19 2012-02-21 International Business Machines Corporation Nanoscale electrodes for phase change memory devices
KR20100052080A (ko) * 2008-11-10 2010-05-19 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
US7785978B2 (en) 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
KR101067280B1 (ko) * 2009-02-23 2011-09-23 충남대학교산학협력단 ＳｂＴｅ 씨앗 나노선을 사용한 ＧｅＳｂＴｅ 나노선 제조법
KR20110008553A (ko) * 2009-07-20 2011-01-27 삼성전자주식회사 반도체 메모리 장치 및 그 제조 방법
US8569900B2 (en) 2009-07-20 2013-10-29 Hewlett-Packard Development Company, L.P. Nanowire sensor with angled segments that are differently functionalized
US8759810B2 (en) * 2009-09-25 2014-06-24 The Trustees Of The University Of Pennsylvania Phase change memory devices with relaxed stress
EP2402082A3 (en) * 2010-06-29 2017-01-25 Imec Method for forming a catalyst suitable for growth of carbon nanotubes
CN103858172B (zh) 2011-10-12 2017-03-08 慧与发展有限责任合伙企业 用于交叉点存储器结构的选择设备
WO2013130064A1 (en) 2012-02-29 2013-09-06 Hewlett-Packard Development Company, L.P. Memristor with channel region in thermal equilibrium with containing region
US8558209B1 (en) 2012-05-04 2013-10-15 Micron Technology, Inc. Memory cells having-multi-portion data storage region
US9257643B2 (en) * 2013-08-16 2016-02-09 International Business Machines Corporation Phase change memory cell with improved phase change material
CN108630806A (zh) * 2017-03-17 2018-10-09 中芯国际集成电路制造(上海)有限公司 相变存储器及其形成方法
US11450712B2 (en) 2020-02-18 2022-09-20 Rain Neuromorphics Inc. Memristive device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
CN1547268A (zh) * 2003-12-12 2004-11-17 中国科学院上海微***与信息技术研究 相变存储器中纳米量级单元器件的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106960A (ja) * 1996-09-25 1998-04-24 Sony Corp 量子細線の製造方法
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6928042B2 (en) 2001-07-06 2005-08-09 Hewlett-Packard Development Company, L.P. Data storage device including nanotube electron sources
JP4920872B2 (ja) 2002-03-28 2012-04-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ナノワイヤの製造方法
US20040052117A1 (en) * 2002-07-05 2004-03-18 Hai Jiang Fabrication of ultra-small memory elements
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
US7534488B2 (en) * 2003-09-10 2009-05-19 The Regents Of The University Of California Graded core/shell semiconductor nanorods and nanorod barcodes
US6605535B1 (en) * 2002-09-26 2003-08-12 Promos Technologies, Inc Method of filling trenches using vapor-liquid-solid mechanism
JP2006511971A (ja) * 2002-12-19 2006-04-06 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 相変化材料を備える電子デバイス
US7119353B2 (en) * 2002-12-19 2006-10-10 Koninklijke Phillips Electronics N.V. Electric device with phase change material and method of manufacturing the same
US7012273B2 (en) * 2003-08-14 2006-03-14 Silicon Storage Technology, Inc. Phase change memory device employing thermal-electrical contacts with narrowing electrical current paths
US20060034116A1 (en) * 2004-08-13 2006-02-16 Lam Chung H Cross point array cell with series connected semiconductor diode and phase change storage media
US7590918B2 (en) * 2004-09-10 2009-09-15 Ovonyx, Inc. Using a phase change memory as a high volume memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
CN1547268A (zh) * 2003-12-12 2004-11-17 中国科学院上海微***与信息技术研究 相变存储器中纳米量级单元器件的制备方法

Also Published As

Publication number Publication date
US20070257246A1 (en) 2007-11-08
WO2006035325A1 (en) 2006-04-06
CN101027797A (zh) 2007-08-29
TW200625705A (en) 2006-07-16
KR20070050107A (ko) 2007-05-14
JP2008515181A (ja) 2008-05-08
US20100155688A1 (en) 2010-06-24
US7700934B2 (en) 2010-04-20
EP1797604A1 (en) 2007-06-20

Similar Documents

Publication Publication Date Title
CN101027797B (zh) 具有包括相变材料的纳米线的电装置及其制造方法
US9231201B2 (en) Electric device with a layer of conductive material contacted by nanowires
US10615341B2 (en) Semiconductor devices and methods of manufacturing the same
US9825223B2 (en) Fin selector with gated RRAM
CN102612748B (zh) 使用牺牲材料制造大马士革二极管的方法
US7224013B2 (en) Junction diode comprising varying semiconductor compositions
US7728318B2 (en) Nonvolatile phase change memory cell having a reduced contact area
CN101894854B (zh) 具有垂直信道存取晶体管及存储器平面的相变化存储单元
CN102870246B (zh) 碳/隧穿-势垒/碳二极管
US20060034116A1 (en) Cross point array cell with series connected semiconductor diode and phase change storage media
CN102027610B (zh) 包括碳纳米管可逆电阻切换元件的存储器单元及其形成方法
EP2263256B1 (en) A method of forming a memory cell that includes a carbon-based memory element
US20100157651A1 (en) Method of programming a nonvolatile memory device containing a carbon storage material
KR101907707B1 (ko) 트랜지스터 구동 3d 메모리
US20100283053A1 (en) Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US10903275B2 (en) Three-dimensional stackable multi-layer cross-point memory with single-crystalline bipolar junction transistor selectors
US11411049B2 (en) Symmetric read operation resistive random-access memory cell with bipolar junction selector

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20110819