CN101014104A - 一种移动电视接收电路 - Google Patents

一种移动电视接收电路 Download PDF

Info

Publication number
CN101014104A
CN101014104A CNA2007100730220A CN200710073022A CN101014104A CN 101014104 A CN101014104 A CN 101014104A CN A2007100730220 A CNA2007100730220 A CN A2007100730220A CN 200710073022 A CN200710073022 A CN 200710073022A CN 101014104 A CN101014104 A CN 101014104A
Authority
CN
China
Prior art keywords
configurable hardware
mobile
receiving circuit
accelerated unit
signal processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100730220A
Other languages
English (en)
Other versions
CN100562079C (zh
Inventor
李小明
庞恩林
苏丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Ankai Microelectronics Co.,Ltd.
Original Assignee
SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd filed Critical SHENZHEN ANYKA MICROELECTRONICS TECHNOLOGY Co Ltd
Priority to CNB2007100730220A priority Critical patent/CN100562079C/zh
Publication of CN101014104A publication Critical patent/CN101014104A/zh
Application granted granted Critical
Publication of CN100562079C publication Critical patent/CN100562079C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Circuits Of Receivers In General (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种移动电视接收电路，该移动电视接收电路包括输入电路、内存单元、输出电路、信号处理器及至少一可配置的硬件加速单元，所述输入电路、内存单元及输出电路依次相连，所述信号处理器及至少一可配置的硬件加速单元分别与内存单元相连，所述信号处理器控制硬件加速单元的工作。该电路成本和功耗低，且能适应通讯标准的变化和多标准的要求。

Description

一种移动电视接收电路
技术领域
本发明主要涉及电视接收电路领域，尤其是移动电视接收电路。
背景技术
当前，移动电视接收电路的实现遇到三个问题：第一、移动电视接收电路要随着移动电视标准的进步而进步，这在移动电视标准发布前期尤其重要；第二、移动电视接收电路要支持移动电视的多标准状态，这在全球多标准存在的情况下开发全球市场非常重要；第三、移动电视接收电路成本要低；这在全球企业高度竞争的商业环境下尤其重要。总之，移动电视接收电路要达到低成本和高灵活性的统一。
现有的移动电视接收电路的解决方案分为采用纯硬件解决方案和采用纯软件解决方案。
请参阅图1，是现有的采用纯硬件的移动电视接收电路的示意图。该纯硬件的移动电视接收电路包括RF射频接口、EQ同步电路、RS(Reed-Solomon)解码器、deinterleaver交互电路、Viterbi解码器、Sync SM(SM：state machine)同步状态机及Operation SM运行状态机。该纯硬件的移动电视接收电路的解决方案通过固定的硬件实现固定的算法，但是该方案很难适应通讯标准的变化和多标准的要求，缺乏灵活性。
请参阅图2，是现有的采用纯软件的移动电视接收电路的示意图。该纯软件的移动电视接收电路包括输入电路、内存单元、输出电路及N个信号处理器及N个PM(programmemory，程序内存)。该纯软件解决方案先用多个信号处理器搭成硬件平台，然后在上面实现和调试算法。但是纯软件方案需要采用多个信号处理器，其成本和功耗都过高，不具备竞争力。
因此，发展一种新的移动电视接收电路成为迫切的需要。
发明内容
本发明的目的在于提供一种移动电视接收电路，该电路成本和功耗低，且能适应通讯标准的变化和多标准的要求。
为了解决上述技术问题，本发明所采取的技术方案包括一种移动电视接收电路，该移动电视接收电路包括输入电路、内存单元、输出电路、信号处理器及至少一可配置的硬件加速单元，所述输入电路、内存单元及输出电路依次相连，，所述信号处理器及至少一可配置的硬件加速单元分别与内存单元相连，所述信号处理器控制硬件加速单元的工作。
所述信号处理器是可编程信号处理器，通过通用的嵌入式信号处理器实现。
所述可配置的硬件加速单元包括第一可配置硬件加速单元，所述第一可配置硬件加速单元完成各种格式的Viterbi解码。
所述可配置的硬件加速单元包括第二可配置硬件加速单元，所述第二可配置硬件加速单元完成各种格式的RS解码。
所述可配置的硬件加速单元包括第三可配置硬件加速单元，所述第三可配置硬件加速单元完成各种格式的乘加运算。
所述可配置的硬件加速单元包括第四可配置硬件加速单元，所述第四可配置硬件加速单元完成各种格式的各种格式的数据搬移。
所述内存单元由多块多端口存储单元组成，它保证各个运算单元之间的数据交换。
所述可编程信号处理器通过接口电路与主处理器相连，所述主处理器下载可编程信号处理器运行程序，并通知接收器要解调的子通道信息。
所述接收器根据输入的基带信号的快速通道信息表，解调这些子通道，并将这些子通道码流以包的形式传送给主处理器。
采用上述技术方案，结合下面将要详述的实施例，本发明有益的技术效果在于：本发明的移动电视接收电路采用可编程的信号处理器和若干个可配置的硬件加速单元组成，该电路采用可编程的信号处理器，其成本和功耗低，且能适应通讯标准的变化和多标准的要求，既保证了灵活性，又保证了功耗成本。
本发明的特征及优点将通过实施例结合附图进行详细说明。
附图说明
图1为现有的采用纯硬件的移动电视接收电路的示意图；
图2为现有的采用纯软件的移动电视接收电路的示意图；
图3为本发明的移动电视接收电路的实施例的电路图。
具体实施方式
如图3所示，为本发明的移动电视接收电路的实施例的电路图。该移动电视接收电路采用可编程的信号处理器和若干个可配置的硬件加速单元组成。它既保证了灵活性，又保证了功耗成本。该移动电视接收电路包括输入电路、输出电路、内存单元、信号处理器及至少一可配置的硬件加速单元，该输入电路、内存单元及输出电路依次相连，该信号处理器及硬件加速单元分别与内存相连，该程序内存与信号处理器相连。
该可编程信号处理器实现无线接收算法的流程和运算量不频繁的操作，例如同步，接入，控制等，并利用中断和计时器控制各个加速硬件单元的工作。该可编程信号处理器的实现通过通用的嵌入式信号处理器完成。
在本实施例中，该移动电视接收电路采用四个可配置的硬件加速单元，分别为第一可配置硬件加速单元、第二可配置硬件加速单元、第三可配置硬件加速单元及第四可配置硬件加速单元。该第一可配置硬件加速单元、第二可配置硬件加速单元、第三可配置硬件加速单元及第四可配置硬件加速单元分别与内存单元相连。第一可配置硬件加速单元完成各种格式的Viterbi解码(包括Turbo和LDPC)；第二可配置硬件加速单元完成各种格式的RS解码；第三可配置硬件加速单元完成各种格式的乘加运算，例如EQ和FFT；第四个可配置硬件加速单元完成各种格式的数据搬移，例如De-interleave。该内存由多块多端口存储单元组成，它保证各个运算单元之间的数据交换。
该可编程信号处理器通过接口电路与主处理器相连，该主处理器下载可编程信号处理器运行程序，并通知接收器要解调的子通道(sub-channels)信息，该接收器是本发明的接收电路对应于主处理器而言。通常该信息包括快速通道的信息；然后，接收器根据输入的基带信号的快速通道信息表，解调这些子通道。解调的内容包括基带信号的同步和数据错误纠正；最后，接收器将这些子通道码流以包的形式(子通道号，长度，数据)传送给主处理器，以完成信号的接收，通常传送以同步并行的形式进行。
以上所述，仅为本发明较佳的具体事实方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (9)

1、一种移动电视接收电路，包括输入电路、内存单元及输出电路，所述输入电路、内存单元及输出电路依次相连，其特征在于：还包括信号处理器及至少一可配置的硬件加速单元，所述信号处理器及至少一可配置的硬件加速单元分别与内存单元相连，所述信号处理器控制硬件加速单元的工作。
2、如权利要求1所述的移动电视接收电路，其特征在于：所述信号处理器是可编程信号处理器，通过通用的嵌入式信号处理器实现。
3、如权利要求1或2所述的移动电视接收电路，其特征在于：所述可配置的硬件加速单元包括第一可配置硬件加速单元，所述第一可配置硬件加速单元完成各种格式的Viterbi解码。
4、如权利要求1或2所述的移动电视接收电路，其特征在于：所述可配置的硬件加速单元包括第二可配置硬件加速单元，所述第二可配置硬件加速单元完成、各种格式的RS解码。
5、如权利要求1或2所述的移动电视接收电路，其特征在于：所述可配置的硬件加速单元包括第三可配置硬件加速单元，所述第三可配置硬件加速单元完成各种格式的乘加运算。
6、如权利要求1或2所述的移动电视接收电路，其特征在于：所述可配置的硬件加速单元包括第四可配置硬件加速单元，所述第四可配置硬件加速单元完成各种格式的各种格式的数据搬移。
7、如权利要求1所述的移动电视接收电路，其特征在于：所述内存单元由多块多端口存储单元组成，它保证各个运算单元之间的数据交换。
8、如权利要求2所述的移动电视接收电路，其特征在于：所述可编程信号处理器通过接口电路与主处理器相连，所述主处理器下载可编程信号处理器运行程序，并通知接收器要解调的子通道信息。
9、如权利要求8所述的移动电视接收电路，其特征在于：所述接收器根据输入的基带信号的快速通道信息表，解调这些子通道，并将这些子通道码流以包的形式传送给主处理器。
CNB2007100730220A 2007-01-23 2007-01-23 一种移动电视接收电路 Active CN100562079C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2007100730220A CN100562079C (zh) 2007-01-23 2007-01-23 一种移动电视接收电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007100730220A CN100562079C (zh) 2007-01-23 2007-01-23 一种移动电视接收电路

Publications (2)

Publication Number Publication Date
CN101014104A true CN101014104A (zh) 2007-08-08
CN100562079C CN100562079C (zh) 2009-11-18

Family

ID=38701364

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100730220A Active CN100562079C (zh) 2007-01-23 2007-01-23 一种移动电视接收电路

Country Status (1)

Country Link
CN (1) CN100562079C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184687A (zh) * 2013-05-23 2014-12-03 北京信威通信技术股份有限公司 一种通信基带处理的流程控制方法和硬件加速器电路
CN104683860A (zh) * 2015-02-02 2015-06-03 北京神州天脉网络计算机有限公司 一种音视频多路并发解码加速卡及其解码加速方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104184687A (zh) * 2013-05-23 2014-12-03 北京信威通信技术股份有限公司 一种通信基带处理的流程控制方法和硬件加速器电路
CN104184687B (zh) * 2013-05-23 2018-03-09 北京信威通信技术股份有限公司 一种通信基带处理的流程控制方法和硬件加速器电路
CN104683860A (zh) * 2015-02-02 2015-06-03 北京神州天脉网络计算机有限公司 一种音视频多路并发解码加速卡及其解码加速方法
CN104683860B (zh) * 2015-02-02 2018-11-30 北京神州天脉网络计算机有限公司 一种音视频多路并发解码加速卡及其解码加速方法

Also Published As

Publication number Publication date
CN100562079C (zh) 2009-11-18

Similar Documents

Publication Publication Date Title
US7930623B2 (en) Method and system for generating parallel codes
TWI245512B (en) Apparatus capable of operating in both time division duplex (TDD) and frequency division duplex (FDD) modes of wideband code division multiples access (CDMA)
US7769912B2 (en) Multistandard SDR architecture using context-based operation reconfigurable instruction set processors
US7603613B2 (en) Viterbi decoder architecture for use in software-defined radio systems
CN105430702B (zh) 一种网络切换方法、装置及通信终端
JP2020503723A (ja) Ｈａｒｑフィードバック−ａｃｋ情報送信方法及び関連装置
CN101800559B (zh) 一种基于tdmp的高速可配置qc-ldpc码解码器
CN104184687A (zh) 一种通信基带处理的流程控制方法和硬件加速器电路
CN100562079C (zh) 一种移动电视接收电路
JP2006101502A (ja) ベースバンドボード、ならびにベースバンドボードの多標準サービスを処理するの方法
CN101964664B (zh) 一种适用于CMMB的多模式Reed-Solomon译码器结构
US20090327546A1 (en) System for and method of hand-off between different communication standards
US9048990B2 (en) Power efficient paging channel decoding
US20220035763A1 (en) Chip
CN109428668A (zh) 一种数据传输的方法及设备
CN1983827A (zh) 分量编码器及其编码方法和双输入Turbo编码器及其编码方法
CN109995382B (zh) 一种极化码译码器
CN103188038B (zh) 解映射解码方法和***
US8051272B2 (en) Method and system for generating addresses for a processor
CN113452381B (zh) 基于fpga的crc实现***
EP2696294A1 (en) Method and device of supporting arbitrary replacement among multiple data units
Mostafa et al. High performance reconfigurable Viterbi Decoder design for multi-standard receiver
CN108365911A (zh) 一种信息的编码方法及设备
JPWO2004019637A1 (ja) 無線信号受信方法および装置
US20130198486A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ANKAI (GUANGZHOU) MICROELECTRONICS TECHNOLOGY CO.,

Free format text: FORMER OWNER: SHENZHEN ANKAI MICROELECTRONICS TECHNOLOGY CO., LTD.

Effective date: 20100129

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20100129

Address after: 3 floor, C1 District, Chuangxin Road, No. 182, science Avenue, Guangzhou Science City, Guangdong

Patentee after: Anyka (Guangzhou) Microelectronics Technology Co., Ltd.

Address before: A3, building 2, building, Shenzhen digital technology park, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong, China

Patentee before: Shenzhen Anyka Microelectronics Technology Co., Ltd.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd.

Address before: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee before: ANYKA (GUANGZHOU) MICROELECTRONICS TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: 510555 No. 107 Bowen Road, Huangpu District, Guangzhou, Guangdong

Patentee after: Guangzhou Ankai Microelectronics Co.,Ltd.

Address before: 510600, Guangzhou Science City, Guangdong science Road, 182 innovation building, C1 District, 3 floor

Patentee before: Guangzhou Ankai Microelectronics Co.,Ltd.

CP02 Change in the address of a patent holder