CN101013934A - 一种适用于分布式仿真的多路同步时钟分配器 - Google Patents

Abstract

本发明公开了一种用于产生多路同步时钟的多路同步时钟分配器，可以实现非整数倍的多路同步时钟的生成，解决了实时仿真领域长期以来必须采用单一时钟或者基准时钟的整数倍进行仿真的问题。由网络接口、微处理器(MCU)、校准时钟、非易失存储器、数字频率合成器、低通滤波器、时钟分配器和高速晶振组成。在利用MCU和校准时钟对高速晶振作了标定以后，就可以通过个人计算机或分配器上的按钮来设定各路时钟的输出频率，然后MCU就会通过改写DDS的频率控制寄存器的值来完成对DDS各个通道的频率设置。

Description

一种适用于分布式仿真的多路同步时钟分配器

技术领域

本发明涉及一种用于产生多路同步时钟的多路同步时钟分配器，可以实现非整数倍的多路同步时钟的生成，解决了实时仿真领域长期以来必须采用单一时钟或者基准时钟的整数倍进行仿真的问题。

背景技术

仿真实际上是在真实的时空中构造出一个虚拟的时空，并将仿真模型置于该虚拟时空环境中运行的过程。在实时仿真中，自然时空中的对象融入到仿真的虚拟时空中，自然时间和仿真时间关联了起来，仿真时钟就成了决定仿真品质的重要因素。实时仿真领域长期以来一直采用单一时钟或者基准时钟的整数倍进行仿真，而自然时空中的事物本质上是由若干相互独立的多速率***组成的综合***，这就造成了在同一仿真***中无法对不同速率的对象同时进行高置信度实时仿真的问题。目前的实时仿真领域仍然采用基准时钟的整数倍进行仿真，来近似模拟多速率***，但距离更高置信度要求的实时仿真还有相当大的距离。

发明内容

本发明的目的是针对实时仿真领域长期以来必须采用单一时钟或者基准时钟的整数倍进行仿真的问题，提出一种能够产生多路非整数倍同步时钟的解决方案。

本发明多路同步时钟分配器由网络接口、微处理器(MCU)、校准时钟、非易失存储器、数字频率合成器、低通滤波器、时钟分配器和高速晶振组成。其中高速晶振作为多通道DDS芯片的驱动时钟；多通道DDS芯片可以直接合成并输出多路非整数倍频率的标准正弦信号；时钟分配芯片输入任意频率的正弦信号，输出多路以输入频率为基频，呈整数倍分频的标准方波信号。所述MCU用于标定高速晶振、控制多通道DDS芯片和进行网络通信。其中MCU可以进行程序控制，通信连接和简单信号处理；非易失性存储器可以存储校准时钟信息、高速晶振标定信息和频率控制字信息，辅助MCU完成各种功能。所述校准时钟生成单元，用于获取校准时钟信号。校准时钟单元实际上也是一个接口，可以通过外接本地时钟、GPS接收机或原子钟等来获取相应用途的精确的校准时钟信号；在仿真进行前可用于对晶振标定，在仿真进行时可用于提供仿真起始时刻；还可以通过外接GPS绝对时钟支持全球范围内的分布式实时仿真。所述网络接口单元，用于程序下载和网络通信连接。其接口形式可以是串口、并口、USB接口或UDP协议接口。所述时钟缓冲单元，连接在终端设备的时钟接收端，用于修正时钟信号，保证时钟的质量。

本发明多路同步时钟分配器的优点在于：(1)可以实现非整数倍的多路同步时钟的生成，解决了实时仿真领域长期以来必须采用单一时钟或者基准时钟的整数倍进行仿真的问题。(2)通过对高速晶振进行标定，可以获得高精度高稳定度的时钟输出，频率分辨率典型值为0.001Hz。(3)可以通过外接授时型GPS接收机，获得高精度绝对时钟作为校准时钟，从而支持全球范围内的分布式实时仿真。

附图说明

图1是本发明多路同步时钟分配器的结构框图。

图2是多通道DDS与低通滤波器、时钟分配器的通讯联路示意图。

图3是本发明标定高速晶振的原理图。

图4是本发明标定高速晶振的程序流程图。

图5是本发明应用多路同步时钟分配器的主程序流程图。

图中：1.网络接口    2.微处理器       3.校准时钟      4.非易失存储器5.数字频率合成器      6.低通滤波器     7.时钟分配器    8.高速晶振

具体实施方式

下面将结合附图和实施例对本发明作进一步的详细说明。

本发明是一种能够实现多路同步的非整数倍时钟分频的适用于分布式仿真的多路同步时钟分配器。其使用外部时钟来校准内部时差，从而解决了多个本发明多路同步时钟分配器的时钟同步。

请参见图1所示，本发明是一种适用于分布式仿真的多路同步时钟分配器，由网络接口1、微处理器(MCU)2、校准时钟3、非易失存储器4、数字频率合成器(DDS)5、低通滤波器6、时钟分配器7和高速晶振8组成；

所述网络接口1，用于输出仿真速率信息D₀给微处理器2；

所述微处理器2，用于输出分频控制字CDIV给时钟分配器7、和输出数字频率控制字f_Kn给数字频率合成器5；

所述校准时钟3，用于提供校准时钟信号T给微处理器2；

所述非易失存储器4，用于存储标定晶振频率f_S；

所述数字频率合成器5，用于输出合成后的多路非整数倍的数字频率信号f_Pn给低通滤波器6；

所述低通滤波器6，用于输出标准正弦滤波后频率信号f_An给时钟分配器7；

所述时钟分配器7，用于输出呈整数倍分频的标准方波仿真时钟信号f_Dn、和输出计数值N_n给微处理器2；

所述高速晶振8，用于为数字频率合成器5提供基准频率信号f₀。

本发明多路同步时钟分配器，首先利用MCU2对校准时钟3提供的校准时钟信号T和高速晶振8提供的基准频率信号f₀作出标定，获取标定晶振频率 $F_S=\frac{2^M}{f_{\mathrm{KS}}}\·F_D$ 并存储到非易失性存储器4中。用于标定程序(本发明的标定程序是借用目前公知逻辑信息处理程序)预先通过网络接口1下载到MCU2中，校准时钟信号T由校准时钟3从外部获取；然后通过个人计算机下载主控程序或分配器上的设置按钮来设定仿真模式和各路时钟的输出频率；进入仿真初始化阶段，MCU执行主控程序，通过改写数字频率合成器的频率控制寄存器的值来完成对DDS各个通道的频率设置；在仿真运行阶段，DDS输出高精度高稳定度的非整数倍多路同步时钟，在终端设备的时钟接收端使用时钟缓冲器来保证时钟的质量。

在现有技术条件下，DDS一般为多通道结构，而每个通道可以进行不同频率的输出，所述不同输出频率分别经低通滤波、时钟分频后，在时钟分配器中由分频控制字进行调节，实现了多路的同步时钟分频。如图2所示为一个DDS与多个低通滤波器、时钟分配器的通讯方式。

在本发明中，网络接口1，其形式可以是串口、并口、USB接口或UDP协议接口，用于程序下载和多个分配器间的组合连接；校准时钟3也可以是一个接口，可以通过外接本地时钟、GPS接收机或原子钟等多种形式来获取相应用途的校准时钟信号T；MCU2可以是任意一款具有相应功能的单片机或微控制器，用于各种功能控制；非易失性存储器4用于存储校准时钟信息T、高速晶振标定晶振频率F_S和频率控制字信息等，辅助MCU2完成各种功能。

本发明在MCU中进行的标定晶振频率为(如图4所示)：首先，将晶振标定程序(公知的逻辑软件)通过网络接口1手动下载到MCU中，或通过分配器上的跳线进入晶振标定模式(MCU处理器芯片的使能端子)；然后运行程序，MCU会根据程序驱动DDS产生同步时钟信号，同时打开与校准时钟3的接口，获得高精度校准时钟信号T；利用MCU内部计数功能测量一段时间内同步时钟的个数，以校准时钟为时间标准，就可以计算出当前晶振频率；程序可设计为多次测量(循环次数i＜100)，取其平均值视为标定晶振频率F_S；最后将该频率值存储到非易失性存储器4中留作后用。

在本发明中，关于在MCU中对高速晶振的标定如图3所示，校准时钟3提供校准时钟信号T给微处理器(MCU)2，微处理器2利用内部计数功能分别输出第一通道数字频率控制字f_K1、第二通道数字频率控制字f_K2、第三通道数字频率控制字f_K3和第四通道数字频率控制字f_K4给数字频率合成器5；数字频率合成器5对接收的四路数字频率控制字进行通道划分后，分别输出第一频率信号f_P1、第二频率信号f_P2、第三频率信号f_P3和第四频率信号f_P4；第一频率信号f_P1经第一低通滤波器61后输出标准正弦第一滤波频率信号f_A1给第一时钟分配器71，第一时钟分配器71对第一滤波频率信号f_A1进行分频和缓冲处理后，输出呈整数倍分频的标准方波第一仿真时钟信号f_D1.1～f_D1.4；第二频率信号f_P2经第二低通滤波器62后输出标准正弦第二滤波频率信号f_A2给第二时钟分配器72，第二时钟分配器72对第二滤波频率信号f_A2进行分频和缓冲处理后，输出呈整数倍分频的标准方波第二仿真时钟信号f_D2.1～f_D2.4；第三频率信号f_P3经第三低通滤波器63后输出标准正弦第三滤波频率信号f_A3给第三时钟分配器73，第三时钟分配器73对第三滤波频率信号f_A3进行分频和缓冲处理后，输出呈整数倍分频的标准方波第三仿真时钟信号f_D3.1～f_D3.4；第四频率信号f_P4经第四低通滤波器64后输出标准正弦第四滤波频率信号f_A4给第四时钟分配器74，第四时钟分配器74对第四滤波频率信号f_A4进行分频和缓冲处理后，输出呈整数倍分频的标准方波第四仿真时钟信号f_D4.1～f_D4.4；对所述第一仿真时钟信号f_D1.4～f_D1.4的计数值N_n反馈给微处理器2。

如果以F_D表示DDS的输出频率信号f_Pn的频率(以下简称DDS的输出频率F_D)，以F_S和F_R分别表示高速晶振的基准频率信号f₀的实际值和标称值(以下简称高速晶振的标定晶振频率F_S和名义频率F_R)，以f_KS和f_KR分别表示与F_S和F_R对应的两个数字频率控制字(以下简称实际频率控制字f_KS和名义频率控制字f_KR)；则有输出频率 $F_D=\frac{f_{\mathrm{KS}}}{2^M}\·F_S,$ 经转换标定晶振频率 $F_S=\frac{2^M}{f_{\mathrm{KS}}}\·F_D;$ 式中M为数字频率控制字的位数，由DDS给定，f_KS由标定高速晶振的程序任意给定，输出频率F_D可以利用MCU测得；这样就可以通过测量和计算得到高速晶振的标定晶振频率F_S了。

当对实际频率控制字f_KS采用多次测量取其均值的方法，所以下文中f_KS由f_KSi代替、F_D由F_Di代替、F_S由F_Si代替。运行程序，MCU第i次写DDS的频率控制字F_KSi；DDS会在100纳秒内开始输出相应频率的时钟信号；接着MCU读一次内部计数器的当前值N_i和校准时钟的当前值t_i；延时一段时间后，再次读取内部计数器的当前值N_i+1和校准时钟的当前值t_i+1；由公式： $F_{D_i}=\frac{N_{i+1}-N_i}{t_{i+1}-t_i},$ 计算出分配器的输出频率F_Di；进而由公式： $F_{S_i}=\frac{2^M}{f_{{\mathrm{KS}}_i}}\·F_{D_i,}$ 计算出高速晶振的实际频率F_Si，式中 $f_{{\mathrm{KS}}_i}=\frac{i}{n}\·F_R,$ (i＝1，2，......，n)由程序依次给定；根据程序设计，用n次连续测量和计算，取其平均值： ${\stackrel{-}{F}}_{S_i}=\frac{1}{n}\underset{i=1}{\overset{n}{\mathrm{\Σ}}}{F}_{S_i,}$ 视为高速晶振的实际频率F_S；最后MCU将该频率值写入非易失性存储器中，标定高速晶振完成。

请参见图5所示，对于时钟分配器上的时钟控制分频的流程为：在主控程序方面，程序开始执行，MCU先读出程序中给定的名义晶振频率F_R和名义频率控制字f_KR等数据，再读出由标定程序事先写在非易失性存储器中的高速晶振的标定晶振频率F_S；然后根据公式： $f_{\mathrm{KS}}=f_{\mathrm{KR}}\·\frac{F_R}{F_S},$ 计算出实际频率控制字f_KS，实际频率控制字f_KS就是对应不同通道的数字频率控制字f_Kn；接着MCU将数字频率控制字f_Kn写入DDS；延耐一段时间后一经触发，就产生了仿真的初始时刻，然后进入实时仿真过程；仿真结束后，可以通过调用软中断程序或分配器上的电源开关结束程序。

实施例1：

实验条件：分布式实时仿真***有四个仿真节点，它们的所要求的仿真速率分别为12KHz、19KHz、24KHz和29KHz；其中前三个仿真节点在本地，第四个仿真节点在离本地1200km处；并且要求仿真起始时刻相同(异地同步方式)。

根据实验条件可知，应选用高速晶镇频率为400KHz的两台分布式多路同步时钟分配器(以下简称分配器)，第一台在本地(以下称A分配器)，另一台在外地(以下称B分配器)；并且校准时钟信号都用外接GPS接收机模式获得。下面将按实施步骤做进一步详细说明。

一、配置A分配器

A分配器将产生频率分别为12KHz、19KHz和24KHz的三个同步时钟。其中12KHz和24KHz的时钟信号可以用同一个控制字(以下称f_KR1)实现，而19KHz的时钟信号需要一个单独的控制字(以下称f_KR2)，剩余两个通道可以写控制字为0或不写。

根据输出频率 $F_D=\frac{f_{\mathrm{KB}}}{2^M}\·F_R,$ 经转换获得 $f_{\mathrm{KR}}=2^M\·\frac{F_D}{F_R},$ 式中M为数字频率控制字的位数，对于本例，M＝36；F_D为DDS的输出频率，F_D1＝24KHz，F_D2＝19KHz，F_R为高速晶振的名义频率，F_RA＝400KHz；由此就可以计算名义频率控制字f_KR。代数计算： $f_{\mathrm{KR}1}=2^M\·\frac{F_{D1}}{F_{\mathrm{RA}}}=2^{36}\·\frac{24}{400},$ $f_{\mathrm{KR}2}=2^M\·\frac{F_{D2}}{F_{\mathrm{RA}}}=2^{36}\·\frac{19}{400},$ 可得两个名义频率控制字的值分别为4123168604和3264175145。

经过以上分析之后，开始编写A分配器的主程序。如果不做特殊用途，可以使用分配器的主程序模板，则编程过程只需改写两个相应的名义频率控制字参数为f_KR1和f_KR2即可。

主程序写好之后，就可以通过网络接口单元下载到A分配器中。但是下载之前必须先运行标定高速晶振的程序，该程序也可以通过网络接口单元下载到A分配器中，或通过分配器上的跳线装置直接进入标定高速晶振的模式。运行完标定程序，再下载主程序到A分配器中，并准备运行即可。

二、配置B分配器

B分配器用于产生频率为29KHz的外地同步时钟，只用一个通道就够了，剩余三个通道可以写控制字为0或不写。分析同上，对于本例，F_D3＝29KHz，F_RB＝400KHz；代数计算： $f_{\mathrm{KR}3}=2^M\·\frac{F_{D3}}{F_{\mathrm{RB}}}=2^{36}\·\frac{29}{400},$ 可得该名义频率控制字的值为4982162063。在编写B分配器的主程序时同样使用分配器的主程序模板，则编程过程只需改写相应的名义频率控制字参数为f_KR3即可。同样必须先运行标定高速晶振的程序，再下载主程序到B分配器中，并准备运行即可。

三、进行仿真

两个分配器分别启动各自的主程序。A分配器的MCU会根据程序设定先读取程序中给定的A分配器的名义晶振频率F_RA、名义频率控制字f_KR1和名义频率控制字f_KR2等数据，再读取由标定程序事先写在非易失性存储器中的高速晶振的实际频率F_SA；然后根据公式： $f_{\mathrm{KS}}=f_{\mathrm{KR}}\·\frac{F_R}{F_S},$ 计算出实际频率控制字 $f_{\mathrm{KS}1}=f_{\mathrm{KR}1}\·\frac{F_{\mathrm{RA}}}{F_{\mathrm{SA}}}$ 和 $f_{\mathrm{KS}2}=f_{\mathrm{KR}2}\·\frac{F_{\mathrm{RA}}}{F_{\mathrm{SA}}};$ 接着MCU改写其DDS相应的频率控制寄存器的值分别为f_KS1和f_KS2；DD8会在100纳秒内开始输出稳定的频率信号f_Pn。其中第一通道频率信号为f_P1，经过低通滤波器(LPF)后得到滤波频率信号f_A1，又经过时钟分配器后被分频为f_D1.1＝24KHz、f_S1.2＝12KHz、f_D1.3＝6KHz和f_D1.4＝3KHz的四路仿真时钟信号；第二通道频率信号为f_P2，经过LPF后得到滤波频率信号f_A2，又经过时钟分配器后被分频为f_D2.1＝19KHz、f_D2.2＝9.5KHz、f_D2.3＝4.75KHz和f_D2.4＝2.375KHz的四路仿真时钟信号；剩余两个通道输出的频率信号为0或任意。对于本例，将f_D1.1＝24KHz、f_D1.2＝12KHz和f_D2.1＝19KHz这三路仿真时钟信号分别与本地终端设备连接即可。

同样，B分配器的MCU会根据程序设定先读取程序中给定的B分配器的名义晶振频率F_RB和名义频率控制字f_KR3等数据，再读取由标定程序事先写在非易失性存储器中的高速晶振的实际频率F_SB；然后根据公式计算出实际频率控制字 $f_{\mathrm{KS}3}=f_{\mathrm{KR}3}\·\frac{F_{\mathrm{RB}}}{F_{\mathrm{SB}}};$ 接着MCU改写其DDS相应的频率控制寄存器的值分别为f_KS3；DDS会在100纳秒内开始输出稳定的频率信号f_Pn。B分配器只用其第一通道，该通道输出频率信号f_P1，经过LPF后得到滤波频率信号f_A1，又经过时钟分配器后被分频为f_D1.1＝29KHz、f_D1.2＝14.5KHz、f_D1.3＝7.25KHz和f_D1.4＝3.625KHz的四路仿真时钟信号；其余三个通道输出的频率信号为0或任意。对于本例，只须将f_D1.1＝29KHz的这一路仿真时钟信号与当地终端设备连接即可。

根据程序设定，延时一段时间后，等到由GPS接收机获得的校准时钟达到预定时刻(即约定的仿真初始时刻)时，两个分配器将同时产生一个触发信号，该信号可将DDS重新启动；一经触发，分配器将在小于100纳秒的时间内开始对外输出多路稳定的仿真时钟信号；A、B两地以小于100纳秒的钟差“同时”进入实时仿真过程。

四、结束仿真

仿真结束后，可以根据程序设定调用软中断程序，或手动关闭分配器上的电源开关来关闭分配器输出的仿真时钟信号，结束仿真。

本发明中引用符合的物理意义如下：

D0	表示网络接口1输出的仿真速率信息。
		T	表示校准时钟3提供给微处理器2的校准时钟信号。
CDIV	表示微处理器2输出给时钟分配器7的分频控制字。
		fKn	表示微处理器2输出的数字频率控制字，n为通道。
fK1	表示微处理器2输出的第一通道数字频率控制字，简称第一控制字。
		fK2	表示微处理器2输出的第二通道数字频率控制字，简称第二控制字。
fK3	表示微处理器2输出的第三通道数字频率控制字，简称第三控制字。
		fK4	表示微处理器2输出的第四通道数字频率控制字，简称第四控制字。
fKn	表示数字频率合成器5输出合成后的多路非整数倍的数字频率信号，n为通道。
		fP1	表示数字频率合成器5输出的第一通道频率信号，简称第一频率信号。
fP2	表示数字频率合成器5输出的第二通道频率信号，简称第二频率信号。
		fP3	表示数字频率合成器5输出的第三通道频率信号，简称第三凝率信号。
fP4	表示数字频率合成器5输出的第四通道频率信号，简称第四频率信号。
		fAn	表示低通滤波器6输出的标准正弦滤波后频率信号，n为通道。
fA1	表示第一低通滤波器6对第一频率信号fP1进行滤波处理后输出的滤波后频率信号，简称第一滤波频率信号。
		fA2	表示第二低通滤波器6对第二频率信号fP2进行滤波处理后输出的滤波后频率信号，简称第二滤波频率信号。
fA3	表示第三低通滤波器6对第三频率信号fP3进行滤波处理后输出的滤波后频率信号，简称第三滤波频率信号。
		fA4	表示第四低通滤波器6对第四频率信号fP4进行滤波处理后输出的滤波后频率信号，简称第四滤波频率信号。

fDn	表示时钟分配器7输出的呈整数倍分频的标准方波仿真时钟信号，n为通道。
		fD1.1-fD1.4	表示第一时钟分配器71对第一滤波频率信号fA1进行时钟分频和缓冲后输出的四路仿真时钟信号，简称第一仿真时钟。
fD2.1-fD2.4	表示第二时钟分配器72对第二滤波频率信号fA2进行时钟分频和缓冲后输出的四路仿真时钟信号，简称第二仿真时钟。
		fD3.1-fD3.4	表示第三时钟分配器73对第三滤波频率信号fA3进行时钟分频和缓冲后输出的四路仿真时钟信号，简称第三仿真时钟。
fD4.1-fD4.4	表示第四时钟分配器74对第四滤波频率信号fA4进行时钟分频和缓冲后输出的四路仿真时钟信号，简称第四仿真时钟。
		Nn	表示时钟分配器7输出的计数值。
f0	表示高速晶振8输出的基准频率信号。
		FS	表示基准频率信号f0的实际值，简称标定晶振频率。
FR	表示基准频率信号f0的标称值，简称名义频率。
		FD	表示DDS的输出频率信号fPn的频率，简称输出频率。
FKS	表示与标定晶振频率FS对应的控制字。
		FKR	表示与名义频率FR对应的控制字。

Claims (5)

1、一种适用于分布式仿真的多路同步时钟分配器，其特征在于：由网络接口(1)、微处理器(2)、校准时钟(3)、非易失存储器(4)、数字频率合成器(5)、低通滤波器(6)、时钟分配器(7)和高速晶振(8)组成；

所述网络接口(1)，用于输出仿真速率信息D₀给微处理器(2)；

所述微处理器(2)，用于输出分频控制字CDIV给时钟分配器(7)、和输出数字频率控制字f_Kn给数字频率合成器(5)；

所述校准时钟(3)，用于提供校准时钟信号T给微处理器(2)；

所述非易失存储器(4)，用于存储标定晶振频率f_S；

所述数字频率合成器(5)，用于输出合成后的多路非整数倍的数字频率信号f_Pn给低通滤波器(6)；

所述低通滤波器(6)，用于输出标准正弦滤波后频率信号f_An给时钟分配器(7)；

所述时钟分配器(7)，用于输出呈整数倍分频的标准方波仿真时钟信号f_Dn、和输出计数值N_n给微处理器(2)；

所述高速晶振(8)，用于为数字频率合成器(5)提供基准频率信号f₀。

2、根据权利要求1所述的多路同步时钟分配器，其特征在于：所述微处理器(2)对校准时钟(3)提供的校准时钟信号T和高速晶振(8)提供的基准频率信号f₀作出标定，获取标定晶振频率 $F_S=\frac{2^M}{f_{\mathrm{KS}}}\·F_D$ 并存储到非易失性存储器(4)中，式中，f_KS表示实际频率控制字，M为数字频率控制字的位数，F_D表示DDS的输出频率信号f_Pn的输出频率。

3、根据权利要求1所述的多路同步时钟分配器，其特征在于：所述网络接口(1)是串口、并口、USB接口或者UDP协议接口，用于程序下载和多个分配器间的组合连接。

4、根据权利要求1所述的多路同步时钟分配器，其特征在于：所述校准时钟(3)是一个接口，通过外接本地时钟、GPS接收机或原子钟多种形式来获取相应用途的校准时钟信号T。

5、根据权利要求1所述的多路同步时钟分配器，其特征在于：所述微处理器(2)是单片机。

Images