CN101013881A - 放大器 - Google Patents
放大器 Download PDFInfo
- Publication number
- CN101013881A CN101013881A CNA2007100047934A CN200710004793A CN101013881A CN 101013881 A CN101013881 A CN 101013881A CN A2007100047934 A CNA2007100047934 A CN A2007100047934A CN 200710004793 A CN200710004793 A CN 200710004793A CN 101013881 A CN101013881 A CN 101013881A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- input
- predriver
- bridge architecture
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- 230000008676 import Effects 0.000 claims description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 9
- 102100036203 Microfibrillar-associated protein 5 Human genes 0.000 description 5
- 101710147471 Microfibrillar-associated protein 5 Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101001005165 Bos taurus Lens fiber membrane intrinsic protein Proteins 0.000 description 4
- 230000000284 resting effect Effects 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 3
- 102100023487 Lens fiber major intrinsic protein Human genes 0.000 description 2
- 101710087757 Lens fiber major intrinsic protein Proteins 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 102100037224 Noncompact myelin-associated protein Human genes 0.000 description 1
- 101710184695 Noncompact myelin-associated protein Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/33—Bridge form coupled amplifiers; H-form coupled amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/351—Pulse width modulation being used in an amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种放大器。在该放大器中，从+IN端和－IN端输入的具有不同极性的PWM信号输出到前置驱动器和开关信号发生电路。前置驱动器将从输入PWM信号获得的用于激活驱动器的门信号输出到开关。该开关信号发生电路输入PWM信号并输出开关信号。开关电路，在输入开关信号之后，对调开关，这样在PWM信号从+IN侧输入的情况下，门信号输出到第一P沟道MOS晶体管和第一N沟道MOS晶体管；以及在PWM信号从－IN侧输入的情况下，门信号输出到第二P沟道MOS晶体管和第二N沟道MOS晶体管。
Description
技术领域
本发明涉及放大模拟信号或数字信号的放大器，该放大器的输出级为桥式结构。
背景技术
在现有技术中，例如，在用作驱动扬声器的放大器的D类放大器中，已知这样一种D类放大器，其输入模拟或数字音频信号以在该信号上执行PWM(脉宽调制)，并放大该脉宽调制后的信号以利用桥式结构驱动器(通过使用BTL或桥接式变压器较少连接(BridgedTransformer Less Connection))来驱动负载电路。
图7为现有技术D类放大器的框图，包括PWM调制器71、两个前置驱动器72、73和驱动器74。驱动器74包括四个开关。在图7中，驱动器74显示为两个驱动器741和两个驱动器742。该PWM调制器71输入模拟或数字音频信号以在该信号上执行PWM调制，并将调制后的信号输出到前置驱动器72、73。该PWM调制器71输出用于输出到+OUT端的信号+IN到前置驱动器72，并且输出用于输出到-OUT端的信号-IN到前置驱动器73。
在现有技术的D类放大器中，使用调制方法，该调制方法在没有信号的时候将输出减少至基本为零，以减少功率损耗(例如，参考专利参考文献1)。该方法中输入和输出之间的关系显示在图8中。尽管在图8中输入表示为模拟值，但是数字值作为输入导致相同操作。
在图8中，当输入信号为正时，PWM调制的信号输出到+OUT端。当输入信号为负时，PWM调制的信号输出到-OUT端。因为负载电路连接在+OUT端和-OUT端之间，在来自+OUT端的输出信号和来自-OUT端的输出信号之间的差(+OUT)-(-OUT)作为对于负载电路的输入。
前置驱动器72从PWM调制器71输入一个PWM信号，并将用于激励驱动器741的栅信号输出到该驱动器741。该驱动器741放大从前置驱动器72输入的栅信号并从+OUT端输出具有正极性的BTL信号。
类似地，前置驱动器73从PWM调制器72输入另一PWM信号，并将用于激励驱动器742的栅信号输出到驱动器742。该驱动器742放大来自前置驱动器73的栅信号输入并从-OUT端输出具有负极性的BTL信号。
在BTL连接D类放大器中，当从+OUT端或-OUT端连续输出高电位(高电平)时，另一端的输出处于低电位(低电平)。在这样的情况下，两个前置驱动器72、73中的一个在操作中而另一前置驱动器处于休眠状态以输出低电平。
在专利参考文献2中公开的开关放大器同时地驱动构成输出级的四个开关，因此需要用于驱动两个输出的两个独立的放大器。
专利参考文献1：JP-A-2006-042296
专利参考文献2：JP-A-06-152268
在现有技术的放大器中，两个前置驱动器的一个可以处于休眠状态。需要两个前置驱动器，但是一个处于休眠状态的前置驱动器电路不是必需的。这导致放大器的较大芯片面积。
发明内容
本发明已经考虑到上述的情况而完成。本发明的目的是减少放大模拟信号或数字信号的桥接放大器的芯片面积。
为了解决以上的问题，本发明的特征在于具有以下的布置：
(1)桥式结构放大器，其包括：
前置驱动器，其包括用于输入具有第一极性的信号的第一输入，
以及用于输入具有第二极性的信号的第二输入；
判决电路，其确定信号从第一输入和第二输入信号的哪个输入；
桥式结构驱动器，其包括多个开关；以及
第一开关电路，其***在前置驱动器和所述驱动器之间；
其中前置驱动器产生控制信号，该控制信号基于来自第一和第二输入的输入信号，控制流过多个开关的电流，以及
其中所述第一开关电路基于判决电路的判决结果，从多个开关选择预定开关，并将由前置驱动器产生的控制信号输出到所述开关的控制输入。
(2)根据(1)的桥式结构放大器，其中所述驱动器包括四个开关。
(3)根据(2)的桥式结构放大器，其中：
四个开关的两个形成用于第一极性的第一互补开关电路对，而其它形成用于第二极性的第二互补开关电路对，
当判决电路确定信号从第一输入输入时，第一开关电路选择第一互补开关电路对，以及
当判决电路确定信号从第二输入输入时，第一开关电路选择第二互补开关电路对。
(4)根据(1)的桥式结构放大器，进一步包括第二开关电路，其用于将第一开关电路没有选择的开关固定到预定电位。
(5)根据(1)的桥式结构放大器，其中上拉电阻器布置在多个开关的每个的控制输入处。
(6)根据(1)的桥式结构放大器，其中用于保持控制输入的电位的锁定电路布置在多个开关的每个的控制输入处。
(7)根据(1)的桥式结构放大器，其中判决电路从当判决电路从第一和第二输入中的一个接收到信号时到当判决电路从另一输入接收到信号时维持输出，并且在判决电路从另一输入接收到信号的时间点处改变输出。
根据本发明，可以通过经由开关电路在输出目标之间切换来自前置驱动器的控制信号，来选择性地驱动构成桥式结构驱动器的多个开关。因此和需要两个前置驱动器来激活驱动器的现有技术放大器不同，本发明可以省略一个前置驱动器。这减少了放大器的芯片面积。
附图说明
图1是显示根据本发明的实施例的D类放大器的结构的电路图。
图2是显示在图1中的前置驱动器1的详细电路结构的电路图。
图3是在图1的D类放大器的每个部分处出现的信号的时序图。
图4显示了使用高值电阻器上拉的图1中的驱动器4。
图5显示了使用锁定来保持门(gate)电压的图1中的驱动器4。
图6显示了来自图1中的O1端和O2端的输出的上升和下降沿的时序。
图7为显示现有技术的D类放大器的框图。
图8显示了在图7中的D类放大器中的信号输入和信号输出之间的关系。
具体实施方式
将参考附图描述本发明的实施例。
图1是显示根据本发明的实施例的D类放大器的结构的电路图。图1中显示的该D类放大器包括：前置驱动器1，用于输入PWM信号，以及输出门信号以激活驱动器4；开关信号发生电路2(判决电路)，其用于产生要提供给开关电路3的开关信号；以及开关电路3(开关电路)，用于在从获得前置驱动器1的输出的+OUT端和-OUT端之间切换；以及驱动器4，用于输出到负载电路。
+IN端(第一输入)和-IN端(第二输入)为分别输入具有正极性(第一极性)和负极性(第二极性)的两个PWM信号的端，这两个PWM信号通过在PWM调制器(未显示)中PWM调制音频信号获得。+IN端连接到前置驱动器1的I1端以及开关信号发生电路2中的NOR电路X2的输入端之一。该-IN端连接到前置驱动器1的I2端以及在开关信号发生电路2中的NOR电路X3的输入端之一。
作为前置驱动器1的输出端的O1端连接到开关电路3中的开关SW1的一端。作为前置驱动器1的输出端的O2端连接到在开关电路3中的开关SW2的一端。在前置驱动器1中的详细电路结构将参考图2进行描述。
开关信号发生电路2具有R-S触发结构，并包括两个NOR电路X2、X3和两个NOT电路T14、T15。NOR电路X2的另一输入端连接到NOR电路X3的输出端以及NOT电路T15的输入端。NOR电路X3的另一输入端连接到NOR电路X2的输出端以及NOT电路T14的输入端。
当+IN端驱动为高时，NOT电路T14的输出S1变高，而NOT电路T15的输出S2变低，并维持此状态直到+IN端保持驱动为高。此后，当-IN端变成高电平时，NOT电路T14的输出S2从低变为高，以及然后+IN端变成高电平并保持在该状态。PWM调制器设置为使得+IN端和-IN端不会同时驱动为高。
NOT电路T14的输出S1连接到开关电路3的开关SW1、SW2、SW3和SW6的控制端。NOT电路T15的输出S2连接到开关电路3的开关SW1、SW2、SW4和SW5的控制端。在下文中，从NOT电路T14输出的信号称为开关信号S1，而从NOT电路T15输出的信号称为开关信号S2。
开关电路3包括开关SW1到SW6。当开关信号S1为高而开关信号S2为低时，开关SW1输入开关信号S1、S2并且确保从前置驱动器1的O1端到G1端的连接。另一方面，当开关信号S1为低而开关信号S2为高时，开关SW1确保从前置驱动器1的O1端到G2端的连接。
类似地，当开关信号S1为高而开关信号S2为低时，开关SW2输入开关信号S1、S2，并且确保从前置驱动器1的O2端到G3端的连接。另一方面，当开关信号S1为低而开关信号S2为高时，开关SW2确保从前置驱动器1的O2端到G4端的连接。
开关SW3到SW6当控制信号为高时接通，而当控制信号为低时断开。在图1中所示的开关SW1到SW6的每个的状态假设开关信号S1为高而开关信号S2为低。
开关SW3的一端连接到高压侧电源VDD，而另一端连接到开关SW1的G2端以及P沟道MOS(金属氧化物半导体)晶体管MP2的栅极。开关SW4的一端连接到高压侧电源VDD，而另一端连接到开关SW1的G1端以及P沟道MOS晶体管MP1的栅极。
开关SW5的一端连接到高压侧电源VDD，而另一端连接到开关SW2的G3端和N沟道MOS晶体管MN1的栅极。开关SW6的一端连接到高压侧电源VDD，而另一端连接到开关SW2的G4端和N沟道MOS晶体管MN2的栅极。
驱动器4包括四个开关，也就是P沟道MOS晶体管MP1、MP2和N沟道MOS晶体管MN1、MN2。每个晶体管的栅极为每个开关的控制输入。施加到该栅极的电压控制在漏极和源极之间流动的电流。P沟道MOS晶体管MP1和N沟道MOS晶体管MN1形成互补开关电路对，这样P沟道MOS晶体管MP1和N沟道MOS晶体管MN1的组合将描述为驱动器41。类似地，P沟道MOS晶体管MP2和N沟道MOS晶体管MN2的组合将描述为驱动器42。
P沟道MOS晶体管MP1的源极连接到高压侧电源VDD，而P沟道MOS晶体管MP1的漏极连接到+OUT端、N沟道MOS晶体管MN1的漏极和前置驱动器1的FB1端。N沟道MOS晶体管MN1的源极连接到低压侧电源VSS。
P沟道MOS晶体管MP2的源极连接到高压侧电源VDD，而P沟道MOS晶体管MP2的漏极连接到-OUT端、N沟道MOS晶体管MN2的漏极和前置驱动器1的FB2端。N沟道MOS晶体管MN2的源极连接到低压侧电源VSS。
前置驱动器1的详细电路结构将参考图2进行描述。
I1端和I2端分别地连接到低有效(Low-active)AND电路X1的两个输入端。AND电路X1的输出连接到NOR电路X5的一个输入端和NAND电路X4的一个输入端。
NOR电路X5的输出被输入P沟道前置驱动器11，而NAND电路X4的输出被输入N沟道前置驱动器12。P沟道前置驱动器11为产生用于驱动图1中显示的P沟道MOS晶体管MP1(MP2)的门信号的电路。N沟道前置驱动器12为产生用于驱动图1中显示的N沟道MOS晶体管MN1(MN2)的门信号的电路。
P沟道前置驱动器11的输出经由O1端输出到图1中的开关SW1。N沟道前置驱动器12的输出经由O2端输出到图1中的开关SW2。
P沟道门电压判决电路13为确定P沟道前置驱动器11的输出O1是高还是低的电路。在P沟道前置驱动器11的输出O1是高的情况下，NOT电路X7的输出为高。在P沟道前置驱动器11的输出O1是低的情况下，NOT电路X7的输出为低。
P沟道门电压判决电路13的输出(也就是NOT电路X7的输出)输入到NAND电路X4的另一输入端以及P沟道前置驱动器11中的N沟道MOS晶体管MN13的栅极和在N沟道前置驱动器12中的NOT电路X8。
N沟道门电压判决电路14为确定N沟道前置驱动器12的输出O2为高还是低的电路。在N沟道前置驱动器12的输出O2为高的情况下，NOT电路X6的输出为高。在N沟道前置驱动器12的输出O2为低的情况下，NOT电路X6的输出为低。
N沟道门电压判决电路14的输出(也就是NOT电路X6的输出)输入到NOR电路X5的另一输入端以及N沟道前置驱动器12中的P沟道MOS晶体管MP24的栅极和P沟道前置驱动器11中的NOT电路X9。
FB1端为经由反馈从图1中的+OUT端输出的信号进行输入的端。FB1端连接到NOR电路X13和X12的每个的输入端。FB2端为经由反馈从图1中的-OUT端输出的信号进行输入的端。FB2端连接到NOR电路X13和X12的每个的另一输入端。
NOR电路X13的输出输入到NOT电路X11以及P沟道前置驱动器11中的P沟道MOS晶体管MP14的栅极。NOT电路X11的输出输入到P沟道前置驱动器11中的N沟道MOS晶体管MN14的栅极。
NOR电路X12的输出输入到NOT电路X10和N沟道前置驱动器12中的N沟道MOS晶体管MN24的栅极。NOT电路X10的输出输入到N沟道前置驱动器12中的P沟道MOS晶体管MP23的栅极。
接下来，将以这样的顺序描述P沟道门电压判决电路13、N沟道门电压判决电路14、P沟道前置驱动器11和N沟道前置驱动器12的每一个的详细结构。
在P沟道门电压判决电路13中，N沟道MOS晶体管MN15和MN16形成电流镜。与***在N沟道MOS晶体管MN16和高电压侧电源VDD之间的恒定电流源I成比例的电流(例如k1·I)在N沟道MOS晶体管MN15中流动。
在N沟道MOS晶体管MN15的漏极和高电压侧电源VDD之间***P沟道MOS晶体管MP15。P沟道MOS晶体管MP15的栅极连接到从O1端输出的信号线1G，并将栅电压VGP提供到P沟道晶体管MP1或MP2。反相器X7将从N沟道MOS晶体管MN15的漏极输出信号的电平反相并将得到的信号输出作为信号SP。
在此结构中，当在信号线G1上的栅电压VGP为高时(高电压侧电源VDD的输出电压电平)，P沟道晶体管MP15断开，使得信号SP为高。
在栅电压VGP足够低以导通P沟道晶体管MP1(或MP2)，并且超出k1·I的电流尝试在P沟道晶体管MP15中流动时，N沟道MOS晶体管MN15的漏极电压上升，并且信号SP驱动为低。
在N沟道门电压判决电路14中，P沟道MOS晶体管MP25和MP26形成电流镜。在P沟道MOS晶体管MP26的漏极和低压侧电源VSS之间***N沟道MOS晶体管MN17。
N沟道MOS晶体管MN17的栅极连接到N沟道MOS晶体管MN15和MN16的每个的栅极。因此，与恒定电流源I的电流成比例的电流(例如k2·I)在P沟道MOS晶体管MP25中流动。
在P沟道MOS晶体管MP25的漏极和低压侧电源VSS之间***有N沟道MOS晶体管MN25。N沟道MOS晶体管MN25的栅极连接到从O2端输出的信号线2G，并将栅电压VGN提供到N沟道晶体管MN1或MN2。反相器X6将从P沟道MOS晶体管MP25输出的信号的电平反相，并将得到的信号输出作为信号SN。
在这样的结构中，当信号线G2上的栅电压VGN为低时(低压侧电源VSS的输出电压电平)，N沟道晶体管MN25断开，使得信号SN为低。
在栅电压VGN足够高以导通N沟道晶体管MN1(或MN2)以及超出k2·I的电流尝试在N沟道晶体管MN25中流动时，P沟道MOS晶体管MP25的漏极电压下降并且信号SN被驱动为高。
在P沟道前置驱动器11中，P沟道晶体管MP11和N沟道晶体管MN11串联连接在高压侧电源VDD和低压侧电源VSS之间以形成反相器。每个晶体管的栅极连接到NOR电路X5的输出端，而每个晶体管的漏极连接到共用的信号线G1。
信号线G1连接有P沟道晶体管MP12和N沟道晶体管MN12中的每一个的漏极。每个晶体管的栅极连接到NOR电路X5的输出端。在P沟道晶体管MP12的源极和高压侧电源VDD之间并联***有P沟道晶体管MP13和MP14。
对P沟道晶体管MP13的栅极提供信号，该信号具有通过反相器X9从作为N沟道门电压判决电路14输出的信号SN反相得到的电平。对P沟道MOS晶体管MP14的栅极提供NOR电路X13的输出信号。
在N沟道晶体管MN12的源极和低压侧电源VSS之间并联***有N沟道MOS晶体管MN13和MN14。对N沟道晶体管MN13的栅极提供信号SP。对于N沟道晶体管MN14的栅极提供反相器X11的输出信号。
在N沟道前置驱动器12中，P沟道晶体管MP21和N沟道晶体管MN21串联***在高电压侧电源VDD和低压侧电源VSS之间，以形成反相器。该每个晶体管的栅极连接到NAND电路X4的输出端，且每个晶体管的漏极连接到共用的信号线2G。
信号线2G连接有P沟道晶体管MP22和N沟道晶体管MN22的每个的漏极。该每个晶体管的栅极连接到NAND电路X4的输出端。在P沟道晶体管MP22和高压侧电源VDD之间并联***有P沟道晶体管MP23和MP24。
对P沟道晶体管MP23的栅极提供反相器X10的输出信号。对P沟道晶体管MP24的栅极提供信号SN。
在N沟道晶体管MN22的源极和低压侧电源VSS之间并联***有N沟道MOS晶体管MN23和MN24。对N沟道晶体管MN23的栅极提供具有通过反相器X8从信号SP反相的电平的信号。对于N沟道MOS晶体管MN24的栅极提供NOR电路X12的输出信号。
以上描述的P沟道前置驱动器11和N沟道前置驱动器12包括并联连接的多个晶体管，作为用于驱动在输出级中的P沟道MOS晶体管MP1(MP2)和N沟道MOS晶体管MN1(MN2)的装置。通过选择性地使用这些晶体管，可以控制当输出级中的驱动器4的每个晶体管根据NOR电路X5的输出或NAND电路X4的输出而从ON状态转换为OFF状态或从OFF状态转换为ON状态时采用的增益。
利用该结构，在P沟道前置驱动器11或N沟道前置驱动器12驱动P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)从ON状态到OFF状态的转换的过程中，当P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)的输出电压超出参考电平(NOR电路X12、X13的阈值电平)时，利用P沟道门电压判决电路13和N沟道门电压判决电路14做出第一增益控制，以减少P沟道前置驱动器11或N沟道前置驱动器12的增益。这抑制了在从+OUT端或-OUT端输出的信号上出现的过冲或下冲。
在P沟道前置驱动器11或N沟道前置驱动器12驱动P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)从OFF状态转换为ON状态的过程中，在从当电流开始在P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)中流动到当P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)的输出电压达到参考电平(NOR电路X12、X13的阈值电平)期间，通过P沟道门电压判决电路13和N沟道门电压判决电路14做出第二增益控制，以减少P沟道前置驱动器11或N沟道前置驱动器12的增益(驱动能力)。这阻止了在P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)中流动的电流的突然变化从而阻止可能的噪声。
该第一和第二增益控制过程作用以减轻在P沟道MOS晶体管MP1(MP2)或N沟道MOS晶体管MN1(MN2)中流动的电流的变化。这抑制了由于连接到图1中的D类放大器的后级的电感性负载造成的噪声，以及由于在电源线或接地线中的寄生电感造成的噪声。
以上实施例的操作将参考图3的时序图进行描述。在图3中，当PWM信号从+IN输入并且-IN端保持为低(在图3中的a、b：时间t1-t2)时，开关信号发生电路2的输出和开关信号S1保持为高，而开关信号S2(开关信号S2为开关信号S1的反相形式并且没有显示在图3中)保持为低(在图3中的c：时间t1-t2)。
说到开关电路3中的开关，开关SW1连接到G1端，开关SW2连接到G3端，开关SW3、SW6接通，而开关S4、S5断开。
也就是说，来自前置驱动器1的O1端和O2端的输出分别地输入到P沟道MOS晶体管MP1(G1)和N沟道MOS晶体管MN1(G3)的栅极。P沟道MOS晶体管MP2和N沟道MOS晶体管MN2的每个的栅极驱动为高。
对应于从+IN端输入的信号从+OUT端输出。来自-OUT的输出充分地处于和低压侧电源VSS相同的电位，因为P沟道MOS晶体管MP2断开而N沟道MOS晶体管MN2接通(在图3中的h、g：时间t1-t2)。
当PWM信号从-IN端输入(在图3中的b：时间t2-)时，从开关信号发生电路2输出的逻辑被反相，这样，开关信号S1驱动为低而开关信号S2驱动为高(在图3中的c：时间t2-)。在这样的情况下，+IN端保持为低(在图3中的a：时间t2-)。
当从开关信号发生电路2输出的逻辑被反相，并且因此开关信号S1被驱动为低和开关信号S1驱动为高时，在开关电路3中的开关改变位置。开关SW1连接到G2端，开关SW2连接到G4侧，开关SW3、SW6断开而开关SW4、SW5接通。
换句话说，来自前置驱动器1的O1端和O2端的输出分别地输入到P沟道MOS晶体管MP2和N沟道MOS晶体管MN2的栅极。P沟道MOS晶体管MP1和N沟道MOS晶体管MN1的每个栅极驱动为高。
根据来自-IN端的输入的信号从-OUT端输出。来自+OUT端的输出充分地处于和低压侧电源VSS相同的电位，因为P沟道MOS晶体管MP1为断开，而N沟道MOS晶体管MN1接通(在图3中的h、g：时间t2-)。
在前置驱动器1中，来自I1端的PWM信号和来自I2端的PWM信号利用低有效AND电路X1输入。与PWM信号从哪个端输入无关，对于该PWM信号的响应从O1端和O2端输出(在图3中的d)。
在PWM信号从-IN端输入之后在开关电路3中的每个开关对调(change over)所需要的时间短于对应于该PWM信号的输出出现在前置驱动器1的O1端和O2端上所需要的时间。在当信号从O1端和O2端输出的时间点处，开关已经被对调。
在开关信号S1为高(开关信号S2为低)的同时，因为到O2端的连接丢失，并且到高压侧电源VDD的连接被建立，所以在开关电路3中的开关SW2的G4端上的信号保持为高。当开关信号S1为低(开关信号S2为高)时，到高压侧电源VDD的连接丢失，并且到O2端的连接建立，这样在G4端上的信号匹配来自O2端的输出信号。
当开关信号S1为高(开关信号S2为低)时，因为到高压侧电源VDD的连接丢失，并且到O2端的连接建立，所以在开关电路3中的开关SW2的G3端上的信号匹配来自O2端的输出信号。当开关信号S1为低时(开关信号S2为高)，到O2端的连接丢失，并且到高压侧电源VDD的连接建立，所以在G4端上的信号保持为高(在图3中的f)。
当PWM信号从+IN端输入时，O2端(O1端)的输出指引到N沟道MOS晶体管MN1(P沟道MOS晶体管MP1)的栅极，PWM信号从+OUT端输出，并且-OUT端固定到低压侧电源VSS(图3中的g、h：时间t1-t2)。
当PWM信号从-IN端输入时，O2端(O1端)的输出指引到N沟道MOS晶体管MN2(P沟道MOS晶体管MP2)的栅极，PWM信号从-OUT端输出，并且+OUT端固定到低压侧电源VSS(图3中的g、h：时间t2-)。
通过使用本发明的D类放大器，可以通过在使用来自单个前置驱动器的输出的同时，选择通过开关的对调来输出的目标来激活驱动器41和41。这提供了单前置驱动器结构来代替现有技术的双前置驱动器结构，从而减少芯片面积。
图1中所示的开关电路3中的开关SW3到SW6可以如在图4中所示利用高值电阻器R31、R32上拉，或可以通过如图5中所示的锁定结构L31、L32保持的对应的门电压。在这样的结构中，驱动器的栅极保持为高，该驱动器与前置驱动器1的连接通过开关SW1、SW2不可用。这获得了和前述实施例相同的效果。
虽然使用低压侧电源(VSS)用于输出的参考，也可以代替它使用高压侧电源(VDD)。在这样的情况下，开关SW3、SW4、SW5、SW6连接到低压侧电源VSS。
虽然在图3中从O1端和O2端获得相同的输出，但是输出的上升和下降沿的时序在O1端和O2端之间可以不同。利用这样的方法，P沟道晶体管MP1的栅极(来自O1端的输出)驱动为低，而N沟道晶体管MN1的栅极(来自O2端的输出)被驱动为高，这阻止了逆流电流(flow-through current)的流动。
虽然已经详述了本发明的实施例，特定结构不局限于该实施例，而是不偏离本发明的范围和精神的设计变化都包括在本发明中。例如，模拟信号或数字信号可以输入到发明的放大器中。本发明可以应用于使用除了PWM之外的开关***例如PDM(脉冲密度调制)的放大器。虽然本发明的D类放大器使用MOS场效应晶体管，其他类型的晶体管或者双极晶体管也可以用来代替。
本发明优选使用在用于放大模拟信号或数字信号的BTL连接放大器中。
Claims (10)
1.一种桥式结构放大器，其包括：
前置驱动器，其包括用于输入具有第一极性的信号的第一输入，和用于输入具有第二极性的信号的第二输入；
判决电路，其确定从第一输入和第二输入的哪一个输入信号；
包括多个开关的桥式结构驱动器；以及
***在前置驱动器和所述驱动器之间的第一开关电路；
其中前置驱动器基于来自第一和第二输入的输入信号，产生用于控制流过该多个开关的电流的控制信号，以及
其中第一开关电路基于所述判决电路的判决结果，从多个开关中选择预定开关，并将前置驱动器产生的控制信号输出到所述开关的控制输入。
2.根据权利要求1所述的桥式结构放大器，其中所述驱动器包括四个开关。
3.根据权利要求2所述的桥式结构放大器，其中：
四个开关的两个形成用于第一极性的第一互补开关电路对，而其它形成用于第二极性的第二互补开关电路对，
当判决电路确定信号从第一输入输入时，第一开关电路选择第一互补开关电路对，以及
当判决电路确定信号从第二输入输入时，第一开关电路选择第二互补开关电路对。
4.根据权利要求1所述的桥式结构放大器，其还包括第二开关电路，用于将第一开关电路没有选择的开关固定到预定电位。
5.根据权利要求1所述的桥式结构放大器，其中上拉电阻器布置在多个开关的每个的控制输入处。
6.根据权利要求1所述的桥式结构放大器，其中用于保持所述控制输入的电位的锁定电路布置在多个开关的每个的控制输入处。
7.根据权利要求1所述的桥式结构放大器，其中所述判决电路从当该判决电路从第一和第二输入之一接收到信号时到当判决电路从另一输入接收到信号时保持输出，并在所述判决电路从另一输入接收到信号的时间点处改变该输出。
8.根据权利要求1所述的桥式结构放大器，其中所述前置驱动器包括：前置驱动器单元，其驱动所述桥式结构驱动器；还包括增益控制电路，其执行第一增益控制，以在所述前置驱动器单元驱动所述桥式结构驱动器从接通状态到断开状态的切换过程期间当所述桥式结构驱动器的输出电压超出参考电平时，减少所述前置驱动器单元的增益。
9.根据权利要求8所述的桥式结构放大器，其中所述增益控制电路执行第二增益控制，以在所述前置驱动器单元驱动所述桥式结构驱动器从断开状态到接通状态的切换的过程中，在从电流开始在所述桥式结构驱动器中流动到所述桥式结构驱动器的输出电压达到参考电平的期间，减少所述前置驱动器单元的增益。
10.根据权利要求8所述的桥式结构放大器，其中
所述前置驱动器单元包括多个并联的晶体管，用于分别地驱动所述桥式结构驱动器，以及
所述增益控制电路通过将所述前置驱动器单元的多个晶体管的至少一个切换为断开状态来减少所述前置驱动器单元的增益。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006021367 | 2006-01-30 | ||
| JP2006021367 | 2006-01-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101013881A true CN101013881A (zh) | 2007-08-08 |
Family
ID=38367744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100047934A Pending CN101013881A (zh) | 2006-01-30 | 2007-01-30 | 放大器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7449948B2 (zh) |
| KR (1) | KR100824129B1 (zh) |
| CN (1) | CN101013881A (zh) |
| TW (1) | TWI332313B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8958487B2 (en) * | 2011-12-22 | 2015-02-17 | Landis+Gyr Technologies, Llc | Power line communication transmitter with amplifier circuit |
| WO2020243606A1 (en) * | 2019-05-31 | 2020-12-03 | Macom Technologies Solutions Holdings, Inc. | Dc coupled amplifier having pre-drive and bias control |
| US11451200B2 (en) * | 2020-02-25 | 2022-09-20 | Mediatek Inc. | Low pop-click noise class-D amplifier |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06152268A (ja) | 1992-11-02 | 1994-05-31 | Fujitsu Ten Ltd | スイッチングアンプ |
| US6727748B2 (en) * | 2002-05-09 | 2004-04-27 | Terax Communication Technologies Inc. | Highly efficient constant transconductance power amplifier |
| US6727752B2 (en) * | 2002-05-29 | 2004-04-27 | Texas Instruments Incorporated | Modulation scheme for switching amplifiers to reduce filtering requirements and crossover distortion |
| JP2004056727A (ja) * | 2002-07-24 | 2004-02-19 | Renesas Technology Corp | 電力増幅回路 |
| JP3909280B2 (ja) * | 2002-10-10 | 2007-04-25 | シャープ株式会社 | デジタル音声出力装置 |
| JP4710298B2 (ja) | 2003-11-26 | 2011-06-29 | ヤマハ株式会社 | Ｄ級増幅器 |
| JP4538783B2 (ja) * | 2004-03-04 | 2010-09-08 | 日本ビクター株式会社 | Ｄクラスアンプ |
-
2007
- 2007-01-29 US US11/699,534 patent/US7449948B2/en not_active Expired - Fee Related
- 2007-01-30 KR KR1020070009437A patent/KR100824129B1/ko not_active IP Right Cessation
- 2007-01-30 TW TW096103386A patent/TWI332313B/zh not_active IP Right Cessation
- 2007-01-30 CN CNA2007100047934A patent/CN101013881A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TWI332313B (en) | 2010-10-21 |
| KR20070078818A (ko) | 2007-08-02 |
| US7449948B2 (en) | 2008-11-11 |
| US20070188227A1 (en) | 2007-08-16 |
| KR100824129B1 (ko) | 2008-04-21 |
| TW200737696A (en) | 2007-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10511263B2 (en) | Class D audio amplifier with adjustable gate drive | |
| US7339425B2 (en) | Class-D audio amplifier with half-swing pulse-width-modulation | |
| CN104205637B (zh) | 用于操作并联dmos开关的方法和电路 | |
| CN101645693A (zh) | Ab类放大器电路和显示装置 | |
| US20130009696A1 (en) | Triple mode charge-pump | |
| CN1855724B (zh) | 缓冲电路 | |
| JP2012049861A (ja) | 出力回路 | |
| CN102868356A (zh) | H桥驱动电路 | |
| CN101542905B (zh) | 反相器电路 | |
| JP2005286815A (ja) | 電力増幅器 | |
| CN101013881A (zh) | 放大器 | |
| JP4351882B2 (ja) | デジタル電力増幅器 | |
| US10819236B2 (en) | Control of a power stage of a switched-mode power supply | |
| JP2013532458A5 (zh) | ||
| EP3224952B1 (en) | Solid state switch relay | |
| WO2008101548A1 (en) | Level shift circuit | |
| US11949321B2 (en) | Pre-biased mode switching in system having selectable pulse-width modulated (PWM) and linear operation | |
| JP2020195213A (ja) | スイッチングトランジスタの駆動回路 | |
| US11394372B2 (en) | Wide band gap power semiconductor system and driving method thereof | |
| KR100796319B1 (ko) | 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기 | |
| US6130569A (en) | Method and apparatus for a controlled transition rate driver | |
| JP4702296B2 (ja) | 増幅器 | |
| CN104348435A (zh) | 多层次的输出共源共栅级 | |
| KR20140084975A (ko) | 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버 | |
| US20240072791A1 (en) | Semiconductor device drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |