CN101013706A - 薄膜晶体管的双栅极布局结构 - Google Patents
薄膜晶体管的双栅极布局结构 Download PDFInfo
- Publication number
- CN101013706A CN101013706A CN 200710006548 CN200710006548A CN101013706A CN 101013706 A CN101013706 A CN 101013706A CN 200710006548 CN200710006548 CN 200710006548 CN 200710006548 A CN200710006548 A CN 200710006548A CN 101013706 A CN101013706 A CN 101013706A
- Authority
- CN
- China
- Prior art keywords
- grid
- raceway groove
- polysilicon layer
- region
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,至少包含一呈蛇形或是L形的多晶硅层,其包含有一n+重掺杂源极区、一第一n-轻掺杂区、一第一栅极沟道、一第二n-轻掺杂区、一第二栅极沟道、一第三n-轻掺杂区、及一n+重掺杂漏极区形成于其中,此外,源极区藉由一接触窗连接至一资料线,而且第一栅极沟道与第二栅极沟道的长度方向至少其一是沿着资料线方向,在多晶硅层的上方依序沉积一栅极氧化层与多栅栅极,其中的多栅栅极与多晶硅层有二个交会点分别在第一栅极沟道与第二栅极沟道的上方。因此,本发明的晶体管布局结构可以使沿扫描线方向的部分栅极沟道负担转移至沿资料线方向,而使沿扫描线方向可以容纳更多像素,而提高分辨率。
Description
本发明为申请日为2003年4月9日,申请号为03109443.0,发明名称为“薄膜晶体管的双栅极布局结构”的专利申请的分案申请。
技术领域
本发明涉及一种液晶显示器技术,特别是一种低温多晶硅液晶显示器的双栅型薄膜晶体管结构。
背景技术
液晶显示器(LCD)是一种平面的显示器,具有低耗电量特性,与同视窗尺寸的阴极射线管(GRT)相比,不论就占用空间或质量而言,LCD都占尽极大的优势。也因此众多厂商看好其后势而相继加入生产行列。这亦促使其价格更加大众化。其产品亦因此由小尺寸的消费性电子产品如掌上型计算机、电脑字典、手表、手机、个人数字助理(PDA),更上层楼而向尺寸较大的笔记型电脑,通讯终端机,显示板,个人桌上型电脑,电视等。特别是主动矩阵型薄膜晶体管液晶显示器(TFT-LCD),其可视角、对比表现、反应时间是所有LCD显示器的佼佼者,前途一片看好。
此外就TFT-LCD而言,长期以来多以传统非晶硅做为TFT-LCD的TFT的主要材料,如今已另有一选择,即使用多晶硅取代非晶硅并且有可能成为主流。这主要着眼于不管是电子或空穴的迁移率(mobility),多晶硅都要比非晶硅提供更佳的迁移率。除此之外,多晶硅TFT-LCD还有一个优点是形成LCD面板的驱动电路(包含NMOS晶体管或PMOS晶体管甚至于互补式金氧半晶体管CMOS)可以和像素面板的制造同时进行。由于上述因素,多晶硅型TFT-LCD可以提供比非晶硅型TFT-LCD更佳的切换速率,更具吸引力。
当然多晶硅型TFT-LCD也并非没有缺点,例如当TFT进行开关切换至关闭状态时,往往仍有甚大的漏极漏电流。为克服这个缺点,Inoue等人提出一种称为双栅极(dual gate)的薄膜晶体管结构可用以抑制漏电流。请参考美国专利第5693959,另一种方法为由Ha等人以轻掺杂漏极(LDD)的技术克服漏电流的问题,请参照其所获得的美国专利第5,940,151号。
本发明将专注于双栅极(dual gate)的薄膜晶体管结构。请同时参照图1A的俯视图及对应于图1A中a-a’切割的横截面示意图。图中标号909是一多晶硅层,用以构成薄膜晶体管(TFT)的源极重掺杂区909a、源极轻掺杂区909b、第一沟道909c、双栅极中间轻掺杂区909d、第二沟道909e、漏极轻掺杂区909f、漏极重掺杂区900g。标号903则是扫描线,包含两个在第一沟道909c、第二沟道909e上的栅极。标号904是一信号线,通常为铝质金属导线,藉由漏极接触910(也是铝质材料)连接漏极重掺杂区909g。标号912则是漏极金属导线,藉由贯孔(through hole)913与透明导体电极914连接。同时亦藉由漏极接触911与漏极重掺杂区909g连接。
上述的双栅极结构中是将两个栅极平行布局于沿扫描线的方向,而不巧的是通常对包含彩色滤光片的设计中,红、蓝、绿三原色的像素,以时下的布局而言也是并排且沿扫描线方向,这样的结果将导致画面的分辨率受到限制。因为以两个沟道909c、909e及双栅极中间轻掺杂区909d三者的总长度和,受到目前TFT LCD微影机台的限制,其长度总和将会限制整个画面的分辨率。
虽然沿扫描线方向有像素拥挤而影响分辨率的问题,然而沿资料线的方向,却因三原色像素并排方向并不在此方向,而拥有更多的容忍空间。因此本发明将提出另一思考模式,将两个沟道的位置做调整,将部分沿扫描线上的负担调整至由资料线方向来分担,而解决上述传统制程上的难题。
发明内容
本发明所要解决的技术问题是提供一种低温多晶硅液晶显示器的薄膜晶体管的双栅极布局结构,用以抑制漏电流,同时,亦能改善传统双栅型薄膜晶体管结构的两个栅极并列于扫描线方向对于分辨率提高的妨害。
本发明所提供的薄膜晶体管的双栅极布局结构是由如下技术方案来实现的。
一种液晶显示器的像素多栅极薄膜晶体管,其特征是包含:
一导电型杂质重掺杂源极区、一第一导电杂质掺杂区、一第一栅极沟道、一第二导电杂质掺杂区、一第二栅极沟道、一第三导电杂质掺杂区、及一导电型杂质重掺杂漏极区依序排列于一多晶硅层内,该导电杂质重掺杂源极区藉由一源极接触窗而连接于一资料线,该多晶硅层形成于一基板上且呈一L形,并且该第一栅极沟道与该第二栅极沟道的长度方向至少一者是沿着资料线方向;
一栅极氧化层覆盖上述的多晶硅层;以及
一多栅栅极形成于该栅极氧化层上,并且至少与该多晶硅层交会于该第一栅极沟道及该第二栅极沟道上方;
其中,该第二导电杂质掺杂区,还包含一导电杂质重掺杂区于其中,以降低该二栅极沟道之间的阻值。
除上述必要技术特征外,在具体实施过程中,还可补充如下技术内容:
其中该多栅栅极包含一扫描线与一与该扫描线垂直的I形栅极延伸部,并分别与该L形多晶硅层的竖段与横段交会于该第一栅极沟道及该第二栅极沟道上方,该L形多晶硅层的横段末端是该导电杂质重掺杂源极区,竖段末端是该导电杂质重掺杂漏极区。
在上述的第一栅极沟道与上述的第二栅极沟道之间的该第二导电杂质轻掺杂区内,包含一导电杂质重掺杂区于其中,以降低该二栅极沟道之间的阻值。本发明是揭露一种用以抑制漏电流的液晶显示器的像素多栅极薄膜晶体管布局结构,在本发明中共包含五个实施例。
第一实施例中至少包含有一呈蛇形(或称为阶梯形)的多晶硅层与一包含一扫描线及一I形延伸部之栅极金属层,该蛇形多晶硅层与该扫描线及该I形延伸部各有一交会点;此外,栅极沟道的邻接处为n-轻掺杂区,而两个栅极沟道之间更包含一n+重掺杂区以降低两栅极沟道之间的阻值。此外,I形多晶硅层的两端部则分别为n+重掺杂源极区及n+重掺杂漏极区。其中的n+重掺杂源极区藉由一源极接触窗连接于一资料线。n+重掺杂漏极区则藉由漏极接触窗连接至储存电容及另一介层沟道连接透明电极极板。
在第二实施例中,多晶硅层是呈L形,且栅极金属层包含一扫描线及一L形延伸部,该L形多晶硅层与该扫描线及该L形延伸部各有一交会点以做为栅极沟道,此外,栅极沟道的邻接处为n-轻掺杂区,L形多晶硅层的两端部则分别为n+重掺杂源极区及n+重掺杂漏极区。
在第三实施例中,多晶硅层是呈L形,且栅极金属层包含一扫描线及一I形延伸部,该L形多晶硅层与该扫描线及该I形延伸部各有一交会点以做为栅极沟道,此外,栅极沟道的邻接处为n-轻掺杂区,而两个栅极沟道之间更包含一n+重掺杂区以降低两栅极沟道之间的阻值。此外,L形多晶硅层的两端部则分别为n+重掺杂源极区及n+重掺杂漏极区。
在第四实施例中,相似于第二实施例,多晶硅层是呈L形,且栅极金属层包含一扫描线及一L形延伸部,该L形多晶硅层与该扫描线及该L形延伸部各有一交会点以做为栅极沟道。此外,栅极沟道的邻接处为n-轻掺杂区,L形多晶硅层的两端部则分别为n+重掺杂源极区及n+重掺杂漏极区。不过上述的多晶硅层的竖段接近于资料线。
在第五实施例中,多晶硅层是呈L形,且栅极金属层包含一扫描线及一L形延伸部,该L形多晶硅层与包含一扫描线及一L形延伸部的栅极金属层的L形延伸部的横段与竖段各有一交会点以做为栅极沟道,此外,栅极沟道的邻接处为n-轻掺杂区,而两个栅极沟道之间更包含一n+重掺杂区以降低两栅极沟道之间的阻值。此外,L形多晶硅层的两端部则分别为n+重掺杂源极区及n+重掺杂漏极区。
本发明的优点在于:
由于双栅极中的两个栅极沟道至少有一是沿着资料线方向,因此使得本发明的晶体管布局结构沿扫描线方向可以容纳更多像素,而可以提高分辨率。
本发明的较佳实施例将于下列的说明文字中辅以附图说明做更详细的阐述。
附图说明
图1A示传统双栅极薄膜晶体管的俯视示意图。
图1B显示沿图1A的a-a’线的横截面示意图。
图2A示本发明的双栅极薄膜晶体管的俯视示意图。
图2B显示沿图2A的b-b’线的横截面示意图。
图3显示本发明的双栅极薄膜晶体管第二实施例的俯视示意图。
图4显示本发明的双栅极薄膜晶体管第三实施例的俯视示意图。
图5显示本发明的双栅极薄膜晶体管第四实施例的俯视示意图。
图6显示本发明的双栅极薄膜晶体管第五实施例的俯视示意图。
具体实施方式
有鉴于未来不管是液晶显示器或液晶电视的走势除了大尺寸化之外,就是在提高其分辨率以进一步提高图像质量。而低温多晶硅液晶显示器最大的缺点在于OFF时的漏电流,而时下的双栅极布局结构虽可降低漏电流,但却又因两个栅极是并列于沿扫描线方向,因此对提高分辨率有妨害。本发明所提供的布局结构可以解决上述的问题。以下实施方式的叙述中有关导电型杂质,为方便说明起见均是以n型导电型杂质为例,但并不用以限制本发明的专利范围,任何熟悉相关技术者皆知,n型导电型杂质亦可以全面以p型导电型杂质置换。本发明的布局有多个不同的实施例,分述如下:
本发明的第一实施例,请参考图2A的一像素的布局俯视图及其对应的横截面示意图图2B。蛇形(或称为阶梯形,如图2A所示)多晶硅区段100包括100A、100B、100C、100D、100E、100F、100G、100H、100I形成于玻璃基板上。蛇形多晶硅区段100与扫描金属线120及I形栅极延伸部121有二个交会处,这两个交会处分别构成第一沟道100C、及第二沟道100G。当然,在形成扫描线金属线120及I形栅极121前会全面形成一栅极氧化层于基板上。第一沟道100C的相邻两侧边是n-接掺杂区100B、100D。同样第二沟道100G的相邻两侧边亦是n-轻掺杂区100F、100H。为降低两栅极沟道100C与100G之间的阻值,通常会包含一n+重掺杂区100E。此外多晶硅区段100A,是一n+重掺杂型导电性杂质的源极区,藉由接触窗132而与金属材质的资料线130,例如铝质金属线连接。而多晶硅区段100I是重掺杂漏极区,藉由接触窗133连接储存电容(未图示)且与形成于第一金属间介电层180上的金属导线150连接。再藉由另一接触窗162而与第二金属间介电层190上的透明导体电极160相连接。
请注意图2A的多晶硅区段100D、100E、100F,亦可以不需要像图示的使三区呈直角,例如可以呈图弧状、或呈两沟道100C与100G连线的最短距离直线连接两沟道。若长度缩短至1μm(含)以下附近,可以只要一n-轻掺杂区即可。
本发明的第二实施例,请参考图3的一像素的布局俯视图。L形多晶硅区段200包括200A、200B、200C、200D、200E、200F、200G形成于玻璃基板上。L形多晶硅区段200与扫描线金属线220及L形栅极延伸部221有二个交会处,这两个交会处分别构成第一沟道200C、及第二沟道200E。当然,在形成扫描线金属线220及L形栅极221前会全面形成一栅极氧化层240于基板上。一如前一实施例,第一沟道200C、第二沟道200E的相邻两侧边是n-轻掺杂区200B、200D及200D与200F。此外多晶硅区段200A,是一n+重掺杂型导电性杂质的源极区,藉由接触窗232而与金属材质的资料线230连接。而多晶硅区段200G是重掺杂漏极区,其藉由两接触窗分别与连接储存电容(未图示)的金属导线(未图示)及透明导体电极260相连接一如第一实施例所述。
请注意若图3的两沟道200G与200E的距离不大,只要一n-轻掺杂区200D即可,但为降低阻值亦可包含一n+重接杂区200D,于其中。
本发明的第三实施例,请参考图4的像素的布局俯视图。L形多晶硅区段300包括300A、300B、300C、300D、300E、300F、300G、300H、300I形成于玻璃基板上。L形多晶硅区段300与扫描线金属线320及I形栅极延伸部321有二个交会处,这两个交会处分别构成第一沟道300C、及第二沟道300G。第一沟道300C、第二沟道300G的相邻两侧边是n-轻掺杂区300B、300D及300F与300H,且在n-轻掺杂区300D与300F间是n+重掺杂区300E,可用以降低两栅极沟道300C与300G之间的阻值。此外多晶硅区段300A,是一n+重掺杂型导电性杂质的源极区,藉由接触窗332而与金属材质的资料线330连接。而多晶硅区段300I是重掺杂漏极区,其藉由两接触窗分别与连接储存电容(未图示)的金属导线(未图示)及透明导体电极360相连接一如第一实施例所述。
同样的多晶硅区段300D、300E、300F,亦可以不需要像图示的使三区呈直角,例如可以呈图弧状、或呈两沟道300C与300G连线的最短距离直线连接两沟道。若长度缩短至1μm(合)以下附近,可以只要一n-轻掺杂区即可。
本发明的第四实施例,请参考图5的一像素的布局俯视图。L形多晶硅区段400包括400A、400B、400C、400D、400E、400F、400G形成于玻璃基板上。L形多晶硅区段400与扫描线金属线420及L形镜像栅极421有二个交会处,这两个交会处分别构成第一沟道400C、及第二沟道400E。第四较佳实施例与第二实施例相较,基本上一为L形镜像栅极421,一为L形栅极221其余均相同,故不再赘述。同样地,请注意若图5的两沟道400C与400E的距离不大,只要一n-轻掺杂区400D即可。但为降低阻值亦可包含一n+重接杂区400D’于其中。
本发明的第五实施例,请参考图6的一像素的布局俯视图。L形多晶硅区段500包括500A、500B、500C、500D、500E、500F、500G、500H、500I形成于玻璃基板上。L形多晶硅区段500与扫描线金属线520及L形栅极延伸部521的栅极金属层中的L形栅极延伸部521有二个交会处,这两个交会处分别构成第一沟道500C、及第二沟道500G。第一沟道500C、第二沟道500G的相邻两侧边是n-轻掺杂区500B、500D及500F与500H,且在n-轻掺杂区500D与500F间的500E是n+重掺杂区。此外多晶硅区段500A,是一n+重掺杂型源极区,藉由接触窗532而与金属材质的资料线530连接。而多晶硅区段500I是重掺杂漏极区,其藉由两接触窗分别与连接储存电容(未图示)的金属导线(未图示)及透明导体电极360相连接一如第一实施例所述。
本发明以较佳实施例说明如上,而熟悉此领域技艺者,在不脱离本发明的精神范围内,当可作些许更动润饰,其专利保护范围更当视权利要求范围及其等同领域而定。
Claims (2)
1、一种液晶显示器的像素多栅极薄膜晶体管,其特征是,所述薄膜晶体管包含:
一导电型杂质重掺杂源极区、一第一导电杂质掺杂区、一第一栅极沟道、一第二导电杂质掺杂区、一第二栅极沟道、一第三导电杂质掺杂区、及一导电型杂质重掺杂漏极区依序排列于一多晶硅层内,该导电杂质重掺杂源极区藉由一源极接触窗而连接于一资料线,该多晶硅层形成于一基板上且呈一L形,并且该第一栅极沟道与该第二栅极沟道的长度方向至少一者是沿着资料线方向;
一栅极氧化层覆盖上述的多晶硅层;以及
一多栅栅极形成于该栅极氧化层上,并且至少与该多晶硅层交会于该第一栅极沟道及该第二栅极沟道上方;
其中,该第二导电杂质掺杂区,还包含一导电杂质重掺杂区于其中,以降低该二栅极沟道之间的阻值。
2、根据权利要求1所述的液晶显示器的像素多栅极薄膜晶体管,其中该多栅栅极包含一扫描线与一与该扫描线垂直的I形栅极延伸部,并分别与该L形多晶硅层的竖段与横段交会于该第一栅极沟道及该第二栅极沟道上方,该L形多晶硅层的横段末端是该导电杂质重掺杂源极区,竖段末端是该导电杂质重掺杂漏极区。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB031094430A CN1328796C (zh) | 2003-04-09 | 2003-04-09 | 薄膜晶体管的双栅极布局结构 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031094430A Division CN1328796C (zh) | 2003-04-09 | 2003-04-09 | 薄膜晶体管的双栅极布局结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101013706A true CN101013706A (zh) | 2007-08-08 |
CN100468749C CN100468749C (zh) | 2009-03-11 |
Family
ID=34319336
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031094430A Expired - Lifetime CN1328796C (zh) | 2003-04-09 | 2003-04-09 | 薄膜晶体管的双栅极布局结构 |
CNB2007100065487A Expired - Lifetime CN100468749C (zh) | 2003-04-09 | 2003-04-09 | 薄膜晶体管的双栅极布局结构 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031094430A Expired - Lifetime CN1328796C (zh) | 2003-04-09 | 2003-04-09 | 薄膜晶体管的双栅极布局结构 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN1328796C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103984174A (zh) * | 2014-05-26 | 2014-08-13 | 南京中电熊猫液晶显示科技有限公司 | 一种像素结构及其制造方法与修复方法 |
CN104122721A (zh) * | 2013-06-28 | 2014-10-29 | 深超光电(深圳)有限公司 | 像素结构 |
CN105572992A (zh) * | 2015-12-31 | 2016-05-11 | 深超光电(深圳)有限公司 | 像素结构、阵列基板及像素结构制作方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100624314B1 (ko) | 2005-06-22 | 2006-09-19 | 삼성에스디아이 주식회사 | 발광표시장치 및 박막트랜지스터 |
TWI328879B (en) | 2006-11-30 | 2010-08-11 | Au Optronics Corp | Pixel structure and fabricating method thereof, diaplay panel and electro-optical apparatus |
CN102709240B (zh) * | 2012-05-04 | 2014-11-26 | 京东方科技集团股份有限公司 | 阵列基板的制作方法、阵列基板和显示装置 |
CN103915509B (zh) * | 2014-03-25 | 2017-07-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及显示装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3253808B2 (ja) * | 1994-07-07 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
-
2003
- 2003-04-09 CN CNB031094430A patent/CN1328796C/zh not_active Expired - Lifetime
- 2003-04-09 CN CNB2007100065487A patent/CN100468749C/zh not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104122721A (zh) * | 2013-06-28 | 2014-10-29 | 深超光电(深圳)有限公司 | 像素结构 |
CN104122721B (zh) * | 2013-06-28 | 2017-02-08 | 深超光电(深圳)有限公司 | 像素结构 |
CN103984174A (zh) * | 2014-05-26 | 2014-08-13 | 南京中电熊猫液晶显示科技有限公司 | 一种像素结构及其制造方法与修复方法 |
CN103984174B (zh) * | 2014-05-26 | 2017-01-18 | 南京中电熊猫液晶显示科技有限公司 | 一种像素结构及其制造方法与修复方法 |
CN105572992A (zh) * | 2015-12-31 | 2016-05-11 | 深超光电(深圳)有限公司 | 像素结构、阵列基板及像素结构制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1328796C (zh) | 2007-07-25 |
CN100468749C (zh) | 2009-03-11 |
CN1536681A (zh) | 2004-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108122930B (zh) | 薄膜晶体管和使用该薄膜晶体管的显示面板 | |
CN100538783C (zh) | 显示装置 | |
CN100544530C (zh) | 有机发光二极管显示器 | |
CN102473736A (zh) | 半导体装置、有源矩阵基板以及显示装置 | |
US20190302556A1 (en) | Liquid crystal display device | |
EP4123630A1 (en) | Display panel and display device | |
CN112767852B (zh) | 一种用于透明显示的迷你发光二极管显示面板及拼接屏 | |
CN110007535B (zh) | 显示装置 | |
CN116524811A (zh) | 一种显示面板及显示装置 | |
CN110007806A (zh) | 显示装置 | |
CN106371255A (zh) | 阵列基板与包含其的显示面板及显示装置 | |
CN100468749C (zh) | 薄膜晶体管的双栅极布局结构 | |
CN107490907A (zh) | 液晶显示装置 | |
US20240122014A1 (en) | Display substrate and display device | |
CN110389476B (zh) | 液晶显示器 | |
US11347097B2 (en) | Display device | |
CN107272276B (zh) | 显示装置 | |
CN110992835B (zh) | 阵列基板、显示装置及其驱动方法 | |
CN101383355B (zh) | 像素结构、显示面板、光电装置及其制造方法 | |
WO2023230915A1 (zh) | 显示基板以及显示装置 | |
CN115016185B (zh) | 显示面板以及显示面板的制备方法 | |
WO2023230919A1 (zh) | 显示基板以及显示装置 | |
CN100399168C (zh) | 画素结构及其制造方法 | |
CN118285169A (zh) | 显示面板以及显示装置 | |
CN114594638A (zh) | 阵列基板及其制备方法、显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20090311 |
|
CX01 | Expiry of patent term |