CN101005063A - 附着电子器件的半导体芯片封装及具有其的集成电路模块 - Google Patents

附着电子器件的半导体芯片封装及具有其的集成电路模块 Download PDF

Info

Publication number
CN101005063A
CN101005063A CNA2007100016921A CN200710001692A CN101005063A CN 101005063 A CN101005063 A CN 101005063A CN A2007100016921 A CNA2007100016921 A CN A2007100016921A CN 200710001692 A CN200710001692 A CN 200710001692A CN 101005063 A CN101005063 A CN 101005063A
Authority
CN
China
Prior art keywords
semiconductor die
die package
solder pad
integrated circuit
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007100016921A
Other languages
English (en)
Inventor
金垌宣
高基显
吴秉夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101005063A publication Critical patent/CN101005063A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05B—LOCKS; ACCESSORIES THEREFOR; HANDCUFFS
    • E05B1/00—Knobs or handles for wings; Knobs, handles, or press buttons for locks or latches on wings
    • E05B1/0015—Knobs or handles which do not operate the bolt or lock, e.g. non-movable; Mounting thereof
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47B—TABLES; DESKS; OFFICE FURNITURE; CABINETS; DRAWERS; GENERAL DETAILS OF FURNITURE
    • A47B95/00—Fittings for furniture
    • A47B95/02—Handles
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47F—SPECIAL FURNITURE, FITTINGS, OR ACCESSORIES FOR SHOPS, STOREHOUSES, BARS, RESTAURANTS OR THE LIKE; PAYING COUNTERS
    • A47F3/00—Show cases or show cabinets
    • A47F3/04—Show cases or show cabinets air-conditioned, refrigerated
    • A47F3/0404—Cases or cabinets of the closed type
    • A47F3/0426—Details
    • A47F3/043—Doors, covers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B12/00—Jointing of furniture or the like, e.g. hidden from exterior
    • F16B12/10—Jointing of furniture or the like, e.g. hidden from exterior using pegs, bolts, tenons, clamps, clips, or the like
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/02—Doors; Covers
    • F25D23/021—Sliding doors
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/02—Doors; Covers
    • F25D23/028—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

提供一种具有附着电子器件的半导体芯片封装、以及一种具有该半导体芯片封装的集成电路模块。所述半导体芯片封装可以包括：支持衬底；输入/输出焊接焊盘，配置在支持衬底的第一平面上；以及器件焊接焊盘，配置在第一平面的边缘或第一平面中与所述边缘相邻的部分上。因此，可以减小印刷电路板的安装面积，实现高效布线，并减少和/或防止封装裂缝的发生。

Description

附着电子器件的半导体芯片封装及具有其的集成电路模块
本申请要求2006年1月18日提交的韩国专利申请No.10-2006-0005275的优先权，其全部内容合并在此，作为参考。
技术领域
本发明的典型实施例涉及具有附着电子器件的半导体芯片封装及具有该半导体芯片封装的集成电路模块。更具体地，本发明的典型实施例涉及一种减少和/或防止半导体芯片封装裂缝的发生、并减小安装面积的具有附着电子器件的半导体芯片封装以及具有该半导体芯片封装的集成电路模块。
背景技术
已开发了具有包括尺寸小、重量轻和性能高等特点的电子产品。常规上，用于电子产品的半导体芯片封装的趋势是朝向提供高性能产品的。这种趋势可能没有充分考虑半导体芯片封装的噪声特性的有害效果，并可能产生由噪声引起的半导体芯片封装的性能劣化。
为了在半导体芯片封装中减小和/或消除噪声的影响，净化输入/输出信号，使用了可能具有预先计算值的例如电容器、电阻器等去耦器件，作为在包括半导体芯片封装的集成电路模块中的电路。
球栅阵列(BGA)封装是一种用于高性能的半导体芯片封装类型。因此，BGA封装普遍用在电子产品制造中。随着半导体器件的集成密度提高，所需输入/输出引脚的数量一般也增加，并且一般优选和/或需要更加高效的热辐射。BGA封装的开发至少一部分是由于这些因素。因为外部连接端子一般配置成平面阵列，所以BGA封装的结构适合具有大量引脚的半导体芯片封装。此外，因为一般都减少了用于安装封装的安装面积，所以BGA封装十分有用。此外，因为BGA封装可以提供优良的抗热性和电气特性，所以一般都使用BGA封装。
图1是示出了常规BGA封装和包括该常规BGA封装的集成电路模块50的示意图。
如图1所示，常规集成电路模块50可以包括：BGA封装20，包括焊球30；电子器件40，可以用作去耦器件；以及印刷电路板10。
BGA封装20可以具有其中半导体管芯(未示出)可以安装在支持衬底上的结构。半导体管芯可以指半导体器件，例如未受到塑料、环氧树脂或其他材料保护或封装的硅存储器件。
电子器件40可以指电容器和/或电阻器，并且/或者可以包括多个电容器/电阻器。电子器件40可以放置在印刷电路板10上，并可以通过印刷电路板10上的图样布线与半导体管芯的输入/输出焊盘电连接。
印刷电路板10可以包括用于安装一个或多个半导体芯片封装的空间，并至少为此目的，可以包括电路图样布线。另外，印刷电路板10可以包括用于附着电子器件的空间，并至少为此目的，可以包括电路图样布线。印刷电路板10还可以包括与一个或多个其他印刷电路板接口的电路图样布线。
至少为了上述原因，常规集成电路模块50可以具有将去耦器件40和BGA封装20安装到印刷电路板10的结构。因此，除了为BGA封装20提供空间之外，常规集成电路模块50的印刷电路板10一般还需要用于去耦器件等电子器件40的额外空间。此外，常规集成电路模块50可能需要将电子器件40与半导体管芯电连接的额外电路图样布线。
在常规器件中，BGA封装20的边缘可能比较脆弱，易受到外部撞击的影响。即，未附着焊球30的边缘或与边缘相邻的部分22可能比较脆弱，易受到外部撞击的影响，这是因为这些部分中没有例如焊球30之类的支持元件。如图1所示，封装裂缝可能发生，引起脆弱部分22破裂，并且焊接接合处裂缝可能发生，引起配置在边缘或与边缘相邻的部分上的焊球30与封装20分离和/或破裂。
图2示出了为了至少部分地减轻和/或解决参考图1所述的常规集成电路模块50的问题而开发的常规集成电路模块60。
如图2所示，常规集成电路模块60可以包括配置在封装20的边缘与印刷电路板10之间的、印刷电路板10上的虚设(dummy)球50，以减轻和/或解决封装裂缝和/或焊接接合处裂缝的问题。但是，在图2所示的集成电路模块60的结构中，常规上无法在位于印刷电路板10上的虚设球50周围执行图样布线。此外，在常规集成电路模块60中，仍然需要在印刷电路板10上提供用于电子器件40的空间，并提供用于将电子器件40与半导体管芯电连接的额外电路图样布线。
发明内容
本发明的典型实施例旨在提供一种具有附着电子器件的半导体芯片封装、以及一种具有该半导体芯片封装的集成电路模块。
本发明的典型实施例旨在提供一种具有附着电子器件的半导体芯片封装、以及一种具有该半导体芯片封装的集成电路模块，以减少和/或防止封装裂缝和/或焊接接合处裂缝的发生。
本发明的典型实施例旨在一种具有附着电子器件的半导体芯片封装、以及一种具有该半导体芯片封装的集成电路模块，以减小安装面积和减少和/或消除用于电子器件的额外图样布线。
本发明的典型实施例提供了一种半导体芯片封装。所述半导体芯片封装可以包括：支持衬底；多个输入/输出焊接焊盘，配置在支持衬底的第一平面上；以及多个器件焊接焊盘，配置在第一平面的边缘和第一平面中与所述边缘相邻的部分中的至少一处上。
本发明的典型实施例提供了一种半导体芯片封装。所述半导体芯片封装可以包括：支持衬底；多个输入/输出焊接焊盘，配置在支持衬底的第一平面上；半导体管芯，包括输入/输出焊盘；以及多个突起，具有一定长度，并配置在第一平面的边缘和与所述边缘相邻的部分中的至少一处上。半导体管芯的输入/输出焊盘与配置在衬底第一平面上的输入/输出焊接焊盘相连。
本发明的典型实施例提供了一种半导体芯片封装。所述半导体芯片封装可以包括：半导体管芯；支持衬底，其中安装半导体管芯；多个输入/输出焊接焊盘，配置在支持衬底的一个平面上，并与半导体管芯的输入/输出焊盘电连接；以及多个器件焊接焊盘，位于支持衬底的所述一个平面上的边缘和/或与边缘相邻的部分处。
根据本发明的典型实施例，半导体芯片封装可以具有球栅阵列(BGA)封装结构，并且支持衬底的所述一个平面上的输入/输出焊接焊盘可以包括多个具有相同尺寸、相同球间距、并附着到输入/输出焊接焊盘上的焊球。
根据本发明的典型实施例，器件焊接焊盘可以附着到包括有源和/或无源器件的电子器件上，电子器件的尺寸可以小于焊球或与之相同。电子器件可以是包括电容器和/或电阻器的去耦器件。
本发明的典型实施例提供了一种半导体芯片封装。所述半导体芯片封装在包括输入/输出焊接焊盘的半导体芯片封装的一个平面的边缘和与边缘相邻的部分处可以包括器件焊接焊盘，用于至少两个或多个电子器件。
根据本发明的典型实施例，电子器件可以是包括电容器和/或电阻器的去耦器件。
本发明的典型实施例提供了一种集成电路模块。所述集成电路模块可以包括：半导体芯片封装，包括半导体管芯、配置在支持衬底的一个平面上并与半导体管芯的输入/输出焊盘电连接的多个输入/输出焊接焊盘、以及位于所述支持衬底的一个平面上的边缘和/或与边缘相邻的部分处的多个器件焊接焊盘；多个焊球，具有相同尺寸和相同球间距、并附着到半导体芯片封装的输入/输出焊接焊盘上；多个电子器件，与器件焊接焊盘电连接；以及印刷电路板，通过焊球与半导体芯片封装电连接，但未与电子器件电连接，并具有用于安装至少一个或多个半导体芯片封装的电路图样布线。
根据本发明的典型实施例，半导体芯片封装可以具有球栅阵列(BGA)封装结构，并且电子器件可以包括有源和/或无源器件。电子器件的尺寸可以小于焊球或与之相同。电子器件可以是包括电容器和/或电阻器的去耦器件。
根据本发明的典型实施例，如果电子器件的尺寸大于焊球，则可以在半导体芯片封装与印刷电路板之间包括用于提供电连接的***部分。
本发明的典型实施例提供了一种半导体芯片封装。所述半导体芯片封装可以包括：半导体管芯；以及多个输入/输出焊接焊盘，与半导体管芯的输入/输出焊盘电连接，并配置在半导体管芯的一个平面上；所述半导体芯片封装还包括多个突起，具有规则长度，位于半导体管芯的所述一个平面的边缘和与边缘相邻的部分处，并以规则间隔彼此分隔。
根据本发明的典型实施例，所述半导体芯片封装可以具有球栅阵列(BGA)封装结构，还包括多个具有相同尺寸、相同球间距、并附着到输入/输出焊接焊盘上的焊球。所述突起的尺寸可以小于焊球或与之相同。此外，所述突起可以包括与所述半导体管芯电连接的去耦电容器和/或电阻器。
根据本发明的典型实施例，可以减小安装面积，可以进行高效布线，并可以减少和/或防止封装裂缝和/或焊接裂缝的发生。
附图说明
通过参考附图对本发明的典型实施例进行详细描述，对于本领域普通技术人员，本发明的上述和其他特征和/优点将更加明显，其中：
图1是示出了常规半导体芯片封装和具有该半导体芯片封装的集成电路模块的示例的示意图；
图2是示出了常规半导体芯片封装和具有该半导体芯片封装的集成电路模块的示例的示意图；
图3是示出了根据本发明的典型实施例的半导体芯片封装和具有该半导体芯片封装的集成电路模块的示例的示意图；
图4是示出了图3半导体芯片封装的平面的图；
图5是根据本发明的典型实施例的半导体芯片封装和具有该半导体芯片封装的集成电路模块的示意图；以及
图6是根据本发明的典型实施例的半导体芯片封装和具有该半导体芯片封装的集成电路模块的示意图。
具体实施方式
在此公开了本发明实施例的具体说明。但是，本发明可以采用多种可选形式具体实现，而不应该认为本发明仅限于在此提出的本发明的典型实施例。
因此，虽然本发明的典型实施例能够具有多种修改和可选形式，但是通过图中的示例示出了本发明的实施例，并在此对其进行详细描述。但是，应该理解本发明的典型实施例不局限于所公开的特定形式，相反，本发明的典型实施例涵盖落入本发明范围之内的所有修改、等同物和可选方案。
虽然在此使用术语第一、第二等来描述多种元件，但是将理解这些元件不受到这些术语的限制。这些术语仅用于将元件彼此区分。例如，在不背离本发明范围的前提下，第一元件可以称为第二元件，相似地，第二元件可以称为第一元件。在此使用的术语“和/或”包括相关列举项的一个或多个的任何和所有组合。
将理解当元件表示为与另一元件“相连”或“耦合”时，该元件可以直接与另一元件相连或耦合，或者可以存在中间元件。相反，当元件表示为与另一元件“直接相连”或“直接耦合”时，不存在中间元件。
在此使用的术语只为了描述特定实施例，而不是用于限制本发明的典型实施例。在此使用的单数形式也包括复数形式，除非上下文明确指示。还要理解，这里使用的术语“包括(comprises)”、“包括(comprising)”、“包含(include)”和/或“包含(including)”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其构成的组的存在或加入。
除非有其他定义，否则在此使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还要理解，诸如常用字典中定义的那些术语应该解释为具有与其在相关领域环境中的意思一致的意思，而不以理想化或过度正式的意义来解释，除非这里有明确的定义。
现在将参考附图更加完整地描述本发明的典型实施例。提供这些实施例以使本公开完整和清楚，并向本领域技术人员完整地告知本发明的范围。
图3示意性示出了根据本发明的典型实施例的半导体芯片封装和具有该半导体芯片封装的集成电路模块100。
如图3所示，集成电路模块100可以包括：包括焊球130的半导体芯片封装120；电子器件140；以及印刷电路板110。
根据本发明的典型实施例的半导体芯片封装120的结构可以变化。例如，根据本发明的典型实施例，可以使用四方扁平封装(QFP)、带引线的塑料芯片载体(PLCC)、带引线的陶瓷芯片载体(CLCC)或球栅阵列(BGA)结构。
图3示出了本发明典型实施例的BGA封装结构。
在BGA封装120中，半导体管芯(未示出)可以安装在支持衬底(未示出)上。半导体管芯是指可能未受到塑料、环氧树脂等保护或封装的半导体器件，例如硅存储器件。多个输入/输出焊接焊盘122可以配置在支持衬底的第一平面上。输入/输出焊接焊盘122可以与半导体管芯的输入/输出焊盘电连接。支持衬底可以包括电路图样，或可以由陶瓷或环氧材料形成。
BGA封装120可以包括电连接半导体管芯与支持衬底的接线，并且可以由树脂盖包围，以保护半导体管芯和接线不受到外部腐蚀和/或氧化的影响。与输入/输出焊接焊盘122电连接的焊球130可以附着到位于支持衬底下面的输入/输出焊接焊盘122上。例如，可以使用焊球130将BGA封装120安装在印刷电路板110上。
BGA封装120可以具有：板上芯片(COB)结构，其中半导体管芯安装在支持衬底的上部中间；或板下芯片(BOC)结构，其中半导体管芯安装在支持衬底的下部。
BGA封装的内部结构和/或形成BGA封装的方法对本领域普通技术人员来说是熟知的。因此，为了简洁，省略对其的进一步描述。
图3的BGA封装120还可以包括图4所示的器件焊接焊盘142和144。包括器件焊接焊盘142和144的BGA封装120不同于常规BGA封装。根据本发明的典型实施例，器件焊接焊盘142和144不用于支持衬底上的半导体管芯。
图4示出了BGA封装120的第一平面。这里，术语“第一平面”表示焊球130可以附着以安装在印刷电路板110上的一侧。根据本发明典型实施例的BGA封装120应该理解为包括半导体管芯和支持衬底。支持衬底的第一平面可以表示BGA封装120的第一平面。
如图4所示，根据本发明典型实施例的器件焊接焊盘142和144可以用于附着电子器件140，电子器件140可以包括去耦器件。例如，本领域技术人员应该理解去耦器件包括一个或多个用于改善半导体器件的功率特性的去耦电容器、用于改善参考电压特性和提供平滑的参考电压的电容器、以及用于改善信号通信的短线电阻器。
器件焊接焊盘142和144可以通过接线或任何其他连接单元与半导体管芯的电源焊盘和/或接地焊盘电连接，如果必要和/或优选，还可以具有任何其他电连接结构。
器件焊接焊盘142和144可以形成在形成有输入/输出焊接焊盘122的BGA封装120第一平面中。例如，器件焊接焊盘142和144可以形成在BGA封装120的第一平面的边缘和与边缘相邻的部分处，边缘和与边缘相邻的部分可以是其中未放置用于附着焊球130的输入/输出焊接焊盘122的空间。例如，在图4中，边缘和与边缘相邻的部分对应于线150的***区。线150包括在图4中是为了说明目的。
因为常规封装的边缘和与边缘相邻的部分不具有任何支持单元，而根据本发明实施例，在BGA封装120的边缘和/或与BGA封装120边缘相邻的部分处形成有支持单元，所以可以减少和/或防止封装裂缝和/或焊接接合处裂缝的发生。此外，如果如本发明典型实施例所示，将去耦器件靠近半导体管芯放置，去耦器件140可以更加高效，所以相比于将去耦器件放置在印刷电路板上的常规器件，可以获得有利效果。
附着到器件焊接焊盘142和144上的电子器件140可以是有源器件和/或无源器件。此外，可以将例如电容器等相同器件附着到每一个器件焊接焊盘142和144上。可选地，可以将不同器件附着到器件焊接焊盘142和144上。例如，一个器件焊盘可以与电阻器相连，另一器件焊盘可以与电容器相连。根据本发明典型实施例，电子器件140的尺寸可以不大于焊球130，并可以与附着到输入/输出焊接焊盘上的焊球130的尺寸相似。换言之，如果每个电子器件140的高度大于每个焊球130的高度，则可能难以将BGA封装120安装在印刷电路板110上。此外，如果每个电子器件140的高度比每个焊球130的高度小很多，则可能难以实现本发明的目的，例如减少和/或防止封装裂缝和/或焊接接合处裂缝的发生。
印刷电路板110可以包括用于安装一个或多个半导体芯片封装的电路图样布线。如图3所示，可以在与要安装BGA封装120的位置相对应的位置处形成与焊球130相对应的多个焊接盘112。每个焊接盘112可以形成与每个焊球130相对应的形状。例如，焊接盘112可以是圆形。焊接盘112的数目可以与BGA封装120的输入/输出焊接焊盘122的数目相同。但是，不形成针对器件焊接焊盘142和144的焊接盘。
因此，印刷电路板110可以通过焊球130与BGA封装120电连接，但是印刷电路板110可以不与电子器件140电连接。
在图3的集成电路模块100中，从半导体管芯输出的信号可以通过至少一根接线，传送到BGA封装120的输入/输出焊接焊盘122。传送到输入/输出焊接焊盘122的信号可以通过附着到输入/输出焊接焊盘122上的焊球130，传送到印刷电路板110，然后，可以传送到除了附着到BGA封装120上的电子器件140的其他***器件。如果向半导体管芯传送从***器件产生的信号，则信号可以按照上述顺序的相反顺序传送。对于附着到BGA封装120上的电子器件140，从半导体管芯输出的信号可以通过至少一根接线，传送到BGA封装120的器件焊接焊盘142和144，并可以通过器件焊接焊盘142和144传送到电子器件140。如果向半导体管芯传送从电子器件140产生的信号，则可以按照相反顺序传送信号。
在图3所示的根据本发明典型实施例的集成电路模块100中，印刷电路板110可以减小和/或消除常规器件中所需的、用于安装包括去耦器件的电子器件140的附加空间。此外，根据本发明典型实施例，针对电子器件140的电路图样布线不必要在印刷电路板110上。因为电路图样布线可以在与电子器件140相接触的印刷电路板110处，所以电路图样布线可以比常规器件更加高效。
图5示意性示出了根据本发明的典型实施例的半导体芯片封装220和具有该半导体芯片封装的集成电路模块200。在半导体芯片封装220和具有该半导体芯片封装的集成电路模块200中，附着到BGA封装220上的电子器件240的尺寸可以大于焊球230。
图5的集成电路模块200可以包括附着有焊球230的半导体芯片封装220、电子器件240和印刷电路板210。半导体芯片封装220和印刷电路板210可以基本上与图3的相似。
电子器件240的尺寸可以变化。因此，如果电子器件240的尺寸大于焊球230，则难以和/或不可能使用图3所示的结构将电子器件240附着到BGA封装220上。根据本发明典型实施例的解决方案是形成更大的焊球230或更小的电子器件240。但是，例如，如果由于成本提高而无法应用或不希望应用这种解决方案，则根据本发明典型实施例，可以使用***部分270。
***部分270可以提供BGA封装220与印刷电路板210之间的电连接的灵活性。***部分270可以由例如胶带(tape)等弹性材料、或聚酰亚胺或塑料材料制成。***部分270可以包括单个图样互连层、多个图样互连层、无源器件等。
***部分270可以放置在第一焊球230与第二焊球280之间，其中第一焊球230可以在BGA封装220的第一平面上附着到输入/输出焊接焊盘222，第二焊球280可以附着到印刷电路板210的焊接盘212。***部分270可以将每个第一焊球230与第二焊球280电连接。
可以相对于***部分270的尺寸(例如，厚度)来对其进行控制，从而可以将附着到BGA封装220的电子器件240放置在印刷电路板210与BGA封装220之间。
图6示意性示出了根据本发明的典型实施例的半导体芯片封装320和具有该半导体芯片封装的集成电路模块300。在图6所示的本发明典型实施例中，BGA封装320可以包括电子器件。
如图6所示，集成电路模块300可以包括附着有焊球330的半导体芯片封装320和印刷电路板310。焊球330和印刷电路板310可以基本上与图3的相似。焊球330可以附着到印刷电路板310的焊接盘312，并附着到BGA封装320的输入/输出焊接焊盘322。
BGA封装320具有与图3到5所示的本发明典型实施例中的结构不同的结构。根据图6所示的本发明典型实施例，可以在BGA封装320第一平面的边缘和与边缘相邻的部分处形成突起340。BGA封装320的第一平面表示放置有输入/输出焊接焊盘322以附着焊球330的一侧。
多个突起340可以间隔地彼此分隔配置，并可以具有与焊球330的尺寸(直径)相同或略小的突起长度。多个突起340可以配置成彼此间具有规则或相同的间隔。
根据本发明典型实施例，突起340可以由胶带等弹性材料、聚酰亚胺或塑料材料、或与BGA封装320的支持衬底相同的材料制成。突起340可以包括单个图样互连层、多个图样互连层、或与BGA封装320的半导体管芯电连接的电子器件。如果电子器件包括在突起340内部，则电子器件可以是与半导体管芯电连接的去耦电容器和/或电阻器。
如上所述，在根据本发明典型实施例的集成电路模块的印刷电路板中，可以不需要用于安装包括去耦器件的电子器件的空间，或者相比于常规器件，可以减小该空间。此外，根据本发明典型实施例，可以不需要针对电子器件的电路图样布线。此外，因为电路图样布线可以在与电子器件相接触的印刷电路板上，所以电路图样布线可以比常规器件更加高效。
在根据本发明典型实施例的半导体芯片封装中，可以在半导体芯片封装的边缘或与边缘相邻的部分处放置电子器件，取代任何支持单元，从而减少和/或防止封装裂缝和/或焊接接合处裂缝的发生。此外，如果电子器件是去耦器件，因为去耦器件可以放置在与半导体管芯相邻的位置处，所以去耦器件可以更加高效地工作。
在此使用本发明典型实施例描述了本发明。但是，要理解本发明的范围不限于所公开的典型实施例。相反，本发明的范围旨在包括本领域技术人员能够使用已知或未来技术及其等同物所进行的多种修改和可选配置。因此，权利要求的范围应该采用最广义的解释，涵盖所有的此类修改和相似配置。

Claims (21)

1.一种半导体芯片封装，包括：
支持衬底；
多个输入/输出焊接焊盘，配置在支持衬底的第一平面上；以及
多个器件焊接焊盘，配置在第一平面的边缘和第一平面中与所述边缘相邻的部分中的至少一处上。
2.根据权利要求1所述的半导体芯片封装，还包括：
半导体管芯，包括多个输入/输出焊盘，
其中，所述多个输入/输出焊接焊盘的每一个与半导体管芯的对应输入/输出焊盘电连接。
3.根据权利要求1所述的半导体芯片封装，其中，半导体芯片封装具有球栅阵列封装结构。
4.根据权利要求1所述的半导体芯片封装，其中，实质上具有相同尺寸和球间距的多个焊球附着到输入/输出焊接焊盘。
5.根据权利要求1所述的半导体芯片封装，其中，包括有源器件和无源器件中的至少一种的电子器件附着到器件焊接焊盘。
6.根据权利要求5所述的半导体芯片封装，其中，电子器件的尺寸满足小于焊球以及与焊球相同中的至少一个。
7.根据权利要求5所述的半导体芯片封装，其中，电子器件是包括电容器和电阻器中至少一种的去耦器件。
8.根据权利要求2所述的半导体芯片封装，其中，器件焊接焊盘与半导体管芯的输入/输出焊盘电连接。
9.一种集成电路模块，包括：
根据权利要求4所述的半导体芯片封装；
多个电子器件，与器件焊接焊盘电连接；以及
印刷电路板，通过多个焊球与半导体芯片封装电连接，但未与电子器件电连接。
10.根据权利要求9所述的集成电路模块，其中，印刷电路板包括用于安装至少一个第二半导体芯片封装的电路图样布线。
11.根据权利要求10所述的集成电路模块，其中，至少一个第二半导体芯片封装具有球栅阵列封装结构。
12.根据权利要求9所述的集成电路模块，其中，多个电子器件包括有源器件和无源器件中至少一种。
13.根据权利要求9所述的集成电路模块，其中，多个电子器件的每一个的尺寸小于多个焊球或与之相同。
14.根据权利要求9所述的集成电路模块，其中，多个电子器件是包括电容器和电阻器中至少一种的去耦器件。
15.一种集成电路模块，包括：
根据权利要求1所述的半导体芯片封装；以及
半导体管芯，包括多个输入/输出焊盘，
其中，多个器件焊接焊盘与半导体管芯的多个输入/输出焊盘电连接。
16.一种集成电路模块，包括：
根据权利要求1所述的半导体芯片封装；
印刷电路板；以及
***部分，用于提供半导体芯片封装与印刷电路板之间的电连接。
17.根据权利要求16所述的集成电路模块，还包括：
多个第一焊球，连接在支持衬底的多个输入/输出焊盘与***部分之间；
多个第二焊球，连接在***部分与印刷电路板之间；以及
多个电子器件，与多个器件焊接焊盘相连，
其中，多个第一焊球的尺寸小于多个电子器件。
18.一种半导体芯片封装，包括：
支持衬底；
多个输入/输出焊接焊盘，配置在支持衬底的第一平面上；
半导体管芯，包括输入/输出焊盘，半导体管芯的输入/输出焊盘与输入/输出焊接焊盘相连；以及
多个突起，具有一定长度，并配置在第一平面的边缘和与所述边缘相邻的部分中的至少一处。
19.根据权利要求18所述的半导体芯片封装，其中，半导体芯片封装具有球栅阵列封装结构，并包括多个具有相同尺寸、相同球间距、并附着到输入/输出焊接焊盘上的焊球。
20.根据权利要求19所述的半导体芯片封装，其中，所述突起的尺寸满足小于焊球以及与焊球相同中的至少一个。
21.根据权利要求18所述的半导体芯片封装，其中，所述突起包括去耦电容器和电阻器中的至少一种。
CNA2007100016921A 2006-01-18 2007-01-12 附着电子器件的半导体芯片封装及具有其的集成电路模块 Pending CN101005063A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060005275 2006-01-18
KR1020060005275A KR100850286B1 (ko) 2006-01-18 2006-01-18 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈

Publications (1)

Publication Number Publication Date
CN101005063A true CN101005063A (zh) 2007-07-25

Family

ID=38262432

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007100016921A Pending CN101005063A (zh) 2006-01-18 2007-01-12 附着电子器件的半导体芯片封装及具有其的集成电路模块

Country Status (3)

Country Link
US (1) US20070164448A1 (zh)
KR (1) KR100850286B1 (zh)
CN (1) CN101005063A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105188257A (zh) * 2015-08-31 2015-12-23 广东欧珀移动通信有限公司 电路板及其电子产品和芯片识别方法
WO2021012228A1 (zh) * 2019-07-24 2021-01-28 深圳市大疆创新科技有限公司 电子封装组件、相机、可移动平台及其制备方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116517A1 (ja) * 2008-03-17 2009-09-24 日本電気株式会社 電子装置及びその製造方法
US8415809B2 (en) * 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
KR101685501B1 (ko) * 2010-03-31 2016-12-12 삼성전자 주식회사 패키지 온 패키지
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4613416B2 (ja) * 2000-11-28 2011-01-19 日本電気株式会社 半導体装置およびその実装方法
US6703697B2 (en) * 2001-12-07 2004-03-09 Intel Corporation Electronic package design with improved power delivery performance
KR100485111B1 (ko) * 2002-07-31 2005-04-27 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20050002167A1 (en) * 2003-07-02 2005-01-06 John Hsuan Microelectronic package
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
US6894385B1 (en) * 2003-11-18 2005-05-17 Nvidia Corporation Integrated circuit package having bypass capacitors coupled to bottom of package substrate and supporting surface mounting technology
KR20050058839A (ko) * 2003-12-12 2005-06-17 삼성전자주식회사 내부에 실리콘 커패시터를 포함하는 전자 소자 패키지
US7282791B2 (en) * 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
KR100626380B1 (ko) * 2004-07-14 2006-09-20 삼성전자주식회사 반도체 패키지
US7221046B2 (en) * 2004-10-21 2007-05-22 Intel Corporation System to control effective series resistance of power delivery circuit
TWI260097B (en) * 2005-01-19 2006-08-11 Via Tech Inc Interconnection structure through passive component

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105188257A (zh) * 2015-08-31 2015-12-23 广东欧珀移动通信有限公司 电路板及其电子产品和芯片识别方法
CN105188257B (zh) * 2015-08-31 2018-06-19 广东欧珀移动通信有限公司 电路板及其电子产品和芯片识别方法
WO2021012228A1 (zh) * 2019-07-24 2021-01-28 深圳市大疆创新科技有限公司 电子封装组件、相机、可移动平台及其制备方法
CN112437979A (zh) * 2019-07-24 2021-03-02 深圳市大疆创新科技有限公司 电子封装组件、相机、可移动平台及其制备方法

Also Published As

Publication number Publication date
KR100850286B1 (ko) 2008-08-04
US20070164448A1 (en) 2007-07-19
KR20070076188A (ko) 2007-07-24

Similar Documents

Publication Publication Date Title
US6563217B2 (en) Module assembly for stacked BGA packages
US5903049A (en) Semiconductor module comprising semiconductor packages
US7008823B2 (en) Die stacking scheme
JP2570498B2 (ja) 集積回路チップ・キャリア
US7671478B2 (en) Low height vertical sensor packaging
US6621156B2 (en) Semiconductor device having stacked multi chip module structure
US7514776B2 (en) Semiconductor/printed circuit board assembly, and computer system
US20050104196A1 (en) Semiconductor package
CN101005063A (zh) 附着电子器件的半导体芯片封装及具有其的集成电路模块
US7217597B2 (en) Die stacking scheme
JP2001168233A (ja) 多重回線グリッド・アレイ・パッケージ
US7126219B2 (en) Small memory card
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR100353224B1 (ko) 반도체 칩 모듈
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
US8084790B2 (en) Image sensing device and packaging method thereof
KR100273269B1 (ko) 반도체 시오비 모듈 및 그 제조방법
KR20030012238A (ko) 수동소자 내장형 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication