CN1008500B - 用于在交换期间限制暂态抖动的电路 - Google Patents
用于在交换期间限制暂态抖动的电路Info
- Publication number
- CN1008500B CN1008500B CN 85106845 CN85106845A CN1008500B CN 1008500 B CN1008500 B CN 1008500B CN 85106845 CN85106845 CN 85106845 CN 85106845 A CN85106845 A CN 85106845A CN 1008500 B CN1008500 B CN 1008500B
- Authority
- CN
- China
- Prior art keywords
- phase
- input
- output
- operational amplifier
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001052 transient effect Effects 0.000 title claims abstract description 12
- 206010044565 Tremor Diseases 0.000 title abstract description 3
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000005055 memory storage Effects 0.000 claims 7
- 238000006243 chemical reaction Methods 0.000 claims 1
- 101100082028 Arabidopsis thaliana PLL2 gene Proteins 0.000 description 13
- 101100350613 Arabidopsis thaliana PLL1 gene Proteins 0.000 description 11
- 239000013078 crystal Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及一种在交换期间限制暂态抖动的电路，一个相位比较器连结在每一个输入信道上，把输入信号的时钟相位与一个本地振荡器的相位进行比较；机内工作单元的相位比较器产生一个信号去控制振荡器使其输出与该输入信号的相位维持一致，把产生的控制信号连接到相关联的信道的相位比较器的记忆电容上，当它们转换到另外的接收信道时为振荡器提供一个初始的控制电压，于是消除了在交换期间振荡器的失控状态。
Description
本发明涉及PCm信号的交换，更具体地讲，是涉及一种在两个数字信号的交换期间，消除暂态抖动影响的电路。
众所周知，在以不同相位接收的两个特征相同的数字信号的交换期间，其总的暂态抖动必须保持在由国际建议（CCITT的G703号建议）预先确定的幅度和频率限制之内，以保证交换操作总的数字信号下行码流所要求的质量。
对这个问题的一个已知解决办法是在交换之前使用接收的数字信号的定位字，以同步该交换的数字信号下行码流时钟信号频率。
在理论上，这种解决办法避免了交换瞬间数字信号的暂态抖动，但这种办法使用了相当复杂的定位字检测电路。
本发明的目的是克服现有技术中的无暂态交换的全部缺点。
更具体的讲，根据本发明的目的，限制在交换期间PCm信号暂态抖动的方法具有以下特征，即在两个数字信号之间进行交换之前，把一个压控振荡器的控制电压加到一个电路上，并且在交换期间，使这个控制电压保持在压控振荡器的控制之下，保持其相位。
本发明还涉及一种实现上述方法的电路。
这个电路的特点在于：该电路包括一个负反馈环路，该负反馈环路由在交换之前，将电压控制振荡器的控制电压施加到其输入端上的第一运算放大器和在交换期间维持来自第二运算放大器的，其数值等于交换之前该振荡器控制电压的记忆电路所组成。
根据本发明的无暂态交换提供一种与现有技术相比，具有比较简单和经济的优点的电路，将其总的暂态抖动维持在预先确定的限制之内。
参照根据本发明电路的单一方框附图，从下面的仅以例子方式给出的，并无限制意义的最佳实施方案的描述中，本发明的全部优点会变得更加明显。
参照附图，CK1表示在输入端1的一个数字
信号的时钟信号;CK2表示在输入端2的一个数字信号的时钟信号;REECK表示由一个常规的压控晶体振荡器VCXO产生的参考时钟信号，把该信号加到两个相同的自动相位控制电路PLL1和PLL2的输入端，该信号以同样的方式交替地控制电压控制晶体振荡器VCXO的相位。
I1和I2表示两个开关，根据一个预定的逻辑，来确定把振荡器VCXO的相位通过相位控制电路PLL1锁定到标有CK1的输入端1的数字信号的时钟信号上，或通过相位控制电路PLL2锁定到标有CK2的输入端2的数字信号的时钟信号上。
△φ表示将输入端1（CK1）或输入端2（CK2）的数字信号的时钟信号的相位与参考时钟信号REFCK的相位进行比较的一个常规相位比较器电路。
信号VX1表示运算放大器IC3的输入端上，其幅度与相位比较器的△φ两个输入信号CK1和REFCK之间相位差成比例的直流电压。
信号V3表示当开关I1闭合，同时开关I2断开时，等于电压控制晶体振荡器VCXO的控制电压VC1的运算放大器IC3的输出端上的电压。把这个相同的电压V3还加到相位控制电路PLL1的运算放大器IC4的第一个输入端和相位控制电路PLL2的运算放大器IC2的第一个输入端。
信号VX2表示在运算放大器IC1的非反向输入端上，其幅度与相位控制电路PLL2的相位比较器的两个输入信号CK2和REFCK之间的相位差成比例的直流电压。
信号V1表示当开关I2闭合，同时开关I1断开时，等于电压控制晶体振荡器VCXO的控制电压的运算放大器IC1的输出电压。把这个相同的电压V1还加到相位控制电路PLL2的运算放大器IC2的第二非反向输入端，和相位控制电路PLL1的运算放大器IC4的第二个反向输入端。
信号V2表示相位控制电路PLL2的运算放大器IC2的输出电压;I3表示一个开关，当开关I1闭合及开关I2断开时，开关I3闭合。开关I3的闭合使得能将信号电压V2加到由电阻R11、R12和电容C11组成的相位控制电路PLL2的记忆电路上。电阻R13是在记忆电路的输出端和相位控制电路PLL2的运算放大器IC1的第二个反向输入端之间的一个匹配电阻。
信号V4表示相位控制电路PLL1的运算放大器IC4的输出电路;I4表示一个开关，当开关I2闭合、开关I1断开时，开关I4闭合，在这种条件下，把信号电压V4加到由电阻R1、R2和电容C1组成的相位控制电路PLL1的记忆电路上，R3表示记忆电路的输出端和相位控制电路PLL1的运算放大器IC3的另一个反向输入端之间的一个匹配电阻。
参照附图对根据本发明的电路工作原理予以详细解释。
假设压控晶体振荡器VCXO已锁相到第一个输入端CK1上的数字信号的时钟信号上，则开关I1和I3闭合，并且开关I2和I4断开。
V3＝VL1的电压除了控制压控晶体振荡器VCXO的相位之外还加到相位控制电路PLL2的运算放大器IC2的输入端上，并在其输出端为相位控制电路PLL2的，由电容C11和电阻R11、R12组成的记忆电路提供一个允电电压V2;这个电压在相位控制电路PLL2的运算放大器IC1的输入端提供一负反馈电压，以维持相位控制电路PLL2的运算放大器IC4的输出信号电压V1等于VC1，而与输入信号电压，VX2的数值无关。
当输入数字信号之间转换时，也就是压控晶体振荡器VCXO被锁相到第二个输入端CK2上的数字信号的时钟信号上时，则开关I1，I3断开，开关I3、I4闭合。
开始时压控晶体振荡器VCXO的控制电压为V1＝VC1，并由电容C1的允电电压以维持在相同的数值上。
然后该信号电压V1将以一个等于电容C11向电阻R12放电的速率趋向于振荡器VCXO控制电压的新的数值VC2。
这个由电容C11和电阻R12所组成的记忆电路的放电时间常数可以用T≌C11、R12表示，并且是以这样一种方式选定的，即给予信号的暂态抖动应在由国际建议（CCITTC·703号建议）预先确定的幅度和频率的限制之内。
在交换的暂态抖动下降后，相位控制电路PLL2以如同在上面所描述的相位控制电路PLL2一样的方式操作。
V1＝VC2的电压除了控制压控晶体振荡器
VCXO的相位之外，还加到相位控制电路PLL1的运算放大器IC4的输入端，并在其输出端为相位控制电路PLL1的记忆电路确定一个允电的信号电压V4，然后这个记忆电路在PLL1的运算放大器IC3输入端建立一个递减的电压，以便在PLL1的运算放大器IC3的输出端，维持信号电压V3等于VC2，而与输电压数值VX1无关。
Claims (5)
1、一种用于在第一信道和第二信道之间进行交换期间，限制暂态抖动的电路，它包括：
一个包含有一个输出端和一个控制输入端的恒定频率振荡器；
一个第一相位检测器和第二相位检测器，每个相位检测器具有一个与其相关联的输入信道连接的输入端，另外一个输入端连接到所说的振荡器的输出端，所包括的其他装置检测所说的输入信号之间的相位差，并且产生与上述相位差成比例的一个控制电压；
用于把所说的控制电压加到所说的振荡器的控制端的连接装置，从而改变所说的振荡器输出信号的相位，使之同所说的输入信号的相位一致，每个所说的相位检测器另外还包括一个控制电压记忆装置；
用于把在工作的相位检测器的记忆装置加到备用的相位检测器的记忆装置上的另一个连接装置，因此在操作状态下所说的备用相位检测器具有一个可以利用的控制电压加到所说的振荡器上；
其特征在于：其中每个所说的相位检测器还包括一个相位比较器和一个第一运算放大器，所说的相位比较器具有一个输出端，第一和第二输入端，该第一和第二输入端分别连接到所说的振荡器的输出端和相关联的输入信道，所说的运算放大器具有第一，第二输入端和一个输出端，滤波器装置把所说的比较器的输出端连接到所说的运算放大器的第一输入端，所说的运算放大器的输出端上包含有所说的控制电压；
另外还包括从所说的第一运算放大器输出到第二输入端的一个反馈通道；
在每个相位检测器中包括转换装置，以保持当处于工作状态时，使运算放大器的输出端与所说的相关的记忆装置相脱离。
2、如权利要求1所述的电路，其特征在于所述的反馈通道中还包括一个电阻。
3、根据权利要求1所要求的电路，其中所说的另外的连接装置包括具有输出端连接到所说的记忆装置上的第二运算放大器。
4、根据权利要求1所要求的电路，其中所说的记忆装置包括一个电容器。
5、根据权利要求1所要求的电路，包括把所说的记忆装置电容连接到所说的第一运算放大器的第二输入端的电阻装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 85106845 CN1008500B (zh) | 1985-09-12 | 1985-09-12 | 用于在交换期间限制暂态抖动的电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 85106845 CN1008500B (zh) | 1985-09-12 | 1985-09-12 | 用于在交换期间限制暂态抖动的电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN85106845A CN85106845A (zh) | 1987-03-11 |
| CN1008500B true CN1008500B (zh) | 1990-06-20 |
Family
ID=4795316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 85106845 Expired CN1008500B (zh) | 1985-09-12 | 1985-09-12 | 用于在交换期间限制暂态抖动的电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1008500B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970009688B1 (ko) * | 1994-10-19 | 1997-06-17 | 엘지정보통신 주식회사 | 지터 억압회로 |
| WO2006064572A1 (ja) | 2004-12-17 | 2006-06-22 | Mitsubishi Denki Kabushiki Kaisha | クロック信号生成装置および無線基地局 |
-
1985
- 1985-09-12 CN CN 85106845 patent/CN1008500B/zh not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CN85106845A (zh) | 1987-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0116559B1 (en) | Timing delay equalization circuit | |
| US4803705A (en) | Analog phase locked loop | |
| US4590602A (en) | Wide range clock recovery circuit | |
| JP3084151B2 (ja) | 情報処理システム | |
| KR950028348A (ko) | 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 | |
| US3993958A (en) | Fast acquisition circuit for a phase locked loop | |
| JPS6340370B2 (zh) | ||
| DE3688621T2 (de) | Lade-Entladeschaltung für Phasenregelkreis. | |
| JPH10126260A (ja) | 位相同期ループのロック検出装置 | |
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| EP0942536A1 (en) | A phase-locked loop circuit with dynamic backup | |
| US4135166A (en) | Master timing generator | |
| US4531102A (en) | Digital phase lock loop system | |
| JPS63263936A (ja) | データ検出器 | |
| CN1008500B (zh) | 用于在交换期间限制暂态抖动的电路 | |
| US5329252A (en) | Slew-rate limited voltage controlled oscillator control voltage clamp circuit | |
| EP0175888A2 (en) | Circuit for limiting jitter transients during switching | |
| CN1090351C (zh) | 改进的微机用复位信号产生的方法和装置 | |
| JP2006514485A (ja) | 位相ロックループ回路 | |
| JP2710901B2 (ja) | ディジタルフェーズロックループの動作モードの制御方法及び装置 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JP2748746B2 (ja) | 位相同期発振器 | |
| EP0868783B1 (en) | Procedure and circuit for holding lock state in a digital pll | |
| SU1084991A1 (ru) | Устройство частотно-фазовой автоподстройки частоты | |
| SU1184082A1 (ru) | "mhoгoпoзициohhый чactothый mahипуляtop cигhaлob" |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C13 | Decision | ||
| GR02 | Examined patent application | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |